CN102157565A - 一种薄膜晶体管的制作方法 - Google Patents

一种薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN102157565A
CN102157565A CN2011100206617A CN201110020661A CN102157565A CN 102157565 A CN102157565 A CN 102157565A CN 2011100206617 A CN2011100206617 A CN 2011100206617A CN 201110020661 A CN201110020661 A CN 201110020661A CN 102157565 A CN102157565 A CN 102157565A
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
semiconductor layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100206617A
Other languages
English (en)
Inventor
张盛东
贺鑫
王漪
韩德栋
韩汝琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN2011100206617A priority Critical patent/CN102157565A/zh
Priority to US13/376,833 priority patent/US20130122649A1/en
Priority to PCT/CN2011/075649 priority patent/WO2012097563A1/zh
Publication of CN102157565A publication Critical patent/CN102157565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种金属氧化物薄膜晶体管的制作方法,通过先生成具有高载流子浓度的有源层,然后将沟道区通过具有氧化功能的等离子体进行氧化处理,在保持源漏区具有高的载流子浓度的同时,使沟道区具有低的载流子浓度;另外,晶体管的阈值电压由后续低温下具有氧化功能的等离子体处理条件所控制,因此晶体管特性的可控性大为提高,制作的工艺流程也有所简化。

Description

一种薄膜晶体管的制作方法
技术领域
本发明涉及一种薄膜晶体管的制作方法,尤其涉及一种金属氧化物半导体薄膜晶体管的制作方法。
背景技术
各种显示器中的开关控制元件或周边驱动电路的集成元件都采用薄膜晶体管,目前被广泛采用的薄膜晶体管主要有非晶硅薄膜晶体管和多晶硅薄膜晶体管,但由于非晶硅薄膜晶体管低的迁移率和性能易退化等缺点,在OLED像素驱动以及LCD和OLED周边驱动电路集成等方面的应用上受到了很大的限制。而多晶硅薄膜晶体管的工艺温度较高,制作成本高,而且晶体管性能的均匀性较差,不太适合大尺寸平板显示应用。因此为了平板显示技术的发展,迫切需要开发更为先进的薄膜晶体管技术。目前处于研究开发之中的新型薄膜晶体管技术主要有以氧化锌为代表的金属氧化物半导体薄膜晶体管,微晶硅薄膜晶体管和有机半导体薄膜晶体管等。
其中的氧化锌基和氧化铟基薄膜晶体管具有低的工艺温度,低的工艺成本,高的载流子迁移率以及均匀且稳定的器件性能,即汇集了非晶硅和多晶硅薄膜晶体管两者的优点,是一种非常有希望的大尺寸微电子器件。但氧化锌薄膜晶体管的一个主要问题是生成的半导体沟道层往往具有很高的载流子浓度,使得晶体管的阈值电压很低甚至为负值(对n型晶体管而言),即在栅极为零偏压状态时,晶体管不能充分的关断;如果将沟道层制成低浓度的高阻层,则源漏部分的寄生电阻也会相应的增加,因此需要另加一层低阻的金属层工艺,导致了制备工艺的复杂度增加。
发明内容
本发明要解决的主要技术问题是,提供一种金属氧化物薄膜晶体管的制造方法,在满足晶体管的有源层的源、漏区具有高的载流子浓度的同时,又能保证有源层的沟道区在零栅偏压状态下为低载流子浓度。
为解决上述技术问题,本发明提供一种薄膜晶体管的制作方法,包括:
栅电极生成步骤:在衬底正面上生成金属或透明导电薄膜作为栅电极;
栅介质层生成步骤:在衬底正面上生成覆盖在所述栅电极之上的栅介质层;
有源区生成及处理步骤:在栅介质层上生成一层具有高载流子浓度的金属氧化物半导体层,对其进行处理形成包括源区、漏区以及沟道区的有源区,将所述沟道区在低于所述衬底所能承受的最高温度的温度范围内通过具有氧化功能的等离子体进行氧化处理;
电极引出步骤:生成源区、漏区和栅电极的电极引线。
在本发明的一种实施例中,所述具有氧化功能的等离子体为氧等离子体。
在本发明的一种实施例中,所述有源区生成及处理步骤中对所述金属氧化物半导体层进行处理形成有源区之前,还包括对所述金属氧化物半导体层在无氧环境中进行热处理。
在本发明的一种实施例中,在有源区生成及处理步骤中,在形成有源区的金属氧化物半导体层上直接涂光刻胶层,并进行光刻,使所述金属氧化物半导体层上的沟道区露出,然后在25-180度的温度下通过具有氧化功能的等离子体对其进行氧化处理。
在本发明的一种实施例中,在有源区生成及处理步骤中,在形成有源区的金属氧化物半导体层上先生成一层介质保护层,然后涂光刻胶层,接着光刻和刻蚀所述介质保护层使所述金属氧化物半导体层的沟道区露出,并在低于衬底所能承受的温度内通过具有氧化功能的氧等离子体对其进行处理。
在本发明的一种实施例中,所述衬底为耐高温衬底或者低温衬底。
在本发明的一种实施例中,所述金属氧化物半导体层的材料为氧化锌基或者氧化铟基材料。
本发明的有益效果是:本发明通过生长具有高载流子浓度的金属氧化物半导体层,使薄膜晶体管的源区、漏区具有高载流子浓度,并将晶体管的沟道区在低于衬底所能承受的温度下,通过具有氧化功能的等离子体进行氧化处理,使源区、漏区保持高的载流子浓度的同时,也使沟道区在零栅偏压状态下具有低的载流子浓度;另外,晶体管的阈值电压由后续低温下具有氧化功能的等离子体处理条件所控制,因此晶体管特性的可控性大为提高。而常规的制备方法是通过调节溅射气氛中的氧气和氩气的分压比实现阈值电压控制的,由于阈值电压对分压比非常灵敏,因此可控性差。
进一步的,氧等离子体具有很高的活性,即使在室温下也具有对沟道区进行氧化的能力,因此处理环境不需要加热到一定的高温,使得器件的制作工艺温度可以大大降低。
附图说明
图1为本发明薄膜晶体管的剖面结构示意图;
图2-8依次示出了本发明实施例一中的薄膜晶体管的主要制作工艺步骤,其中:
图2为栅电极形成的工艺步骤;
图3为栅介质层形成的工艺步骤;
图4为金属氧化物半导体层及将其进行热处理的工艺步骤;
图5对金属氧化物进行处理形成有源层的工艺步骤;
图6为涂布光刻胶,光刻胶图形化然后将沟道区进行氧化处理的工艺步骤;
图7为钝化层淀积和开接触孔的工艺步骤;
图8为生成源漏和栅电极引线的工艺步骤;
图9-16依次示出了本发明实施例二中的薄膜晶体管的主要制作工艺步骤,其中:
图9为栅电极形成的工艺步骤;
图10为栅介质层形成的工艺步骤;
图11为金属氧化物半导体层及将其进行热处理的工艺步骤;
图12为介质保护层淀积及金属氧化物半导体层和介质保护层图形化的工艺步骤;
图13为介质保护层图形化使沟道区露出的工艺步骤图;
图14为沟道区通过氧等离子体进行处理的工艺步骤;
图15为钝化层淀积和开接触孔的工艺步骤;
图16为生成源漏和栅电极引线的工艺步骤;
具体实施方式
本发明提供的薄膜晶体管制造方法的特征在于首先生成具有高载流子浓度金属氧化物半导体层4即有源层,然后将源漏区保护,而将沟道区裸露于具有氧化功能的等离子体气氛,如氧等离子气氛中,使得沟道区氧空位浓度显著减少,成为低载流子浓度的高阻层。因此利用本发明提供的方法制得的晶体管在源漏区具有高的载流子浓度的同时,其沟道区在零栅偏压下具有低的载流子浓度。同时,由于氧等离子体即使在低温下也有很强的氧化能力,在对沟道区进行氧化处理时,在低温(如25-180度)的环境中也可使其与氧等离子体发生充分的氧化反应,因此本发明中的衬底可选择为低温衬底材料(如塑料衬底材料),在对其进行相应的处理时,只要处理时的温度不超过衬底所能承受的最大温度即可。
下面通过具体实施方式结合附图对本发明作进一步详细说明。
实施例一:
请参考图1,该图为本发明薄膜晶体管的剖面结构示意图,
本实施例中的薄膜晶体管包括一栅电极2,一栅介质层3,一金属氧化物半导体层4,金属氧化物半导体层4由一沟道区5,一源区6和一漏区7三部分组成,栅电极2位于衬底1之上,栅介质层3位于衬底1和栅电极2之上且将栅电极2覆盖,金属氧化物半导体层4位于栅介质3之上,沟道区5为金属氧化物半导体层4的中间部分,位于覆盖栅电极2的栅介质3之上,源区6和漏区7为金属氧化物半导体层4的两端部分,也分别位于栅介质3之上,且分别与沟道区5相连接。
本实施例中,栅电极2可为金属材料,如铬、钼、钛或铝等,由磁控溅射方法或热蒸发方法形成;也可为透明导电薄膜,如氧化铟锡(ITO)或氧化锌铝(AZO)等,由磁控溅射方法形成。栅电极2的厚度一般为100~300纳米。栅介质3为氮化硅、氧化硅等绝缘介质,由等离子增强化学汽相淀积PECVD或磁控溅射的方法形成;也可为氧化铝、氧化钽或氧化铪等金属氧化物,由磁控溅射方法形成。栅介质3的厚度一般为100~400纳米。金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料,如氧化锌基或氧化铟基的薄膜材料,由磁控溅射方法形成,厚度为50~200纳米;沟道区5为有源层4的中间部分,其在未偏置状态下即零栅偏压状态下载流子浓度很低,呈现高电阻状态。源区6和漏区7为有源层4的两端部分,其载流子浓度很高,为低阻状态。
本实施例的薄膜晶体管的制作方法的步骤具体由图2至图8所示,包括以下步骤:
11)如图2所示,在衬底1正面上生成一层100至300纳米厚的金属薄膜,生成该金属薄膜的方法可为磁控溅射法,其材料可为铬、钼、钛或铝等,然后将其进行相应的处理形成栅电极2,如可将其通过光刻和刻蚀形成栅电极2;本实施例中的衬底1可为耐高温的衬底,如玻璃衬底,也可为非耐高温的衬底,如塑料衬底。
12)如图3所示,在衬底1正面上生成一层100至400纳米厚绝缘薄膜,该绝缘薄膜可为氮化硅、氧化硅等绝缘介质,可采用等离子增强化学汽相淀积(PECVD)方法生成该薄膜,并使其覆盖在上述栅电极2之上作为栅介质层3。
13)如图4所示,在栅介质层3上生成一层金属氧化物半导体层4,其厚度可为50至200纳米。其中,金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料,可采用磁控溅射法淀积该半导体层;如氧化锌基或氧化铟基的薄膜材料;当为氧化铟镓锌(IGZO)时,使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。三种材料的摩尔比为X∶Y∶Z,X.>40%,Y>40,Z<20%,其优选值为3∶3∶1。当为氧化铟时,所用的靶材为纯度等于或优于99.99%的氧化铟陶瓷靶。溅射气压在0.5~2.5Pa之间,气体为纯氩气。此时,所生成的整个金属氧化物半导体层4由于产生大量的氧空位,而呈现为高载流子浓度的低阻材料。若需要更加低阻的材料,可将其在无氧环境中进行热处理,如可将其置于氢气、氮气或真空中进行热处理,处理温度须低于衬底1所能承受的最高温度。
14)如图5所示,对金属氧化物半导体层4进行相应的处理以形成晶体管的有源区,有源区包括源区6、漏区7和沟道区5,处理方式可选为光刻和刻蚀方式。
15)如图6所示,在上述处理后的金属氧化物半导体层4上涂布光刻胶层,然后对其进行光刻,使所述金属氧化物半导体层4上的沟道区5露出,其余部分被光刻胶层覆盖保护。然后在低温下通过氧等离子体中进行氧化处理5~60分钟,由于沟道区5裸露在外被氧等离子氧化,其氧空位的浓度减低而转变成低载流子浓度。本实施例中的光刻胶层可为正性光刻胶层,也可为负性光刻胶层。本实施例中由于采用氧等离子体对其处理,可选择在低温下进行,如25到180度。氧化处理的温度的上限为光刻胶和衬底1能承受的最高温度。
16)如图7所示,用等离子增强化学汽相淀积(PECVD)或磁控溅射方法淀积一层100~300纳米厚的氮化硅层8,然后光刻和刻蚀形成电极的接触孔9和10。
17)如图8所示,用磁控溅射方法淀积一层100~300纳米厚的金属铝膜,然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。
本实施例中将沟道区5在低温下通过氧等离子体对其进行氧化处理,因为等离子体中的自由基比与之相应的气体的活性高得多,如氧等离子体中的氧自由基的活性就比氧气分子的活性高出许多,因此在采用等离子体对沟道区5进行氧化处理时即使在低温下,沟道区5也能够被充分氧化,氧空位浓度减少,因此本实施例中的衬底1不仅可采用耐高温的衬底材料,还可采用低温的衬底材料。
实施例二:
由于本发明将沟道区5在低温下通过氧等离子体对其进行氧化处理,因此无需再生成介质保护层,简化了晶体管的制作工艺。但是氧等离子对起到保护作用的光刻胶层有一定的影响,直接利用光刻胶层作为保护层的优点在于工艺简单,但在处理过程中部分光刻胶可能会被氧等离子体打掉,不能严格保护源区和漏区的所有区域不被氧化到;因此,为了进一步实现更精确地对源漏区的保护,可生长一层介质保护层以保护源区和漏区,且生成的介质保护层还可进入高温环境,便于后续的工艺的制作,具体制作步骤如下:
21)如图9所示,在衬底1正面上生成一层100至300纳米厚的金属薄膜,该金属薄膜可为铬、钼、钛或铝等,生成方式可为磁控溅射,然后将其光刻和刻蚀形成栅电极2,本实施例中的衬底1可为耐高温衬底,也可为低温衬底。
22)如图10所示,在衬底1正面上采用等离子增强化学汽相淀积(PECVD)方法生成一层100至400纳米厚绝缘薄膜,该薄膜可为氮化硅、氧化硅等绝缘介质,并使其覆盖在上述栅电极2之上作为栅介质层3。
23)如图11所示,在栅介质层3上采用射频磁控溅射淀积生成一层金属氧化物半导体层4,其厚度可为50至200纳米;其中,金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料,如氧化锌基或氧化铟基的薄膜材料;当为氧化铟镓锌(IGZO)时,使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。三种材料的摩尔比为X∶Y∶Z,X>40%,Y>40,Z<20%,其优选值为3∶3∶1。当为氧化铟时,所用的靶材为纯度等于或优于99.99%的氧化铟陶瓷靶。溅射气压在0.5~2.5Pa之间,气体为纯氩气。此时,所生成的整个金属氧化物半导体层4由于产生大量的氧空位,而呈现为高载流子浓度的低阻材料。若需要更加低阻的材料,可将其在无氧环境中进行热处理,如可将其置于氢气、氮气或真空中进行热处理,处理温度须低于衬底1能承受的最高温度。
24)如图12所示,在经步骤23处理后的金属氧化物半导体层4上生成一层介质保护膜,该介质保护膜可为氧化硅或氮化硅,生成的方法可采用等离子增强化学汽相淀积(PECVD)或磁控溅射的方法,其厚度为20至80纳米,光刻和刻蚀该介质保护层和金属氧化物半导体层4以形成晶体管的有源区保护层41和有源区,有源区包括源区6、漏区7和沟道区5。
25)如图13和14所示,在上述经光刻和刻蚀后的有源区保护层41上涂布光刻胶层,本实施例中的光刻胶层可为正性光刻胶层,也可为负性光刻胶层,然后对其进行光刻和刻蚀,使所述金属氧化物半导体层4上的沟道区5露出,其余部分被介质保护层保护。然后在低温下通过氧等离子体中进行氧化处理5~60分钟,由于沟道区5裸露在外被氧等离子氧化,其氧空位的浓度减低而转变成低载流子浓度。本实施例中由于采用氧等离子体对其处理,因此可在选择在低温下处理,如25到180度的温度下对其进行处理。值得注意的是,氧等离子体处理前,源漏区介质层上的光刻胶如果保留,则氧化处理的最高温度须低于衬底1和光刻胶能承受的最高温度。如光刻胶已去除,则氧化处理的最高温度须低于衬底1能承受的最高温度。
26)如图15所示,用等离子增强化学汽相淀积(PECVD)或磁控溅射方法淀积一层100~300纳米厚的氮化硅层8,然后光刻和刻蚀形成电极的接触孔9和10。
27)如图16所示,用磁控溅射方法淀积一层100~300纳米厚的金属铝膜,然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。
本发明提供的薄膜晶体管制作方法具有如下优点:
本发明提供的金属氧化物薄膜晶体管的制造方法,对沟道区进行氧化处理时采用的是氧等离子体的处理方式。因等离子体中的氧自由基即使在低温下也有极强的活性,因此处理过程可以在低温状态下进行。这样衬底可选用价廉的低温材料,从而简化制作工艺流程,节省制造成本。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (7)

1.一种薄膜晶体管的制作方法,其特征在于包括:
栅电极生成步骤:在衬底正面上生成金属或透明导电薄膜作为栅电极;
栅介质层生成步骤:在衬底正面上生成覆盖在所述栅电极之上的栅介质层;
有源区生成及处理步骤:在栅介质层上生成一层具有高载流子浓度的金属氧化物半导体层,对其进行处理形成包括源区、漏区以及沟道区的有源区,将所述沟道区在低于所述衬底所能承受的最高温度的温度范围内通过具有氧化功能的等离子体进行氧化处理;
电极引出步骤:生成源区、漏区和栅电极的电极引线。
2.如权利要求1所述的方法,其特征在于,所述具有氧化功能的等离子体为氧等离子体。
3.如权利要求1所述的方法,其特征在于,所述有源区生成及处理步骤中对所述金属氧化物半导体层进行处理形成有源区之前,还包括对所述金属氧化物半导体层在无氧环境中进行热处理。
4.如权利要求1所述的方法,其特征在于,在有源区生成及处理步骤中,在形成有源区的金属氧化物半导体层上直接涂光刻胶层,并进行光刻,使所述金属氧化物半导体层上的沟道区露出,然后在25-180度的温度下通过具有氧化功能的等离子体对其进行氧化处理。
5.如权利要求1所述的方法,其特征在于,在有源区生成及处理步骤中,在形成有源区的金属氧化物半导体层上先生成一层介质保护层,然后涂光刻胶层,接着光刻和刻蚀所述介质保护层使所述金属氧化物半导体层的沟道区露出,并在低于衬底所能承受的温度内通过具有氧化功能的氧等离子体对其进行处理。
6.如权利要求1-5任一项所述的方法,其特征在于,所述衬底为耐高温衬底或者低温衬底。
7.如权利要求1-5任一项所述的方法,其特征在于,所述金属氧化物半导体层的材料为氧化锌基或者氧化铟基材料。
CN2011100206617A 2011-01-18 2011-01-18 一种薄膜晶体管的制作方法 Pending CN102157565A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011100206617A CN102157565A (zh) 2011-01-18 2011-01-18 一种薄膜晶体管的制作方法
US13/376,833 US20130122649A1 (en) 2011-01-18 2011-06-13 Method for manufacturing thin film transistor
PCT/CN2011/075649 WO2012097563A1 (zh) 2011-01-18 2011-06-13 一种薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100206617A CN102157565A (zh) 2011-01-18 2011-01-18 一种薄膜晶体管的制作方法

Publications (1)

Publication Number Publication Date
CN102157565A true CN102157565A (zh) 2011-08-17

Family

ID=44438897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100206617A Pending CN102157565A (zh) 2011-01-18 2011-01-18 一种薄膜晶体管的制作方法

Country Status (3)

Country Link
US (1) US20130122649A1 (zh)
CN (1) CN102157565A (zh)
WO (1) WO2012097563A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022142A (zh) * 2011-09-27 2013-04-03 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN103595929A (zh) * 2012-08-16 2014-02-19 元太科技工业股份有限公司 光感测器及其光电管的驱动方法
CN104681622A (zh) * 2013-11-27 2015-06-03 北京大学 一种非晶氧化锌基薄膜晶体管及其制备方法
WO2016061715A1 (zh) * 2014-10-21 2016-04-28 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN106057679A (zh) * 2016-06-17 2016-10-26 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管的制作方法
CN107820640A (zh) * 2016-11-23 2018-03-20 深圳市柔宇科技有限公司 阵列基板及其制造方法
CN107836039A (zh) * 2016-11-23 2018-03-23 深圳市柔宇科技有限公司 阵列基板的制造方法
WO2018054122A1 (en) * 2016-09-23 2018-03-29 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method thereof, and array substrate

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050441B (zh) * 2012-12-10 2014-09-24 华映视讯(吴江)有限公司 氧化物薄膜晶体管制程方法
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
CN104124277B (zh) * 2013-04-24 2018-02-09 北京京东方光电科技有限公司 一种薄膜晶体管及其制作方法和阵列基板
KR20180078665A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
CN115497831B (zh) * 2022-09-23 2023-06-20 西安工程大学 室温优化非晶铟镓锌氧薄膜晶体管界面的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136416A (ja) * 1990-03-27 1993-06-01 Gold Star Co Ltd プラズマ酸化を利用した薄膜トランジスタ及びその方法
US5470769A (en) * 1990-03-27 1995-11-28 Goldstar Co., Ltd. Process for the preparation of a thin film transistor
CN1677626A (zh) * 2004-03-29 2005-10-05 广辉电子股份有限公司 自对准式薄膜晶体管的制造方法
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN101533779A (zh) * 2009-04-03 2009-09-16 北京大学深圳研究生院 一种薄膜晶体管及图像显示装置的制作方法
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
CN102473731B (zh) * 2009-07-10 2015-06-17 株式会社半导体能源研究所 制造半导体器件的方法
KR101929726B1 (ko) * 2009-07-18 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136416A (ja) * 1990-03-27 1993-06-01 Gold Star Co Ltd プラズマ酸化を利用した薄膜トランジスタ及びその方法
US5470769A (en) * 1990-03-27 1995-11-28 Goldstar Co., Ltd. Process for the preparation of a thin film transistor
CN1677626A (zh) * 2004-03-29 2005-10-05 广辉电子股份有限公司 自对准式薄膜晶体管的制造方法
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN101533779A (zh) * 2009-04-03 2009-09-16 北京大学深圳研究生院 一种薄膜晶体管及图像显示装置的制作方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022142A (zh) * 2011-09-27 2013-04-03 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
CN103595929A (zh) * 2012-08-16 2014-02-19 元太科技工业股份有限公司 光感测器及其光电管的驱动方法
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN103325840B (zh) * 2013-04-15 2016-05-18 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN104681622A (zh) * 2013-11-27 2015-06-03 北京大学 一种非晶氧化锌基薄膜晶体管及其制备方法
WO2016061715A1 (zh) * 2014-10-21 2016-04-28 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
US9991135B2 (en) 2014-10-21 2018-06-05 Shenzhen Graduate School, Peking University Method for fabricating a metal oxide thin film transistor
CN106057679A (zh) * 2016-06-17 2016-10-26 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管的制作方法
WO2018054122A1 (en) * 2016-09-23 2018-03-29 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method thereof, and array substrate
CN107820640A (zh) * 2016-11-23 2018-03-20 深圳市柔宇科技有限公司 阵列基板及其制造方法
CN107836039A (zh) * 2016-11-23 2018-03-23 深圳市柔宇科技有限公司 阵列基板的制造方法

Also Published As

Publication number Publication date
WO2012097563A1 (zh) 2012-07-26
US20130122649A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
CN102157565A (zh) 一种薄膜晶体管的制作方法
CN102122620A (zh) 一种自对准薄膜晶体管的制作方法
CN101478005B (zh) 一种金属氧化物薄膜晶体管及其制作方法
CN103325840B (zh) 薄膜晶体管及其制作方法
US9991135B2 (en) Method for fabricating a metal oxide thin film transistor
US8026506B2 (en) Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same
KR101518091B1 (ko) 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
TWI422034B (zh) 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
JP5780902B2 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
CN103000530B (zh) 顶栅氧化物薄膜晶体管的制造方法
US20170317195A1 (en) Method for fabricating metallic oxide thin film transistor
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
Lin et al. Room temperature fabricated transparent amorphous indium zinc oxide based thin film transistor using high-κ HfO2 as gate insulator
CN103346089A (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN108376712A (zh) 一种基于碘化亚铜的透明薄膜晶体管及制备方法
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN103972110A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
KR101760839B1 (ko) 박막 전극 및 박막 스택을 증착하기 위한 방법
CN103337462A (zh) 一种薄膜晶体管的制备方法
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
CN103177970A (zh) 一种氧化物薄膜晶体管制备方法
JP5857432B2 (ja) 薄膜トランジスタの製造方法
WO2020119126A1 (zh) 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
CN109638082B (zh) 薄膜晶体管以及制备方法
JP2012186383A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110817