CN107836039A - 阵列基板的制造方法 - Google Patents

阵列基板的制造方法 Download PDF

Info

Publication number
CN107836039A
CN107836039A CN201680036538.5A CN201680036538A CN107836039A CN 107836039 A CN107836039 A CN 107836039A CN 201680036538 A CN201680036538 A CN 201680036538A CN 107836039 A CN107836039 A CN 107836039A
Authority
CN
China
Prior art keywords
photoresist
metal level
array base
base palte
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680036538.5A
Other languages
English (en)
Inventor
洪日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Royole Corp
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of CN107836039A publication Critical patent/CN107836039A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种阵列基板的制造方法，包括：在基板上依次形成栅极、栅极绝缘层、金属氧化物半导体层和金属层；在所述金属层上涂覆光刻胶；提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域；以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得蚀刻后的金属层具有源漏极层图案；去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层；干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道；去除所述光刻胶。本申请在形成沟道过程中不会对金属层造成损伤，提高了阵列基板的生产良率。

Description

阵列基板的制造方法
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板的制造方法。
背景技术
目前，在阵列基板中采用金属氧化物材料作为有源层。现有技术中阵列基板的制造过程中，主要有如下问题：传统湿法蚀刻进行源漏极的构图工艺时，会使用酸刻蚀图案，而金属氧化物一般不耐酸，从而传统工艺会腐蚀部分有源层，从而影响到阵列基板的性能。若采用干法蚀刻，蚀刻气体对源漏极金属层表面造成损伤，同样影响到阵列基板的性能。
发明内容
本申请的目的在于提供一种阵列基板的制造方法，可以避免制造过程中造成有源层的腐蚀，提升阵列基板的性能。
为实现上述目的，本申请提供如下技术方案：
本申请提供一种阵列基板的制造方法，所述方法包括：
在基板上依次形成栅极、栅极绝缘层、金属氧化物半导体层和源漏极金属层；
在所述形成覆盖所述栅极绝缘层、金属氧化物半导体层的金属层并且在金属层上源漏极层上涂覆光刻胶；
提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域；
以所述光刻胶为遮蔽层，对所述金属层源漏极层进行蚀刻，使得蚀刻后的金属层具有源漏极层图案化；
去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层；
干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道；
去除所述光刻胶。
其中，所述干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道步骤中，包括使用蚀刻气体对所述源漏极层金属层之露出于所述全曝光区域的部分进行轰击，以露出所述金属氧化物半导体层从而形成沟道。
其中，通过控制所述蚀刻气体在所述源漏极层金属层的蚀刻速率和蚀刻时间，使得所述金属氧化物半导体层部分露出于所述沟道，其中，蚀刻速率和所述蚀刻时间均为预设值。
其中，所述蚀刻气体为SF6、O2、Cl2、He、Ar中一种或任意几种的混合。
其中，所述以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得蚀刻后的金属层具有源漏极层图案以所述光刻胶为遮蔽层，对所述源漏极层进行蚀刻，使得源漏极层图案化步骤中，包括在所述源漏极层金属层上喷淋蚀刻液进行蚀刻，在所述源漏极层金属层图案化后去除所述蚀刻液。
其中，所述蚀刻液包括H2O2、金属螯合剂或有机酸。
其中，所述去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层步骤中，包括对所述光刻胶进行灰化处理，使得所述半曝光区域处的光刻胶被去除。
其中，所述灰化处理包括将氧气激发成电浆与所述光刻胶反应，从而使得所述半曝光区域处的光刻胶被去除。
其中，所述去除所述光刻胶步骤中包括：采用灰化工艺或湿法蚀刻工艺将所述光刻胶去除。
其中，所述多灰阶掩膜版为半色调掩膜版或灰色调掩膜版。
其中，所述金属氧化物半导体层采用IGZO材料。
本申请实施例具有如下优点或有益效果：
本申请的阵列基板的制造方法中，在源漏极金属层上涂覆光刻胶，通过多灰阶掩膜版在所述光刻胶上形成半曝光区域，以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得金属层具有源漏极层图案，然后将所述光刻胶的所述半曝光区域转化为全曝光区域，对半曝光区域下方的金属层进行干法蚀刻，以露出所述金属氧化物半导体层，从而在干法蚀刻以露出所述金属氧化物半导体层过程中不会对金属层造成损伤，提高了阵列基板的生产良率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种阵列基板的制造方法流程图。
图2-图8为图1的所示制造方法的过程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请以下实施例中所采用的序数限定词，第一、第二等仅是为了清楚地说明本申请中相似的特征的区别性的用语，不代表相应的特征的排列顺序或者使用顺序。
本申请的制造方法生产出的阵列基板可以应用于液晶显示屏或者有机显示屏中。本发明实施例涉及的柔性显示屏用于但不限于手机、平板电脑、掌上电脑、个人数字助理(Personal Digital Assistant，PDA)或电子阅读器等，本发明实施例对此不作具体限定。
请参阅图1，图1为本申请实施例提供的一种阵列基板的制造方法流程图。本申请提供的制造方法主要包括如下步骤：
步骤S001：在基板上依次形成栅极、栅极绝缘层、金属氧化物半导体层和金属层。
具体的，请结合参阅图2。所述基板10为透明玻璃基板，在所述基板10上沉积第一金属薄膜。所述第一金属薄膜可以选用Cr、W、Cu、Ti、Ta、Mo等金属或合金，由多层金属组成的栅金属层也能满足需要。通过构图工艺利用普通光刻胶形成栅线(图未示出)、公共电极线(图未示出)和栅极20的图形。然后在此基础上通过PECVD(等离子体增强化学气相沉积法)方法沉积栅极绝缘层30，栅极绝缘层30可以选用氧化物、氮化物或者氧氮化合物等。
然后，在栅绝缘层30上通过溅射或热蒸发的方法沉积金属氧化物半导体层40，金属氧化物半导体层40可以是采用IGZO(indium gallium zinc oxide，铟镓锌氧化物)、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物制成。优选的，可以选用IGZO材料制成。
接着，在基板10上采用溅射或热蒸发的方法形成金属层50。所述金属层50采用导电性好，且易于干刻的金属或合金。例如可以选用Al、Cr、W、Cu、Ti、Ta、Mo等金属或合金，由多层金属组成的栅金属层也能满足需要。优选的，可以选用铜或铜合金材料制成。
步骤S002：在所述金属层上涂覆光刻胶。
可选的，所述光刻胶的厚度可以介于1.5um-2um之间，具体厚度可以依实际情况可以调整。
步骤S003：提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域。
具体的，请结合参阅图3。在所述金属层50上涂覆光刻胶60；提供一多灰阶掩膜版80遮盖在所述光刻胶60上方。可选的，所述多灰阶掩膜版70可以为半色调掩膜版(Halftone mask)或灰色调掩膜版(Gray tone mask)。对所述光刻胶60进行曝光、显影(即图案化)。所述多灰阶掩膜版80上设有全透光区域81、半透光区域82和不透光区域83。曝光光线经所述多灰阶掩膜版80后对所述光刻胶60进行光刻。请参阅图4，全透光区域81下方光刻胶60被完全光刻形成全曝光区域61，全曝光区域61下方的金属层50露出于所述光刻胶60。半透光区域82下方的光刻胶60被部分光刻从而形成半曝光区域62。不透光区域81下方光刻胶60被保留。也就是说，光刻胶60经过图案化后在其上形成半曝光区域81。
可选的，所述半曝光区域81的厚度可以介于0.5um-1um之间，具体厚度可以依实际情况可以调整。
S004：以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，蚀刻后的金属层具有源漏极层图案。
具体的，请参阅图5。可以在所述光刻胶60及金属层50上喷淋蚀刻液，蚀刻液经由光刻胶60上的全曝光区域61对金属层50进行蚀刻，直至将所述金属层50形成具有源漏极层图案，最后去除所述蚀刻液完成所述金属层52的图案化过程。
优选的，所述蚀刻液可以选用H2O2、金属螯合剂或有机酸等。
S005：去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层。
请结合参阅图6。具体的，可以对所述光刻胶60进行灰化处理，使得所述半曝光区域62处的光刻胶被去除。可以理解的是，所述“灰化处理”即将氧气激发成电浆，再将激发成电浆的氧气与光刻胶反应，从而将所述光刻胶60整体打薄，光刻胶60整体打薄后，半曝光区域62处的光刻胶会首先被完全去除，即所述半曝光区域将会转化为全曝光区域62。此时，所述金属层50部分暴露于所述全曝光区域62。
S006：干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道。
请结合参阅图7，在本步骤中，需要形成沟道53，以及在所述金属层50上形成了源极51和漏极52。具50体的，可以通过干法蚀刻的方法在所述金属层50上蚀刻出沟道53，所述金属氧化物半导体层40部分露出于所述沟道53。同时藉由所述沟道53形成源极51和漏极52。
进一步具体的，在干法蚀刻过程中，可以将蚀刻气体置于低压环境，并施以电压，将蚀刻气体激发成电浆，再对所述金属层50进行轰击，以蚀刻金属层50。由于光刻胶60的存在，位于全曝光区域62下方的金属层50会被蚀刻。位于光刻胶60下方除与全曝光区域62对应以外区域，由于有光刻胶60的存在，光刻胶60非全曝光区域下方的金属层50免于被蚀刻气体蚀刻。进一步的，可以通过控制蚀刻气体在金属层50上的蚀刻的时间来控制蚀刻的深度，直至将所述金属层50之位于全曝光区域62正下方的部分完全蚀刻，从而形成沟道53，并且所述金属氧化物半导体层40部分露出所述沟道53。其中，所述蚀刻时间为预设值。此时，通过沟道53将金属层50分为源极51和漏极52。
优选的，所述蚀刻气体可以根据金属层50选用的材料适当的选用，例如可以选择SF6、O2、Cl2、He、Ar(氩气)中一种或任意几种的混合等。
本申请中，通过干法蚀刻形成沟道过程中，光刻胶60可以起到保护金属层50其他部分的作用，避免金属层50由于干法蚀刻造成的表面质量下降，从而提升阵列基板的性能。
S007：去除所述光刻胶。
请参阅图8，当金属氧化物半导体层40部分露出所述沟道53后，可以停止干法蚀刻，并去除所述光刻胶60，并继续后续步骤，完成阵列基板的制作。后续步骤不是本发明保护的重点，此处不再赘述。
去除光刻胶60可以采用湿法蚀刻工艺剥离所述光刻胶。该过程可以采用现有技术的光刻胶剥离方法，在此不再赘述。或者，还可以采用上述的灰化工艺去除所述光刻胶。
本申请的阵列基板的制造方法中，在金属层上涂覆光刻胶，通过多灰阶掩膜版在所述光刻胶上形成半曝光区域，以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得金属层具有源漏极层图案，然后将所述光刻胶的所述半曝光区域转化为全曝光区域，对半曝光区域下方的金属层进行干法蚀刻，以形成沟道并露出所述金属氧化物半导体层，从而在干法蚀刻以露出所述金属氧化物半导体层过程中不会对金属层造成损伤，提高了阵列基板的生产良率。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (11)

1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在基板上依次形成栅极、栅极绝缘层、金属氧化物半导体层和金属层；
在所述金属层上涂覆光刻胶；
提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域；
以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得蚀刻后的金属层具有源漏极层图案；
去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层；
干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道；
去除所述光刻胶。
2.如权利要求1所述的阵列基板的制造方法，其特征在于，所述干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道步骤中，包括使用蚀刻气体对所述金属层之露出于所述全曝光区域的部分进行轰击，以露出所述金属氧化物半导体层从而形成沟道以露出所述金属氧化物半导体层从而形成沟道。
3.如权利要求2所述的阵列基板的制造方法，其特征在于，通过控制所述蚀刻气体在所述金属层的蚀刻时间，使得所述金属氧化物半导体层部分露出于所述沟道，其中，所述蚀刻时间为预设值。
4.如权利要求2所述的阵列基板的制造方法，其特征在于，所述蚀刻气体为SF6、O2、Cl2、He、Ar中一种或任意几种的混合。
5.如权利要求1所述的阵列基板的制造方法，其特征在于，所述以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得蚀刻后的金属层具有源漏极层图案步骤中，包括在所述金属层上喷淋蚀刻液进行蚀刻，在所述金属层图案化后去除所述蚀刻液。
6.如权利要求5所述的阵列基板的制造方法，其特征在于，所述蚀刻液包括H2O2、金属螯合剂或有机酸。
7.如权利要求1所述的阵列基板的制造方法，其特征在于，所述去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层步骤中，包括对所述光刻胶进行灰化处理，使得所述半曝光区域处的光刻胶被去除。
8.如权利要求7所述的阵列基板的制造方法，其特征在于，所述灰化处理包括将氧气激发成电浆与所述光刻胶反应，从而使得所述半曝光区域处的光刻胶被去除。
9.如权利要求1所述的阵列基板的制造方法，其特征在于，所述去除所述光刻胶步骤中包括：采用灰化工艺或湿法蚀刻工艺将所述光刻胶去除。
10.如权利要求1所述的阵列基板的制造方法，其特征在于，所述多灰阶掩膜版为半色调掩膜版或灰色调掩膜版。
11.如权利要求1所述的阵列基板的制造方法，其特征在于，所述金属氧化物半导体层采用IGZO材料。
CN201680036538.5A 2016-11-23 2016-11-23 阵列基板的制造方法 Pending CN107836039A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/106886 WO2018094595A1 (zh) 2016-11-23 2016-11-23 阵列基板的制造方法

Publications (1)

Publication Number Publication Date
CN107836039A true CN107836039A (zh) 2018-03-23

Family

ID=61643795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680036538.5A Pending CN107836039A (zh) 2016-11-23 2016-11-23 阵列基板的制造方法

Country Status (2)

Country Link
CN (1) CN107836039A (zh)
WO (1) WO2018094595A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038737A (zh) * 2021-08-17 2022-02-11 重庆康佳光电技术研究院有限公司 掩膜版、发光器件及其制作方法
CN116603700A (zh) * 2022-02-08 2023-08-18 成都拓米双都光电有限公司 一种支撑栅板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807549A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
US20150102317A1 (en) * 2013-10-15 2015-04-16 Samsung Display Co., Ltd. Thin film transistor substrates, display devices and methods of manufacturing display devices
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5063936B2 (ja) * 2006-06-08 2012-10-31 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
CN101661908B (zh) * 2008-08-27 2011-06-29 北京京东方光电科技有限公司 水平电场型半透过式液晶显示装置的阵列基板制造方法
CN101799603B (zh) * 2009-02-11 2015-12-02 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101807586B (zh) * 2009-02-13 2013-07-31 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807549A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
US20150102317A1 (en) * 2013-10-15 2015-04-16 Samsung Display Co., Ltd. Thin film transistor substrates, display devices and methods of manufacturing display devices
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038737A (zh) * 2021-08-17 2022-02-11 重庆康佳光电技术研究院有限公司 掩膜版、发光器件及其制作方法
CN114038737B (zh) * 2021-08-17 2022-08-26 重庆康佳光电技术研究院有限公司 掩膜版的使用方法、发光器件及其制作方法
CN116603700A (zh) * 2022-02-08 2023-08-18 成都拓米双都光电有限公司 一种支撑栅板的制备方法

Also Published As

Publication number Publication date
WO2018094595A1 (zh) 2018-05-31

Similar Documents

Publication Publication Date Title
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN105914183B (zh) Tft基板的制造方法
CN104576542B (zh) 阵列基板及其制作方法、显示装置
CN103915379B (zh) 一种氧化物薄膜晶体管阵列基板的制造方法
TWI577032B (zh) 顯示裝置
JP2010204656A5 (zh)
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
CN103715272A (zh) 金属氧化物薄膜晶体管及其制备方法
TWI586838B (zh) 金屬圖案的形成方法和陣列基板的製法
WO2019041858A1 (zh) 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置
CN107836039A (zh) 阵列基板的制造方法
CN107810556B (zh) 阵列基板及其制造方法
EP3547351A1 (en) Array substrate and manufacturing method therefor
CN110112072B (zh) 阵列基板的制造方法和阵列基板
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
TWI569325B (zh) Semiconductor device manufacturing method and semiconductor device
CN108064414A (zh) 阵列基板的制造方法
CN203312295U (zh) 一种裸眼3d功能面板的信号基板及显示设备
CN107425077B (zh) 薄膜晶体管及其制作方法、显示装置
KR20170028429A (ko) 공면형 산화물 반도체 tft 기판의 제작방법
CN103383925A (zh) 显示设备、裸眼3d功能面板的信号基板及其制造方法
CN106684039A (zh) 一种阵列基板制造方法及阵列基板
WO2021114398A1 (zh) 显示面板的制造方法及显示面板
KR20190002381A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180323