CN114038737B - 掩膜版的使用方法、发光器件及其制作方法 - Google Patents
掩膜版的使用方法、发光器件及其制作方法 Download PDFInfo
- Publication number
- CN114038737B CN114038737B CN202110943733.9A CN202110943733A CN114038737B CN 114038737 B CN114038737 B CN 114038737B CN 202110943733 A CN202110943733 A CN 202110943733A CN 114038737 B CN114038737 B CN 114038737B
- Authority
- CN
- China
- Prior art keywords
- light
- electrode
- transmitting area
- emitting device
- negative photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 100
- 238000002834 transmittance Methods 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 30
- 238000003892 spreading Methods 0.000 claims description 21
- 239000002346 layers by function Substances 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 24
- 238000011161 development Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- BIVGQKYDVGQFBW-UHFFFAOYSA-N chromium gold platinum Chemical compound [Cr][Pt][Au] BIVGQKYDVGQFBW-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MOFOBJHOKRNACT-UHFFFAOYSA-N nickel silver Chemical compound [Ni].[Ag] MOFOBJHOKRNACT-UHFFFAOYSA-N 0.000 description 1
- 239000010956 nickel silver Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Led Devices (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明涉及一种掩膜版的使用方法、发光器件及其制作方法。掩膜版用于制作发光器件的电极，包括非透光区、第一透光区和第二透光区，第一透光区和第二透光区连接，且第一透光区和第二透光区分别位于非透光区的两侧，非透光区对应发光器件的外延结构上待制作电极的位置，该外延结构上涂布有负性光刻胶，第一透光区对应靠近外延结构的边沿，第二透光区对应靠近外延结构的中心，第一透光区的透光率低于第二透光区的透光率。通过设置低透过率的第一透光区靠近外延结构的边沿，高透过率的第二透光区靠近外延结构的中心，在利用掩膜版制作发光器件的电极的过程中，负性光刻胶能够在不同的位置接收不同的能量，形成的电极孔的侧壁的倒角一致。
Description
技术领域
本发明涉及半导体制程技术领域，尤其涉及一种掩膜版的使用方法、发光器件及其制作方法。
背景技术
掩膜版(光罩)作为图形转移的一个重要媒介，应用在电子、微电子行业，随着技术、工艺的进步，掩膜技术也不断进步，发展到可以胜任微米级要求的高精度，并进一步向纳米级发展。
在材质和结构一致平坦的物质表面匀胶、曝光；当有效波长透过掩膜版作用于光刻胶上，发生化学反应，再经过显影后，曝光部分的光刻胶(正性光刻胶)层会被分解，或者，非曝光部分的光刻胶(负性光刻胶)层会被分解、脱掉、直接显露出形状和倒角一致的图形。
针对非平坦或结构不一致的表面，会导致光刻胶的厚度差异，厚度不同，对有效波长光吸收量不同，显影后会存在图形倒角不一致的情况。
因此，如何对非平坦或结构不一致的表面进行曝光显影，得到倒角一致的图形是亟需解决的问题。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种掩膜版的使用方法，发光器件及其制作方法，旨在解决对非平坦或结构不一致的表面进行曝光显影，得到倒角一致的图形的问题。
本发明提供一种掩膜版的使用方法，用于制作发光器件，包括非透光区、第一透光区和第二透光区，所述第一透光区和所述第二透光区连接，且所述第一透光区和所述第二透光区分别位于所述非透光区的两侧，所述非透光区对应所述发光器件的外延结构上待制作电极的位置，所述第一透光区对应靠近所述外延结构的边沿，所述边沿的侧面为台阶面，所述第二透光区对应靠近所述外延结构的中心，所述第一透光区的透光率低于所述第二透光区的透光率；
其中，所述外延结构上涂布有负性光刻胶，曝光显影所述负性光刻胶时，所述非透光区对应的所述负性光刻胶被去除，所述第一透光区和所述第二透光区对应的所述负性光刻胶被保留。
本发明通过设置第一透光区和第二透光区，并设置第一透光区的透光率小于第二透光区的透光率，同时，低透过率的第一透光区靠近外延结构的边沿，高透过率的第二透光区靠近外延结构的中心，使得在利用掩膜版制作发光器件的电极的过程中，与第一透光区对应的、且位于外延结构边沿的负性光刻胶接受的光量小于与第二透光区对应的、且位于外延结构中心的负性光刻胶接受的光量，也即是，形成倒角的区域的负性光刻胶接收到的能量不同，以抹除由于靠近外延结构的边沿的负性光刻胶和靠近外延结构的中心的负性光刻胶的厚度差异导致形成的图案倒角不一致的问题。
可选地，所述第一透光区的边沿与所述非透光区的边沿等间距设置。一方面，在形成电极孔时，影响电极孔的靠近外延结构的一侧的侧壁的负性光刻胶的厚度的区域是大致确定的，设置第一透光区的边沿与非透光区的边沿等间距设置完全可满足制作倒角一致的电极孔的需求；另一方面，在制作掩膜版时，为方便图案设计和制作，设置第一透光区的边沿与非透光区的边沿等间距设置，可以直接复制非透光区的形状，并偏移一距离即可，简单而容易制作。
可选地，所述第一透光区的透光率为50％-75％，所述第二透光区的透光率为90％-100％。非透光区的透光率为0，使得光线无法透过，在负性光刻胶上未被曝光的部分会在显影时被去除，以便于形成电极孔；第一透光区和第二透光区均能够透光，使得负性光刻胶被曝光，在显影时能够保留，同时设置第一透光区的透光率小于第二透光区的透光率，能够使得形成的电极孔的各处的倒角一致。
可选地，所述掩膜版包括第一图案部和第二图案部，所述第一图案部对应所述发光器件的第一电极，所述第二图案部对应所述发光器件的第二电极，所述第一图案部和所述第二图案部均包括所述非透光区、所述第一透光区和所述第二透光区，所述第一图案部和所述第二图案部的形状不同。由于第一图案部和第二图案部的特殊设计，即设置非透光区、第一透光区和第二透光区，能够使得第一电极孔和第二电极孔形成倒角一致的结构。
基于同样的发明构思，本发明还提供一种发光器件的制作方法，包括：提供涂布有负性光刻胶的外延结构；提供前述实施例中任一项所述的掩膜版的使用方法中的掩膜版，将所述掩膜版置于所述外延结构上方，使用光线照射所述掩膜版以曝光所述负性光刻胶，对曝光后的所述负性光刻胶进行显影，以形成电极孔；在所述电极孔制作电极。
本发明通过在外延结构上涂布负性光刻胶，并设计特制的掩膜版，掩膜版设置第一透光区和第二透光区，并设置第一透光区的透光率小于第二透光区的透光率，同时，低透过率的第一透光区靠近外延结构的边沿，高透过率的第二透光区靠近外延结构的中心，使得在利用掩膜版制作发光器件的电极的过程中，与第一透光区对应的、且位于外延结构边沿的负性光刻胶接受的光量小于与第二透光区对应的、且位于外延结构中心的负性光刻胶接受的光量，也即是，形成倒角的区域的负性光刻胶接收到的能量不同，以抹除由于靠近外延结构的边沿的负性光刻胶和靠近外延结构的中心的负性光刻胶的厚度差异导致形成的图案倒角不一致的问题，使得显影后形成的电极孔的侧壁的倒角一致。
可选地，提供所述外延结构，包括：提供衬底；在所述衬底上依次层叠发光功能层和电流扩展层；在所述发光功能层形成台阶结构而具有台阶面；其中，所述发光功能层的四周侧面包括第一侧面和第二侧面，所述电流扩展层的四周侧面为第三侧面，从所述发光功能层的四周向中心的方向，所述第一侧面、所述第二侧面和所述第三侧面依次排布。如此设置，使得衬底、发光功能层和电流扩展层依次堆叠形成金字塔形，靠下方的层的面积更大，以便使外延结构更为稳定。
可选地，在所述电流扩展层和所述台阶面上均匀涂布所述负性光刻胶，且所述负性光刻胶沿所述第三侧面、所述第二侧面和所述第一侧面延伸至与所述衬底连接。能形成剖面大致为梯形的电极孔，即电极孔的开口尺寸比底部尺寸更小些，方便后续制作剖面为梯形的电极，并使该梯形的下底与电流扩展层或台阶面连接。而负性光刻胶包围第一侧面、第二侧面和第三侧面并与衬底连接，能起到保护发光功能层和电流扩展层的作用，避免曝光显影过程中对这些层造成不必要的损伤。
可选地，形成所述电极孔，包括：在所述电流扩展层上形成第一电极孔，在所述台阶面上形成第二电极孔，所述第一电极孔用于制作第一电极，所述第二电极孔用于制作第二电极，能够形成倒角一致的结构。
可选地，在所述电极孔制作所述电极，包括：在所述负性光刻胶上蒸镀电极层，所述电极层填充在所述电极孔中；去除所述负性光刻胶和多余的所述电极层。此种在电极孔制作电极的方法简单，容易实现。
可选地，形成的所述电极孔的剖面的形状呈等腰梯形，且等腰梯形的下底与所述外延结构连接。
基于同样的发明构思，本发明还提供一种发光器件，所述发光器件使用前述实施方式中任一项所述的发光器件的制作方法制作而成。由于通过上述发光器件的制作方法制作，形成的电极孔的侧壁的倒角一致，使得制作形成的第一电极和第二电极的侧壁倾斜度一致，外观和性能一致性好。
附图说明
图1为一种实施例的发光器件的制作方法的流程图。
图2a为一种实施例的发光器件的制作方法的一个步骤的结构示意图。
图2b为图2a沿A-A的剖视结构示意图。
图3a为一种实施例的发光器件的制作方法的一个步骤的结构示意图。
图3b为图2a沿A-A的剖视结构示意图。
图4a为一种实施例的发光器件的制作方法的一个步骤的结构示意图。
图4b为图2a沿A-A的剖视结构示意图。
图5a为一种实施例的发光器件的制作方法的一个步骤的结构示意图。
图5b为图2a沿A-A的剖视结构示意图。
图6为图3a中B处的局部放大结构示意图。
图7a为一种实施例的掩膜版的结构示意图。
图7b为图7a中第一图案部的局部放大结构示意图。
附图标记说明：
10-衬底；
20-发光功能层，21-第一侧面，22-第二侧面，23-台阶面；
30-电流扩展层，31-第三侧面；
40-负性光刻胶，41-第一电极孔，42-第二电极孔，43-第一部分，44-第二部分，45-第一侧壁，46-第二侧壁；
51-第一电极，52-第二电极；
60-掩膜版，61-第一图案部，611-非透光区，612-第一透光区，613-第二透光区，62-第二图案部，63-第三图案部。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
掩膜版(光罩)作为图形转移的一个重要媒介，应用在电子、微电子行业，随着技术、工艺的进步，掩膜技术也不断进步，发展到可以胜任微米级要求的高精度，并进一步向纳米级发展。
在材质和结构一致平坦的物质表面匀胶、曝光；当有效波长透过掩膜版作用于光刻胶上，发生化学反应，再经过显影后，曝光部分的光刻胶(正性光刻胶)层会被分解，或者，非曝光部分的光刻胶(负性光刻胶)层会被分解、脱掉、直接显露出形状和倒角一致的图形。
针对非平坦或结构不一致的表面，会导致光刻胶的厚度差异，厚度不同，对有效波长光吸收量不同，显影后会存在图形倒角不一致的情况。
因此，如何对非平坦或结构不一致的表面进行曝光显影，得到倒角一致的图形是亟需解决的问题。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
请参考图1，本申请实施例提供一种发光器件的制作方法，包括步骤S1-步骤S4。
请参考图1、图2a-图2b，步骤S1：提供外延结构。
具体的，以发光器件为Micro-LED(Micro-Light-Emitting Diode，微型发光二极管)为例说明。提供外延结构包括：
提供衬底10；在衬底10上依次层叠发光功能层20和电流扩展层30；在发光功能层20形成台阶结构而具有台阶面23；其中，发光功能层20的四周侧面包括第一侧面21和第二侧面22，电流扩展层30的四周侧面为第三侧面31，从发光功能层20的四周向中心的方向，第一侧面21、第二侧面22和第三侧面31依次排布。
具体的，提供衬底10时，衬底10的材质可为蓝宝石、二氧化硅(SiO2)等，衬底10用于各层结构的支撑和工艺制作的基础。
在衬底10上依次层叠发光功能层20时，发光功能层20包括依次层叠在衬底10上的缓冲层(图中未示出)、第一半导体层(图中未示出)、有源层(图中未示出)、第二半导体层(图中未示出)等。缓冲层可为氮化镓(GaN)，其用于改善晶体质量。第一半导体层可为N型氮化镓(N-GaN)或P型氮化镓(P-GaN)，其用于提供电子或空穴。有源层可为氮化铟镓(InGaN)多量子阱，其用于提供有效的辐射复合以发光。第二半导体层可为P型氮化镓(P-GaN)或N型氮化镓(N-GaN)，用于提供空穴或电子。当第一半导体层为N-GaN，其提供电子，则第二半导体层为P-GaN，其提供空穴；当第一半导体层为P-GaN，其提供空穴，则第二半导体层为N-GaN，其提供电子。缓冲层、第一半导体层、有源层和第二半导体层均可通过物理气相沉积、化学气相沉积等沉积工艺制作。
在发光功能层20形成台阶结构而具有台阶面23，具体可为：自第二半导体层刻蚀至第一半导体层，形成位于第一半导体层的台阶面23。具体的，在形成第二半导体层后，可在第二半导体层上均匀涂布一光刻胶，曝光显影该光刻胶，此步骤简称为Mesa(台面)光刻，该光刻胶形成图案，图案具体可根据采用的是正光刻胶还是负光刻胶确定，光刻胶的图案用于确定刻蚀区域。之后，采用刻蚀工艺，具体可采用ICP(Inductively Coupled Plasma，感应耦合等离子体)刻蚀，根据光刻胶的图案确定的刻蚀区域，去除部分第二半导体层、有源层，露出第一半导体层。可选的，可刻蚀掉部分第一半导体层。形成的台阶面23在第一半导体层上。
之后，自台阶面23刻蚀至衬底10形成隔离槽。具体的，可在台阶面23均匀涂布另一光刻胶，曝光显影该光刻胶，确定隔离槽的刻蚀区域，此步骤简称为ISO(Isolation，隔离槽)光刻。之后，根据ISO光刻确定的区域，采用刻蚀工艺，如ICP刻蚀，刻蚀第一半导体层和缓冲层，使得形成的隔离槽延伸至衬底10。通过形成隔离槽，可在一大面积的衬底10上形成多个各功能层的结构，之后，再通过切割衬底10的方式，形成多个外延结构(或发光器件)。
之后，在第二半导体层上形成电流扩展层30。具体的，可采用蒸镀，如电子枪(E-Gun)蒸镀的工艺制作电流扩展层30，此步骤简称为E-Gun ITO蒸镀。电流扩展层30例如为氧化铟锡(ITO)。为保证电流扩展层30只形成在第二半导体层上，而不会形成在其他如台阶面23上等位置，可再通过和前述光刻胶曝光显影(简称为ITO光刻)，刻蚀(例如湿法刻蚀)类似的工艺实现。电流扩展层30用于将电流更好的扩展到发光器件的整个面域，增加发光区域，同时不能挡住光线射出，因此，电流扩展层30为导电且透光的薄膜状结构。
请参考图2a和图2b，从发光功能层20的四周向中心的方向，第一侧面21、第二侧面22和第三侧面31依次排布，具体为：第一侧面21与衬底10连接，第一侧面21构成隔离槽的侧壁；第二侧面22与台阶面23连接，第二侧面22构成台阶结构的侧壁；第三侧面31与发光功能层20的背向衬底10的表面(可为第二半导体层的上表面)连接。如此设置，使得衬底10、发光功能层20和电流扩展层30依次堆叠形成金字塔形，靠下方的层的面积更大，以便使外延结构更为稳定。
请参考图1、图2a-图2b，步骤S2：在外延结构上涂布负性光刻胶40；
具体的，在电流扩展层30和台阶面23上均匀涂布负性光刻胶40，且负性光刻胶40沿第三侧面31、第二侧面22和第一侧面21延伸至与衬底10连接。负性光刻胶40背向衬底10的表面大致为平面。负性光刻胶40的特性为：在显影时，非曝光部分会被分解，曝光部分保留，此特性能形成剖面大致为梯形的电极孔，即电极孔的开口尺寸比底部尺寸更小些，方便后续制作剖面为梯形的电极，并使该梯形的下底与电流扩展层30或台阶面23连接。而负性光刻胶40包围第一侧面21、第二侧面22和第三侧面31并与衬底10连接，能起到保护发光功能层20和电流扩展层30的作用，避免曝光显影过程中对这些层造成不必要的损伤。
请参考图3a、图3b和图6，负性光刻胶40形成在外延结构的边沿处时，由于该边沿处的第一侧面21、第二侧面22和第三侧面31的存在，构成了三个阶梯，负性光刻胶40受到阶梯的影响会导致靠近边沿处的厚度偏薄。如图3b和图6所示，在剖视图中，光刻胶靠近边沿的第一部分43的厚度H1会小于靠近中心的第二部分44的厚度H2，即负性光刻胶40在电流扩展层30上的部分和台阶面23上的部分为非平坦表面。在制作电极孔时，常规的掩膜版60只区分制作电极的位置的透光率和其他无电极的位置的透光率，未考虑光刻胶的厚度的影响，曝光显影后，导致形成的电极孔的两侧侧壁相对于外延结构的上表面(电流扩展层30背向衬底10的表面，或者台阶面23)的角度不同，即形成倒角不一致的图形。如图3b所示，第一部分43处形成的电极孔的第一侧壁45相比于外延结构的上表面的角度比第二部分44的电极孔的第二侧壁46相比于外延结构的上表面的更大，形貌上形成更陡的形状。后续在电极孔中形成电极时，电极会复制电极孔的形状，会导致电极的剖面形状也形成靠近外延结构的一侧的表面更陡，会导致发光器件结构的不协调，可能会影响产品良率。基于此，本发明步骤S3提供一种掩膜版60解决此问题。
请参考图1、图2a-图3b，步骤S3：提供掩膜版60，将掩膜版60置于外延结构上方，使用光线照射掩膜版60以曝光负性光刻胶40，对曝光后的负性光刻胶40进行显影，以形成电极孔。
具体的，本步骤的掩膜版60为特制掩膜版。
请参考图7a和图7b，本发明实施例的提供一种掩膜版60，用于制作发光器件的电极，包括非透光区611、第一透光区612和第二透光区613。第一透光区612和第二透光区613连接，且第一透光区612和第二透光区613分别位于非透光区611的两侧。可选的，第一透光区612和第二透光区613共同包围非透光区611。非透光区611对应发光器件的外延结构上待制作电极的位置，第一透光区612对应靠近外延结构的边沿，第二透光区613对应靠近外延结构的中心，第一透光区612的透光率低于第二透光区613的透光率。
其中，外延结构上涂布有负性光刻胶40，曝光显影负性光刻胶40时，非透光区611对应的负性光刻胶40被去除，第一透光区612和第二透光区612对应的负性光刻胶40被保留。
相比于传统的只区分曝光区域和非曝光区域的掩膜版60，本实施例的掩膜版60除了区分非曝光区域，还对曝光区域进行区分，即通过设置第一透光区612和第二透光区613的透光率不同，第一透光区612的透光率低于第二透光区613的透光率，同时，低透过率的第一透光区612靠近外延结构的边沿，高透过率的第二透光区613靠近外延结构的中心，使得在利用掩膜版60制作发光器件的电极的过程中，与第一透光区612对应的、且位于外延结构边沿的负性光刻胶40(参考图3a和图3b中的第一部分43)接受的光量小于与与第二透光区613对应的、且位于外延结构中心的负性光刻胶40(参考图3a和图3b中的第二部分44)接受的光量，也即是，形成倒角的区域的负性光刻胶40接收到的能量不同，以抹除由于靠近外延结构的边沿的负性光刻胶40(参考图3a和图3b中的第一部分43)和靠近外延结构的中心的负性光刻胶40(参考图3a和图3b中的第二部分44)的厚度差异导致形成的图案倒角不一致的问题，使得显影后形成的电极孔的剖面图中第一侧壁45和第二侧壁46的倒角一致。具体的，形成的电极孔的剖面的形状呈等腰梯形，且等腰梯形的下底与外延结构连接。
因此，本发明通过设置第一透光区612和第二透光区613，并设置第一透光区612的透光率小于第二透光区613的透光率，同时，低透过率的第一透光区612靠近外延结构的边沿，高透过率的第二透光区613靠近外延结构的中心，使得在利用掩膜版60制作发光器件的电极的过程中，与第一透光区612对应的、且位于外延结构边沿的的负性光刻胶40接受的光量小于与第二透光区613对应的、且位于外延结构中心的负性光刻胶40接受的光量，也即是，形成倒角的区域的负性光刻胶40接收到的能量不同，以抹除由于靠近外延结构的边沿的负性光刻胶40和靠近外延结构的中心的负性光刻胶40的厚度差异导致形成的图案倒角不一致的问题，使得显影后形成的电极孔的侧壁的倒角一致。
可选的，请参考图7b，第一透光区612的边沿与非透光区611的边沿等间距设置。非透光区611的形状与电极的形状是相同的，具体可为圆形、哑铃形等，可不做限制。结合图3a和图3b，对于第一透光区612的形状的设置，一方面，在形成电极孔时，影响电极孔的靠近外延结构的一侧的侧壁的负性光刻胶40的厚度的区域是大致确定的，设置第一透光区612的边沿与非透光区611的边沿等间距设置完全可满足制作倒角一致的电极孔的需求；另一方面，在制作掩膜版60时，为方便图案设计和制作，设置第一透光区612的边沿与非透光区611的边沿等间距设置，可以直接复制非透光区611的形状，并偏移一距离即可，简单而容易制作。
可选的，非透光区611的透光率为0，第一透光区612的透光率为50％-75％，第二透光区613的透光率为90％-100％。非透光区611的透光率为0，使得光线无法透过，在负性光刻胶40上未被曝光的部分会在显影时被去除，以便于形成电极孔；第一透光区612和第二透光区613均能够透光，使得负性光刻胶40被曝光，在显影时能够保留，同时设置第一透光区612的透光率小于第二透光区613的透光率，能够使得形成的电极孔的各处的倒角一致。
进一步可选的，第一透光区612的透光率为50％、55％、60％、65％、70％、75％等。
进一步可选的，第二透光区613的透光率为90％、95％、100％等。优选为100％，此时第二透光区613和掩膜版60的与制作电极无关的其他位置的区域(请参考图7a中的第三图案部所指区域)相同，可不必再单独对第二透光区613进行设计和制作，只需设计和制作非透光区611和第一透光区612即可。
可选的，请参考图7a和图7b，掩膜版60包括第一图案部61和第二图案部62，第一图案部61对应发光器件的第一电极51，第二图案部62对应发光器件的第二电极52，第一图案部61和第二图案部62均包括非透光区611、第一透光区612和第二透光区613。其中，第一图案部61和第二图案部62的形状不同。对于发光器件而言，电极包括第一电极51和第二电极52，其中一者用作正电极，另一种用作负电极，具体为与P-GaN连接的为正电极，与N-GaN连接的为负电极。结合图7a和图7b，本发明仅以第一电极51的制作为例说明，可以理解的是，第二电极52的制作可参考第一电极51的制作的相关内容，不再赘述。
可选的，发光器件的第一电极51和第二电极52中，可能两者都有倒角不一致的问题，此时，需同时设置第一图案部61和第二图案部62。
在掩膜版60上设置第一图案部61和第二图案部62，可分别对应制作第一电极孔41和第二电极孔42，后续可制作第一电极51和第二电极52。由于第一图案部61和第二图案部62的特殊设计，即设置非透光区611、第一透光区612和第二透光区613，能够使得第一电极孔41和第二电极孔42形成倒角一致的结构。
其他可选的，发光器件的第一电极51和第二电极52中，可能只有一者有倒角不一致的问题，此时，可只设第一图案部61或第二图案部62中与倒角不一致对应的电极的图案部具有本发明实施例的不同透光区域的设计。
掩膜版60还包括第三图案部63，第三图案部63为除第一图案部61和第二图案部62之外的区域，第三图案部63的透光率为100％。
对于第一图案部61、第二图案部62的具体形状而言，其是与发光器件的第一电极51和第二电极52的形状对应的，其形状可相同也可不同。
当第一电极51和第二电极52的形状不同时，例如，如图7a所示，第一图案部61俯视的形状类似哑铃，第二图案部62俯视的形状大致为圆形。结合图4a至图5b，由于发光器件的结构设计，电流扩展层30的面积大于台阶面23的面积，在电流扩展层30上可设计俯视形状为哑铃形的第一电极51，可以具有更大的接触面积，能提高与电路背板的电性连接的稳定性，同时，由于台阶面23的面积小，设计第二电极52的俯视形状大致为圆形，也可具有较大的接触面积，方便与电路背板的电性连接。
当第一电极51和第二电极52的形状相同时，如两者的俯视形状可均为圆形。由于电流扩展层30的面积比台阶面23更大，故第一电极51的直径可制作的比第二电极52的直径更大。
对于掩膜版60的具体选择，可选的，掩膜版60为铬版掩膜版60。铬版掩膜版60是由玻璃基片、铬层、氧化铬层构成，制作过程中当有效波长作用到光刻胶上，发生化学反应，再经过显影后，曝光部分的光刻胶层会被分解、脱掉、直接显露出下层的铬层(阻挡光层)，形成具体图形。本发明也不仅限于此种掩膜版60，对于其他掩膜版60类型以及如何制作第一图案部61、第二图案部62的内容，可直接参考现有技术中相关内容即可，本发明不再赘述。
掩膜版60的面积通常较大，可以对应若干个外延结构，即掩膜版60上设有多组第一图案部61和第二图案部62，每组第一图案部61和第二图案部62用于在一外延结构上分别制作第一电极孔41和第二电极孔42。
请参考图3a、图3b以及图7a和图7b，在步骤S3中，形成电极孔，包括：在电流扩展层30上形成第一电极孔41，在台阶面23上形成第二电极孔42，第一电极孔41用于制作第一电极51，第二电极孔42用于制作第二电极52。形成第一电极孔41和第二电极孔42均采用本发明实施例提供的掩膜版60，具体为掩膜版60的第一图案部61用于制作第一电极孔41，第二图案部62用于制作第二电极孔42，能够形成倒角一致的结构。
请参考图1、图4a-图5b，步骤S4：在电极孔制作电极。
具体的，包括：请参考图4a和图4b，在负性光刻胶40上蒸镀电极层，电极层填充在电极孔中；电极层填满电极孔，复制了电极孔的形状特征。请参考图5a和图5b，去除负性光刻胶40和多余的电极层，之后，形成电极。去除的方法可采用蓝膜撕离、蚀刻等方式，具体不做限制。此种在电极孔制作电极的方法简单，容易实现。
电极具体包括第一电极51和第二电极52。第一电极51和第二电极52的材质可为金(Au)或者共晶合金如Ni/Au(镍金合金)、Ni/Ag(镍银合金)、Cr/Pt/Au(铬铂金合金)等。第一电极51和第二电极52用于与电路背板电性连接。
综上，本发明通过在外延结构上涂布负性光刻胶40，并设计特制的掩膜版60，掩膜版60设置第一透光区612和第二透光区613，并设置第一透光区612的透光率小于第二透光区613的透光率，同时，低透过率的第一透光区612靠近外延结构的边沿，高透过率的第二透光区613靠近外延结构的中心，使得在利用掩膜版60制作发光器件的电极的过程中，与第一透光区612对应的、且位于外延结构边沿的的负性光刻胶40接受的光量小于第二透光区613对应的、且位于外延结构中心的负性光刻胶40接受的光量，也即是，形成倒角的区域的负性光刻胶40接收到的能量不同，以抹除由于靠近外延结构的边沿的负性光刻胶40和靠近外延结构的中心的负性光刻胶40的厚度差异导致形成的图案倒角不一致的问题，使得显影后形成的电极孔的侧壁的倒角一致。
请参考图1至图7b，本发明还提供一种基于上述任一实施例的发光器件的制作方法制作而成的发光器件。该发光器件包括衬底10及形成在衬底10上的外延结构，外延结构上形成有第一电极51和第二电极52。
由于通过上述发光器件的制作方法制作，形成的电极孔的侧壁的倒角一致，使得制作形成的第一电极51和第二电极52的侧壁倾斜度一致，外观和性能一致性好。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (11)
1.一种掩膜版的使用方法，用于制作发光器件的电极，其特征在于，包括非透光区、第一透光区和第二透光区；
所述第一透光区和所述第二透光区连接，且所述第一透光区和所述第二透光区分别位于所述非透光区的两侧，所述非透光区对应所述发光器件的外延结构上待制作电极的位置，所述第一透光区对应靠近所述外延结构的边沿，所述边沿的侧面为台阶面，所述第二透光区对应靠近所述外延结构的中心，所述第一透光区的透光率低于所述第二透光区的透光率；
其中，所述外延结构上涂布有负性光刻胶，曝光显影所述负性光刻胶时，所述非透光区对应的所述负性光刻胶被去除，所述第一透光区和所述第二透光区对应的所述负性光刻胶被保留。
2.如权利要求1所述的掩膜版的使用方法，其特征在于，所述第一透光区的边沿与所述非透光区的边沿等间距设置。
3.如权利要求1所述的掩膜版的使用方法，其特征在于，所述第一透光区的透光率为50％-75％，所述第二透光区的透光率为90％-100％。
4.如权利要求1至3任一项所述的掩膜版的使用方法，其特征在于，所述掩膜版包括第一图案部和第二图案部，所述第一图案部对应所述发光器件的第一电极，所述第二图案部对应所述发光器件的第二电极，所述第一图案部和所述第二图案部均包括所述非透光区、所述第一透光区和所述第二透光区，所述第一图案部和所述第二图案部的形状不同。
5.一种发光器件的制作方法，其特征在于，包括：
提供涂布有负性光刻胶的外延结构；
提供如权利要求1至4任一项所述的掩膜版的使用方法中的掩膜版，将所述掩膜版置于所述外延结构上方，使用光线照射所述掩膜版以曝光所述负性光刻胶；
对曝光后的所述负性光刻胶进行显影以形成电极孔；
在所述电极孔制作电极。
6.如权利要求5所述的发光器件的制作方法，其特征在于，提供所述外延结构，包括：
提供衬底；
在所述衬底上依次层叠发光功能层和电流扩展层；
在所述发光功能层形成台阶结构而具有台阶面；
其中，所述发光功能层的四周侧面包括第一侧面和第二侧面，所述电流扩展层的四周侧面为第三侧面，从所述发光功能层的四周向中心的方向，所述第一侧面、所述第二侧面和所述第三侧面依次排布。
7.如权利要求6所述的发光器件的制作方法，其特征在于，在所述电流扩展层和所述台阶面上均匀涂布所述负性光刻胶，且所述负性光刻胶沿所述第三侧面、所述第二侧面和所述第一侧面延伸至与所述衬底连接。
8.如权利要求7所述的发光器件的制作方法，其特征在于，形成所述电极孔，包括：
在所述电流扩展层上形成第一电极孔，在所述台阶面上形成第二电极孔，所述第一电极孔用于制作第一电极，所述第二电极孔用于制作第二电极。
9.如权利要求5所述的发光器件的制作方法，其特征在于，在所述电极孔制作所述电极，包括：
在所述负性光刻胶上蒸镀电极层，所述电极层填充在所述电极孔中；
去除所述负性光刻胶和多余的所述电极层。
10.如权利要求5至9任一项所述的发光器件的制作方法，其特征在于，形成的所述电极孔的剖面的形状呈等腰梯形，且等腰梯形的下底与所述外延结构连接。
11.一种发光器件，其特征在于，所述发光器件使用如权利要求5至10任一项所述的发光器件的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110943733.9A CN114038737B (zh) | 2021-08-17 | 2021-08-17 | 掩膜版的使用方法、发光器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110943733.9A CN114038737B (zh) | 2021-08-17 | 2021-08-17 | 掩膜版的使用方法、发光器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114038737A CN114038737A (zh) | 2022-02-11 |
| CN114038737B true CN114038737B (zh) | 2022-08-26 |
Family
ID=80139824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110943733.9A Active CN114038737B (zh) | 2021-08-17 | 2021-08-17 | 掩膜版的使用方法、发光器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038737B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118039754B (zh) * | 2024-04-12 | 2024-06-07 | 江西兆驰半导体有限公司 | 一种倒装mini发光二极管芯片的制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101738846A (zh) * | 2008-11-17 | 2010-06-16 | 北京京东方光电科技有限公司 | 掩模板及其制备方法 |
| WO2013170608A1 (zh) * | 2012-05-18 | 2013-11-21 | 北京京东方光电科技有限公司 | 掩模板及制造阵列基板的方法 |
| CN104267580A (zh) * | 2014-09-05 | 2015-01-07 | 京东方科技集团股份有限公司 | 掩模板、阵列基板及其制备方法、显示装置 |
| CN104635419A (zh) * | 2015-03-11 | 2015-05-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其显示面板的制备方法、掩膜板 |
| CN106887379A (zh) * | 2017-03-01 | 2017-06-23 | 重庆京东方光电科技有限公司 | 一种半透掩膜构图方法及阵列基板、显示装置 |
| CN107836039A (zh) * | 2016-11-23 | 2018-03-23 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| CN107871753A (zh) * | 2017-11-08 | 2018-04-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| CN109856908A (zh) * | 2019-03-05 | 2019-06-07 | 京东方科技集团股份有限公司 | 一种掩膜版、显示基板及其制备方法和显示装置 |
| CN112420942A (zh) * | 2020-11-06 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 掩膜板、有机显示器件及其制备方法 |
-
2021
- 2021-08-17 CN CN202110943733.9A patent/CN114038737B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101738846A (zh) * | 2008-11-17 | 2010-06-16 | 北京京东方光电科技有限公司 | 掩模板及其制备方法 |
| WO2013170608A1 (zh) * | 2012-05-18 | 2013-11-21 | 北京京东方光电科技有限公司 | 掩模板及制造阵列基板的方法 |
| CN104267580A (zh) * | 2014-09-05 | 2015-01-07 | 京东方科技集团股份有限公司 | 掩模板、阵列基板及其制备方法、显示装置 |
| CN104635419A (zh) * | 2015-03-11 | 2015-05-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其显示面板的制备方法、掩膜板 |
| CN107836039A (zh) * | 2016-11-23 | 2018-03-23 | 深圳市柔宇科技有限公司 | 阵列基板的制造方法 |
| CN106887379A (zh) * | 2017-03-01 | 2017-06-23 | 重庆京东方光电科技有限公司 | 一种半透掩膜构图方法及阵列基板、显示装置 |
| CN107871753A (zh) * | 2017-11-08 | 2018-04-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| CN109856908A (zh) * | 2019-03-05 | 2019-06-07 | 京东方科技集团股份有限公司 | 一种掩膜版、显示基板及其制备方法和显示装置 |
| CN112420942A (zh) * | 2020-11-06 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 掩膜板、有机显示器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114038737A (zh) | 2022-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1683205B1 (en) | A method for producing a light-emitting device | |
| KR102342073B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| CN103119733B (zh) | 制造半导体基底材料的方法、半导体设备和电子装置 | |
| TWI418060B (zh) | 發光二極體晶片的製造方法 | |
| US20100072487A1 (en) | Light emitting diode, package structure and manufacturing method thereof | |
| CN109360843B (zh) | Oled显示基板及其制作方法、显示装置 | |
| JP5646503B2 (ja) | オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 | |
| CN114038737B (zh) | 掩膜版的使用方法、发光器件及其制作方法 | |
| TWI664750B (zh) | Led晶片及其製造方法、顯示面板以及電子設備 | |
| CN116960253A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| JP2007172873A (ja) | 画像表示装置およびその製造方法 | |
| CN115939271B (zh) | 微型led器件制备方法、微型led器件以及显示装置 | |
| CN111624851A (zh) | 压印模板及其制备方法 | |
| CN113594330B (zh) | 一种led及其制备方法 | |
| CN115939272A (zh) | 微型led器件制备方法、微型led器件以及显示装置 | |
| KR100499131B1 (ko) | 고효율 광방출 다이오드 및 그 제조방법 | |
| JP2000252062A (ja) | 発光ディスプレイパネルの製造方法 | |
| CN109212887A (zh) | 图案化基板的制造方法及半导体装置的制造方法 | |
| CN213026170U (zh) | 发光二极管 | |
| CN112542489A (zh) | 发光元件 | |
| CN114038876B (zh) | 一种发光芯片的制作方法、发光芯片和发光器件 | |
| CN114050214B (zh) | 芯片的制备方法 | |
| CN211480032U (zh) | 一种led结构 | |
| CN219609434U (zh) | 一种金属掩模板制备用光罩 | |
| CN114429966A (zh) | 一种发光芯片制造方法、发光芯片和发光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing Patentee after: Chongqing Kangjia Optoelectronic Technology Co.,Ltd. Country or region after: China Address before: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing Patentee before: Chongqing Kangjia Photoelectric Technology Research Institute Co.,Ltd. Country or region before: China |