CN114429966A - 一种发光芯片制造方法、发光芯片和发光装置 - Google Patents

一种发光芯片制造方法、发光芯片和发光装置 Download PDF

Info

Publication number
CN114429966A
CN114429966A CN202111529623.4A CN202111529623A CN114429966A CN 114429966 A CN114429966 A CN 114429966A CN 202111529623 A CN202111529623 A CN 202111529623A CN 114429966 A CN114429966 A CN 114429966A
Authority
CN
China
Prior art keywords
electrode
layer
light
emitting chip
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111529623.4A
Other languages
English (en)
Inventor
戴广超
马非凡
曹进
赵世雄
王子川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202111529623.4A priority Critical patent/CN114429966A/zh
Publication of CN114429966A publication Critical patent/CN114429966A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种发光芯片制造方法、发光芯片和发光装置。发光芯片制造方法包括：提供一外延片，外延片包括衬底和外延层，外延层形成有台阶结构；在外延片上沉积绝缘层；图案化绝缘层，使对应于发光芯片的第一电极和第二电极的区域具有等高的电极设置面，以及形成导电通道，第一导电通道远离衬底的一端位于第一电极对应的电极设置面内；在对应于第一电极和第二电极的区域沉积形成第一电极和第二电极。该发光芯片制造方法使得外延片满足了在不影响转移和使用的前提下同时沉积形成第一电极和第二电极的条件，有利于简化发光芯片的电极制作流程，且利于降低金属材料的成本。

Description

一种发光芯片制造方法、发光芯片和发光装置
技术领域
本发明涉及芯片制造领域，尤其涉及一种发光芯片制造方法、发光芯片和发光装置。
背景技术
Micro LED(Micro Light Emitting Diode，微型发光二极管)显示技术是指以自发光的微米量级的LED(Light Emitting Diode，发光二极管)为发光像素单元，将其组装到驱动面板上形成高密度LED阵列的显示技术。由于Micro LED芯片尺寸小、集成度高和自发光等特点,在显示方面与LCD(Liquid Crystal Display，液晶显示器)、OLED(OrganicLight Emitting Diode，有机发光二极管)相比在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具有更大的优势.
例如传统Micro LED制造等一些发光芯片的制作过程中，电极只能够分开进行制作，其工序多、且成本高。
因此，如何降低发光芯片的电极制作成本是亟需解决的问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种发光芯片制造方法、发光芯片和发光装置，旨在解决发光芯片的两个电极只能够分别制作，工序多且成本高的问题。
一种发光芯片制造方法，包括：
提供一外延片，所述外延片包括衬底和设于所述衬底的一侧上的外延层，所述外延层依次远离衬底包括第一半导体层、有源层以及第二半导体层，所述外延层形成有台阶结构以使所述第一半导体层的部分区域露出以设置发光芯片的第一电极；
在所述外延片上沉积绝缘层，所述绝缘层的厚度不小于所述台阶结构的底部所处平面至所述外延层最远离所述衬底的平面的距离，所述绝缘层沉积后，在对应于所述台阶结构处形成凹陷区域；
图案化所述绝缘层，使对应于所述发光芯片的所述第一电极和第二电极的区域具有等高的电极设置面，以及至少还形成对应于所述第一电极的第一导电通道，所述第一导电通道的截面积小于所述凹陷区域，所述第一导电通道靠近所述衬底的一端使所述第一半导体层露出，所述第一导电通道远离所述衬底的一端位于所述第一电极对应的所述电极设置面内；
在对应于所述第一电极和所述第二电极的区域沉积形成所述第一电极和所述第二电极。
上述发光芯片制造方法，通过对较厚的绝缘层进行造型，消除了外延层的台阶结构导致的电极的显著高度差，使得外延片满足了在不影响转移和使用的前提下同时沉积形成第一电极和第二电极的条件，而能够同时沉积形成第一电极和第二电极，显然有利于简化发光芯片的电极制作流程且由此减少了工艺步骤也能够提高发光芯片的电极制作的良率。另一方面，在每次沉积的过程，均需要消耗金属，减少沉积的次数也减少了对于金属材料的消耗，可见，使得第一电极和第二电极在实际应用时能够被同时沉积制作还有利于降低金属材料的成本。
可选地，在对应于所述第一电极和所述第二电极的区域沉积形成所述第一电极和所述第二电极，包括：
同时沉积形成所述第一电极和所述第二电极。
通过同时沉积第一电极和第二电极，使得两个电极等厚等高，简化发光芯片的电极制作流程且由此减少了工艺步骤也能够提高发光芯片的电极制作的良率，降低制造电极时所需的金属材料的成本。
基于同样的发明构思，本申请还提供一种发光芯片，所述发光芯片通过上述的发光芯片制造方法制成，所述发光芯片的所述第一电极与所述第二电极的厚度相同。
上述采用上述的发光芯片制造方法制成，其第一电极和第二电极具有等高的电极设置面，且第一电极与第二电极的厚度相同，因此，该发光芯片的第一电极与第二电极可以被同时沉积形成，从而有利于简化其电极制作流程且由此减少了工艺步骤也能够提高电极制作的良率。另一方面，还有利于降低金属材料的成本。
基于同样的发明构思，本申请还提供一种发光装置，所述发光装置包括电路基板以及发光芯片，所述发光芯片为上述的发光芯片，所述发光芯片键合于所述电路基板的固晶区。
上述发光装置所采用的发光芯片的电极制作流程简单，电极品质好，且制作电极所需的金属材料成本低。
附图说明
图1为本发明实施例提供的发光芯片制造方法的流程示意图；
图2为本发明实施例提供的外延片的结构示意图；
图3为本发明实施例提供的外延片的制作过程的流程示意图；
图4为本发明实施例提供的外延片的制作过程的示意图一；
图5为本发明实施例提供的外延片的制作过程的示意图二；
图6为本发明实施例提供的外延片沉积绝缘层的结构示意图；
图7为本发明实施例提供的图案化绝缘层的流程示意图；
图8为本发明实施例提供的沉积形成电极的流程示意图；
图9为本发明实施例提供的示例一的绝缘层的图案化结构示意图；
图10为本发明实施例提供的示例一的光刻胶层的图案化结构示意图；
图11为本发明实施例提供的示例一的光刻掩模版的结构示意图；
图12为本发明实施例提供的示例一沉积电极的结构示意图；
图13为本发明实施例提供的示例二的绝缘层的图案化结构示意图；
图14为本发明实施例提供的示例二的光刻胶层的图案化结构示意图；
图15为本发明实施例提供的示例二的光刻掩模版的结构示意图；
图16为本发明实施例提供的示例二沉积电极的结构示意图；
图17为本发明实施例提供的示例三的绝缘层的图案化结构示意图；
图18为本发明实施例提供的示例三的光刻胶层的图案化结构示意图；
图19为本发明实施例提供的示例三的光刻掩模版的结构示意图；
图20为本发明实施例提供的示例三沉积电极的结构示意图；
图21为本发明实施例提供的发光装置的结构示意图；
附图标记说明：
1-衬底；21-第一半导体层；22-有源层；23-第二半导体层；24-台阶结构；25-透明导电层；26-切割道；27-绝缘层；271-凹陷区域；281-第一电极图形；282-第二电极图形；291-第一导电通道；292-第二导电通道；31-光刻胶层上与凹陷区域互补的图形；32-光刻胶层上对应于导电通道的图形；33-光刻胶层上对应于电极图形的图形；41-第一区域；42-第二区域；43-第三区域；44-第四区域；5-牺牲层；6-电极材料；7-电路基板；8-发光芯片；A-第一电极设置面；B-第二电极设置面。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
相关技术中，发光芯片的两个电极只能够分别制作，工序多且成本高。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
实施例
本实施例提供一种发光芯片制造方法，如图1所示，包括：
S101、提供一外延片；
本实施例中的外延片为发光芯片的外延片，发光芯片包括但不限于LED芯片，LED芯片具体可包括但不限于Micro-LED芯片，Mini-LED芯片等。
如图2所示，本实施例所提供的外延片一次包括衬底1和外延层，外延层依次远离衬底包括第一半导体层21、有源层22以及第二半导体层23。在外延层上形成有台阶结构24，台阶结构24是将某一部分区域的第一半导体层21远离衬底1的方向上的其他层去除形成，台阶结构24的底部使得这部分区域的第一半导体21层露出，这部分第一半导体层21用于设置第一电极。实际应用中，台阶结构的区域的第一半导体层也可能被消减一定的厚度。
衬底可以是包括但不限于蓝宝石、碳化硅、硅、砷化镓或其他能够生长发光芯片的外延层的半导体材料，对此，本实施例并不限制。实际应用中，外延片所包括的外延材料被划分为多个相互独立的外延层结构，基于各个外延层在完成后续的制作后，对外延片进行裂片以将这些独立的外延层分离，制作成一个个独立的发光芯片。
本实施例中，第一电极是对应于第一半导体层的电极，第二电极是对应于第二半导体层的电极，第一电极与外延层的接触位置距离第一半导体层更近，第二电极与外延层的接触位置距离第二半导体层更近。第一电极和第二电极可以是直接接触到第一半导体层或第二半导体层，或是接触其他能够导电的层结构，例如可选地，外延层还包括设置在第二半导体层远离衬底的一侧的透明导电层，第二电极实际与该透明导电层直接接触。本实施例中电极的材质和形状也不做限定，例如，电极的材质可包括但不限于Cr，Ni，Al，Ti，Au，Pt，W，Pb，Rh，Sn，Cu，Ag中的至少一种。
应当说明的是，在一些实际应用中，将发光芯片表面的绝缘层也视为外延层的一部分，本实施例中所指的外延层中不包括绝缘层。当然，一些示例中，外延层还可包括例如反射层、电流阻挡层等其他结构。
根据实际发光芯片的不同，这些外延层中各个层所包括的具体成分可能存在差异。在一种示例中，第一半导体层可以为N型半导体层，例如可以是掺杂有五价元素的氮化镓层，第二半导体层可以为P型半导体层，例如可以是掺杂有三价元素的氮化镓层，有源层可以包括量子阱层，还可以包括其他结构。
作为一种较为具体的示例，本实施例还对上述外延片的制作过程进行简单说明，如图3所示，包括：
S1011、在衬底上依次沉积第一半导体层、有源层以及第二半导体层；
S1012、在外延片上刻蚀出台阶结构；
如图4所示，台阶结构24的深度可以等于有源层22和第二半导体层23的厚度之和，外延片上以一定的间隔蚀刻出多个台阶结构24。示例性的，可以先利用光刻胶进行曝光和显影，使光刻胶形成对应的图形，然后以光刻胶为掩膜采用干法刻蚀工艺制作出台阶结构，外延层的主要成分包括氮化镓时，刻蚀气体可以为包括但不限于BCl3 Cl2。
S1013、制作透明导电层；
透明导电层的材料包括但不限于氧化铟锡(简称ITO)，可选的，该透明导电层的厚度可以为200埃-2000埃。示例性的，可以在外延片上溅射一层氧化铟锡，设置光刻胶并通过光刻使光刻胶形成对应的图形，湿法腐蚀去除透明导电层以外的氧化铟锡材料。
S1014、在外延片上制作出切割道；
如图5所示，透明导电层25制作完成后，将外延层蚀刻至衬底1，被蚀刻至衬底1的区域即切割道26，使得外延片上被分割出多个独立的外延层区域，每一个外延层区域可以被制作为一个独立的发光芯片。在所有发光芯片制作完毕后，可沿切割道的位置对外延片进行切割裂片，使得各个发光芯片分离为独立的个体。示例性的，与刻蚀台阶结构时类似，可以先利用光刻胶进行曝光和显影，使光刻胶形成对应的图形，然后以光刻胶为掩膜采用干法刻蚀工艺制作出切割道，外延层的主要成分包括氮化镓时，刻蚀气体可以为包括但不限于BCl3 Cl2。
至此，一种示例的外延片制作形成，可以继续进行后续步骤。当然可以理解的是上述步骤的执行属性在一些的情况下可以改变，或可以通过其他任意方式获取到所需的外延片。
S102、在外延片上沉积厚度不小于台阶结构的底部所处平面至外延层最远离衬底的平面的距离的绝缘层；
绝缘层(又可称PV层、保护层、钝化层等)采用绝缘材料，通过其化学性质和物理性质的稳定来保证发光芯片的稳定，实现保护发光芯片以及形成绝缘的作用。本实施例中的绝缘层可以是采用包括但不限于氮化硅、氧化硅等材质。
绝缘层的形成方式包括但不限于CVD(Chemical Vapor Deposition，气相沉积法)成膜等物理或化学沉积法。
如图6所示，由于绝缘层27在沉积的过程中，在各个位置都基本是等厚沉积有绝缘层27的材料，因此所形成的绝缘层27在对应于台阶结构24处形成有凹陷区域271(本实施例图示中忽略其他区域，例如透明导电层导致的绝缘层的高度不平)。本实施例中，绝缘层27的沉积厚度不小于台阶结构24的底部所处平面至外延层最远离衬底1的平面的距离，即使是绝缘层27的凹陷区域271的底部，与衬底1之间的距离也不小于外延层最远离衬底1的平面。通俗来讲，也就是说绝缘层凹陷区域的底部比外延层相平或更高(以图示方向为高度方向)。应当说明的是，由于台阶结构24的深度就至少不小于有源层22和第二半导体层23的厚度之和，因而本实施例中所设置的绝缘层27的厚度明显大于传统的绝缘层27所通常设置的厚度，因而在一些实施过程中，本实施例能够制作出可靠性更好的发光芯片。
实际应用中，所沉积的绝缘层的具体厚度可根据所要制作的发光芯片的大小以及台阶结构的深度等各种因素灵活决定，示例性的，绝缘层沉积的厚度为1.5微米-5微米，例如具体可以是1.7微米、2微米、2.5微米、3微米、3.5微米、4微米、4.5微米等等。例如为了更好的绝缘效果，可选择使绝缘层凹陷区域的底部比外延层高出一定距离，例如高0.4微米、0.5微米、0.6微米、1微米等等。作为一种具体的示例，第二半导体层和有源层的厚度之和为1微米-1.5微米，沉积的绝缘层的厚度可为2微米。一些示例中，第二半导体层远离衬底的一侧还设有其他结构，例如透明导电层，其厚度可以在200埃-1500埃之间，实施过程中，这些结构的厚度也可被考虑。
S103、图案化绝缘层；
图案化绝缘层具体包括但不限于使对应于发光芯片的第一电极和第二电极的区域具有等高的电极设置面，以及至少形成对应于第一电极的第一导电通道，该第一导电通道的截面积小于凹陷区域，第一导电通道靠近衬底的一端使第一半导体层露出，第一导电通道远离衬底的一端位于第一电极对应的电极设置面内。
第一导电通道用于使得电极材料能够穿过绝缘层接触到第一半导体层，以实现电极与第一半导体层之间的可导电连接。
应当说明的是，本实施例所称的电极设置面包括第一电极和第二电极包括外延片上用于设置电极的区域。
在一些实施方式中，参见图7，图案化绝缘层的方式包括：
S1031、在绝缘层上设置光刻胶层；
光刻胶层设置的方式包括但不限于涂敷。在一些示例中，为了便于后续对绝缘层进行图案化，光刻胶层设置的厚度不小于绝缘层的厚度。
S1032、图案化光刻胶层；
使光刻胶层在对应于凹陷区域的位置形成与凹陷区域互补的图形，使光刻胶层在对应于导电通道的位置形成有与导电通道对应的图形，且使光刻胶层对应于第一电极和第二电极的其余区域处于同一平面。
应当说明的是，一些实施过程中，绝缘层在对应于第二电极的区域还包括第二导电通道。当存在第二导电通道时，则光刻胶层还形成对应于第二导电通道的图形，也即上述的导电通道包括第一导电通道，或包括第一导电通道和第二导电通道。
示例性的，光刻胶层的图案化包括但不限于进行曝光和显影等操作。其中，对光刻胶层进行曝光时，根据所需要形成的图案对光刻胶层进行选择性的照射，例如通过光刻掩膜板来使得光刻胶层的选择性曝光。一些示例中，可以选择使用多块不同光刻掩膜板进行多次曝光的方式对不同的区域进行不同程度的曝光，不同光刻掩膜板的透光区域对应于不同的曝光区域，例如对于不同区域的曝光时间，曝光强度进行差异化控制。另一些示例中，可以使用单块光刻掩膜板，通过在光刻掩膜板上形成透光率不同的透光区域，实现单次曝光即可对不同区域产生不同的曝光效果。
完成曝光后，通过显影液去除光刻胶层中不具有抗腐蚀性质的区域。实际应用中，光刻胶层可以选择正性光刻胶也可以选择负性光刻胶，根据选择的光刻胶层的具体材料采用相应的曝光策略即可。
S1033、基于光刻胶层对绝缘层进行刻蚀；
可以理解的是，在对绝缘层进行刻蚀前，光刻胶层已经形成了对应的图案，此时的光刻胶层相当于刻蚀掩膜。基于光刻基层进行刻蚀，以将光刻胶层的图案转移至绝缘层上。
示例性的，可以使用干法刻蚀的方式进行，作为具体的实例，绝缘层为氧化硅时，可以采用CF4 O2 Ar作为刻蚀气体进行干法刻蚀。
S1034、去除光刻胶层剩余的部分；
例如通过相应的清洗剂，例如有机溶剂等即可去除光刻胶层剩余的部分，或通过其他任意去除光刻胶层的方式进行去除。
上述步骤S1031、S1032、S1033以及S1034也可以多次执行，只要最终形成的图案化结果是需要的即可。
S104、在对应于第一电极和第二电极的区域沉积形成第一电极和第二电极。
沉积第一电极和第二电极的方式包括但不限于蒸镀等工艺，例如将外延片放入蒸镀机台中，将形成电极的至少一种材料依次蒸镀到外延片上。
在传统的发光芯片制作过程中，最终在形成电极时，由于第一电极和第二电极存在显著的结构以及规格上的差异，只能够通过至少两次形成电极工艺来分别制作第一电极和第二电极。若同时形成第一电极和第二电极，则导致两者高低不平，难以进行转移或使用。
如图8，一些实施方式中，步骤S104具体包括：
S1041、在外延片上设置牺牲层，牺牲层覆盖绝缘层和外延层，去除对应于第一电极和第二电极的牺牲层；
牺牲层，同样可以采用正性光刻胶或负性光刻胶。该牺牲层也相当于作为一种掩膜。
S1042、向外延片上沉积预定厚度的电极材料；
电极材料会沉积在牺牲层上以及外延片上对应于第一电极和第二电极的区域。沉积的电极材料的厚度是根据实际的情况决定的，本实施例中，可选的，在保证电极能够正常使用的情况下，该预定厚度具体可以为1微米-3微米。
S1043、电极材料沉积完毕后，去除剩余的牺牲层；
牺牲层去除后，牺牲层上沉积的电极材料也被去除，对应于第一电极和第二电极的区域的电极材料留下，这些沉积电极材料即构成第一电极和第二电极。
为了更好的说明本实施例的发光芯片制造方法，下面结合附图与一些具体的示例进行进一步的说明。
在一种实施方式中，使绝缘层对应于第一电极的区域形成第一电极设置面，绝缘层对应于第二电极的区域形成与第一电极设置面等高的第二电极设置面以及对应于第二电极的第二导电通道，第二导电通道靠近衬底的一端使第二半导体层露出，第二导电通道远离衬底的一端位于第二电极对应的电极设置面内。
示例一：
如图9所示，一种示例中，使绝缘层对应于第一电极的区域形成第一电极设置面，绝缘层对应于第二电极的区域形成与第一电极设置面等高的第二电极设置面包括：使绝缘层27在对应于第一电极和第二电极的区域被部分去除以分别形成深度相同的第一电极图形281和第二电极图形282，第一电极图形281和第二电极图形282靠近衬底1的一侧分别为第一电极设置面A和第二电极设置面B。第一电极图形和第二电极图形实际上就是分别与第一电极和第二电极的形状相匹配的图形。该示例中，在沉积第一电极和第二电极时，主要基于绝缘层开始生长，第一电极和第二电极分别通过其对应的第一导电通道291和第二导电通道292与外延层上对应的层结构形成电连接。
本示例中，在图案化绝缘层的过程中，使光刻胶层对应于第一电极和第二电极的其余区域处于同一平面包括：使不对应于第一电极和第二电极的区域上的光刻胶层的厚度大于第一电极和第二电极的区域上的光刻胶层的厚度。绝缘层完成图案化之后，其对应于第一电极和第二电极的区域相较于其他区域会更低，在形成电极后，电极的至少一部分侧面也被绝缘层所保护。
本示例中，如图10所示，在图案化绝缘层时，使光刻胶层3在对应于凹陷区域24的位置形成与凹陷区域24互补的图形31，以及在对应于第一导电通道和第二导电通道的位置形成有分别与第一导电通道和第二导电通道对应的图形32，同时，还形成有与第一电极图形和第二电极图形相对应的图形33。
本示例中，如图11所示，在对光刻胶层进行图案化的过程中，可采用包括透光程度不同的多个透光区域的光刻掩模版，其中，第一区域41的位置对应于第一导电通道的区域以及对应于第二导电通道的区域；第二区域42的位置绝缘层的凹陷区域；第三区域43的位置绝缘层对应于第一电极以及第二电极的区域；第四区域44的位置对应于绝缘层除上述第一区域41、第二区域42和第三区域43以外的其他区域；其中，各不同区域的透光程度从高至低依次为：第一区域41、第三区域43、第二区域42、第四区域44。示例性的，第一区域41可完全透光，第三区域43透过2/3-3/4的光，第二区域42透过1/4-1/3的光，第四区域44可完全不透光。利用光刻掩模版对光刻胶层进行曝光以及显影。本实施例中“第一区域”、“第二区域”等区域所称的“第一”、“第二”仅用于表示对应于不同位置的区域的区分。后续示例中，光刻掩模版上对应于同一区域的部分也按照“第一区域”、“第二区域”的形式进行表述。
本示例中，参见图12所示，在沉积电极的过程中，第一电极图形和第二电极图形上的牺牲层5被去除，使电极材料6被沉积到第一电极图形和第二电极图形的区域。电极材料6沉积的厚度通常大于第一电极图形和第二电极图形的深度，使得电极的端面高于绝缘层，保证电极的正常使用。
示例二：
如图13所示，使绝缘层对应于第一电极的区域形成第一电极设置面，绝缘层对应于第二电极的区域形成与第一电极设置面等高的第二电极设置面包括：使绝缘层27远离衬底1一侧的表面全部处于同一平面。可以理解的是，相较于上一示例，本示例所最终制作出的发光芯片的电极的侧面没有绝缘层覆盖，但本示例所进行的图案化相对简单，图案化的过程更易于控制。
本示例中，在图案化绝缘层的过程中，使光刻胶层对应于第一导电通道291和第二导电通道292的位置形成对应的图形，并在对应于凹陷区域的位置形成与凹陷区域互补的图形，其余区域保持同一平面。
本示例中，如图14所示，在图案化绝缘层时，使光刻胶层3在对应于凹陷区域24的位置形成与凹陷区域24互补的图形31以及在对应于第一导电通道和第二导电通道的位置形成有分别与第一导电通道和第二导电通道对应的图形32，其余区域的光刻胶层3保持同一平面。本示例中，如图15所示，在对光刻胶层进行图案化的过程中，光刻掩模版中第一区域41的位置对应于第一导电通道；第二区域42的位置绝缘层的凹陷区域；第四区域44的位置对应于绝缘层中除上述第一区域41和第二区域42以外的其他区域；其中，各不同区域的透光程度从高至低依次为：第一区域41、第四区域44、第二区域42。利用光刻掩模版对光刻胶层进行曝光以及显影。
本示例中，参见图16所示，在沉积电极的过程中，对应于第一电极和第二电极的区域之上的牺牲层5被去除。
示例三：
如图17所示，一种示例中，第二半导体层远离衬底的一侧包括透明导电层25，使对应于发光芯片的第一电极和第二电极的区域具有等高的电极设置面包括：使绝缘层27对应于第一电极的区域形成第一电极设置面，绝缘层27对应于第二电极的区域被完全去除。与上述示例一类似，绝缘层在对应于第一电极和第二电极的区域形成深度相同的第一电极图形281和第二电极图形282，但第二电极图形282的底部为透明导电层25。该示例中，第二电极可以直接沉积到透明导电层25上形成电连接，无需形成第二导电通道。
本示例中，如图18所示，在图案化绝缘层时，使光刻胶层3在对应于凹陷区域24的位置形成与凹陷区域24互补的图形31，以及在对应于第一导电通道和第二导电通道的位置形成有分别与第一导电通道和第二导电通道对应的图形32，同时，还形成有与第一电极图形和第二电极图形相对应的图形33。
本示例中，如图19所示，在对光刻胶层进行图案化的过程中，光刻掩模版中包括第一区域41、第二区域424、第三区域43和第四区域44。其中，第一区域41的位置对应于第一导电通道的区域以及对应于第二导电通道的区域；第二区域42的位置绝缘层的凹陷区域；第三区域43的位置绝缘层对应于第一电极以及第二电极的区域；第四区域44的位置对应于绝缘层除上述第一区域41、第二区域42和第三区域43以外的其他区域；其中，各不同区域的透光程度从高至低依次为：第一区域41、第三区域43、第二区域42、第四区域44。示例性的，第一区域41可完全透光，第三区域43透过2/3-3/4的光，第二区域42透过1/4-1/3的光，第四区域44可完全不透光。利用光刻掩模版对光刻胶层进行曝光以及显影。
本示例中，参见图20所示，与前述示例类似，在沉积电极材料6的过程中，第一电极图形和第二电极图形上的牺牲层5被去除。
值得注意的是，相较于传统的发光芯片制作过程，本实施例中在形成绝缘层时就设置较厚的绝缘层，便于对绝缘层进行图案化，使得外延片上对应于第一电极和第二电极的区域具有等高的电极设置面。一些实施过程中，第一电极和第二电极可以同时进行沉积，可以理解的是，在同时沉积的过程中，第一电极和第二电极能够以相同的速度生长。也即第一电极和第二电极的厚度总是相同，而由于第一电极和第二电极具有等高的电极设置面，因此保证了在沉积第一电极和第二电极，这两个电极远离衬底一侧的端面的大部分能够处于同一平面。而本实施例还将导电通道设置得较小，使得电极的端面整体上较为平整，仅在导电通道的区域存在凹陷，通常也不会对电极的转移或使用构成显著的影响。
可见，本实施例的发光芯片制造方法，通过对较厚的绝缘层进行造型，消除了外延层的台阶结构导致的电极的显著高度差，使得外延片满足了在不影响转移和使用的前提下同时沉积形成第一电极和第二电极的条件，而能够同时沉积形成第一电极和第二电极，显然有利于简化发光芯片的电极制作流程且由此减少了工艺步骤也能够提高发光芯片的电极制作的良率。另一方面，在每次沉积的过程，均需要消耗金属，减少沉积的次数也减少了对于金属材料的消耗，可见，使得第一电极和第二电极在实际应用时能够被同时沉积制作还有利于降低金属材料的成本。
本发明另一可选实施例：
本实施例提供一种发光芯片，该发光芯片通过上述实施例的发光芯片制造方法制成，且发光芯片的第一电极与第二电极的厚度相同。
该发光芯片由于采用上述实施例的发光芯片制造方法制成，其第一电极和第二电极具有等高的电极设置面，且第一电极与第二电极的厚度相同，因此，该发光芯片的第一电极与第二电极可以被同时沉积形成，从而有利于简化其电极制作流程且由此减少了工艺步骤也能够提高电极制作的良率。另一方面，还有利于降低金属材料的成本。
本实施例还提供一种发光装置，如图21所示，发光装置包括电路基板7以及发光芯片100，发光芯片100为上述的发光芯片，该发光芯片100键合于电路基板7的固晶区。发光芯片100可以包括多颗，并按照预定的布局进行排列，例如形成阵列式的排布。发光装置可以是显示面板等显示装置，也可以是LED灯板等照明装置，或是其他能够发光的电子装置。
该发光装置所采用的发光芯片的电极制作流程简单，电极品质好，且制作电极所需的金属材料成本低。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种发光芯片制造方法，其特征在于，包括：
提供一外延片，所述外延片包括衬底和设于所述衬底的一侧上的外延层，所述外延层依次远离衬底包括第一半导体层、有源层以及第二半导体层，所述外延层形成有台阶结构以使所述第一半导体层的部分区域露出以设置发光芯片的第一电极；
在所述外延片上沉积绝缘层，所述绝缘层的厚度不小于所述台阶结构的底部所处平面至所述外延层最远离所述衬底的平面的距离，所述绝缘层沉积后，在对应于所述台阶结构处形成凹陷区域；
图案化所述绝缘层，使对应于所述发光芯片的所述第一电极和第二电极的区域具有等高的电极设置面，以及至少还形成对应于所述第一电极的第一导电通道，所述第一导电通道的截面积小于所述凹陷区域，所述第一导电通道靠近所述衬底的一端使所述第一半导体层露出，所述第一导电通道远离所述衬底的一端位于所述第一电极对应的所述电极设置面内；
在对应于所述第一电极和所述第二电极的区域沉积形成所述第一电极和所述第二电极。
2.如权利要求1所述的发光芯片制造方法，其特征在于，所述图案化所述绝缘层包括：
在所述绝缘层上设置光刻胶层；
图案化所述光刻胶层，使所述光刻胶层在对应于所述凹陷区域的位置形成与所述凹陷区域互补的图形，使所述光刻胶层在对应于导电通道的位置形成有与所述导电通道对应的图形，且使所述光刻胶层对应于所述第一电极和所述第二电极的其余区域处于同一平面；
基于所述光刻胶层对所述绝缘层进行刻蚀；
去除所述光刻胶层剩余的部分。
3.如权利要求2所述的发光芯片制造方法，其特征在于，所述使对应于所述发光芯片的所述第一电极和第二电极的区域具有等高的电极设置面包括：
使所述绝缘层对应于所述第一电极的区域形成第一电极设置面，所述绝缘层对应于所述第二电极的区域形成与所述第一电极设置面等高的第二电极设置面以及对应于所述第二电极的第二导电通道，所述第二导电通道靠近所述衬底的一端使所述第二半导体层露出，所述第二导电通道远离所述衬底的一端位于所述第二电极对应的所述电极设置面内。
4.如权利要求3所述的发光芯片制造方法，其特征在于，所述使所述绝缘层对应于所述第一电极的区域形成第一电极设置面，所述绝缘层对应于所述第二电极的区域形成与所述第一电极设置面等高的第二电极设置面包括：
使所述绝缘层在对应于所述第一电极和所述第二电极的区域被部分去除以分别形成深度相同的第一电极图形和第二电极图形，所述第一电极图形和所述第二电极图形靠近所述衬底的一侧为所述电极设置面。
5.如权利要求4所述的发光芯片制造方法，其特征在于，所述使所述光刻胶层对应于所述第一电极和所述第二电极的其余区域处于同一平面包括：
使不对应于所述第一电极和所述第二电极的区域上的所述光刻胶层的厚度大于所述第一电极和所述第二电极的区域上的所述光刻胶层的厚度。
6.如权利要求2所述的发光芯片制造方法，其特征在于，所述图案化所述绝缘层包括：
使所述绝缘层对应于所述第一电极的区域形成所述第一电极设置面，完全去除所述绝缘层对应于所述第二电极的区域，以使所述外延层中最远离所述衬底的一面露出作为所述第二电极接触面。
7.如权利要求1-6任一项所述的发光芯片制造方法，其特征在于，在对应于所述第一电极和所述第二电极的区域沉积形成所述第一电极和所述第二电极，包括：
同时沉积形成所述第一电极和所述第二电极。
8.如权利要求7所述的发光芯片制造方法，其特征在于，所述同时沉积形成所述第一电极和所述第二电极，包括：
在所述外延片上设置牺牲层，所述牺牲层覆盖所述绝缘层和所述外延层，去除对应于所述第一电极和所述第二电极的所述牺牲层；
向所述外延片上沉积预定厚度的电极材料；
所述电极材料沉积完毕后，去除剩余的所述牺牲层。
9.一种发光芯片，其特征在于，所述发光芯片通过权利要求1-8任一项所述的发光芯片制造方法制成，所述发光芯片的所述第一电极与所述第二电极的厚度相同。
10.一种发光装置，其特征在于，所述发光装置包括电路基板以及发光芯片，所述发光芯片为权利要求9所述的发光芯片，所述发光芯片键合于所述电路基板的固晶区。
CN202111529623.4A 2021-12-14 2021-12-14 一种发光芯片制造方法、发光芯片和发光装置 Pending CN114429966A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111529623.4A CN114429966A (zh) 2021-12-14 2021-12-14 一种发光芯片制造方法、发光芯片和发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111529623.4A CN114429966A (zh) 2021-12-14 2021-12-14 一种发光芯片制造方法、发光芯片和发光装置

Publications (1)

Publication Number Publication Date
CN114429966A true CN114429966A (zh) 2022-05-03

Family

ID=81311422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111529623.4A Pending CN114429966A (zh) 2021-12-14 2021-12-14 一种发光芯片制造方法、发光芯片和发光装置

Country Status (1)

Country Link
CN (1) CN114429966A (zh)

Similar Documents

Publication Publication Date Title
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US8236628B2 (en) Array substrate and manufacturing method
US7635616B2 (en) TFT LCD array substrate and manufacturing method thereof
US6836299B2 (en) TFT LCD device having multi-layered pixel electrodes
US8426259B2 (en) Array substrate and method for manufacturing the same
US8294153B2 (en) TFT-LCD pixel unit and method for manufacturing the same
US20070298554A1 (en) Tft lcd array substrate and manufacturing method thereof
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
JP2004046087A (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN113299803B (zh) 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置
CN111682057B (zh) 显示面板及显示面板的制备方法
KR20110015240A (ko) 유기전계발광표시장치 및 그의 제조방법
JP2006351844A (ja) 電気光学表示装置およびその製造方法
KR101451375B1 (ko) 표시기판 및 그 제조방법
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN114429966A (zh) 一种发光芯片制造方法、发光芯片和发光装置
KR20010028042A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101172666B1 (ko) 액정표시소자 및 그 제조방법
KR20060120300A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP3528388B2 (ja) トランジスタアレイの製造方法
CN112035007B (zh) 触控显示面板及其制备方法
CN216749934U (zh) 发光二极管芯片及显示装置
KR20080004989A (ko) 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination