KR20060120300A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060120300A
KR20060120300A KR1020050042068A KR20050042068A KR20060120300A KR 20060120300 A KR20060120300 A KR 20060120300A KR 1020050042068 A KR1020050042068 A KR 1020050042068A KR 20050042068 A KR20050042068 A KR 20050042068A KR 20060120300 A KR20060120300 A KR 20060120300A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
gate
layer
ohmic contact
substrate
Prior art date
Application number
KR1020050042068A
Other languages
English (en)
Inventor
정두희
박정민
전우석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050042068A priority Critical patent/KR20060120300A/ko
Publication of KR20060120300A publication Critical patent/KR20060120300A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

제조 공정을 단순화할 수 있는 박막 트랜지스터 기판 및 그 제조 방법이 제공된다. 박막 트랜지스터 기판 제조 방법은 기판 상에 순차적으로 적층되며 동일한 패턴을 가지는 게이트 배선, 게이트 절연막, 반도체층 및 저항성 접촉층을 형성하는 단계, 반도체층 상부에 서로 분리되어 형성된 소스 및 드레인 전극과, 기판 상에 위치하며 소스 전극과 연결되고 게이트선과 교차하는 데이터선을 포함하는 데이터 배선을 형성하는 단계 및 결과물 상에 절연되어 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함한다.
마스크, 게이트 배선, 데이터 배선

Description

박막 트랜지스터 기판 및 그 제조 방법{Thin-film transistor substrate and method for manufacturing the same}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 기판의 Ⅰ-Ⅰ' 선에 대한 단면도이다.
도 3 내지 도 5는 도 1의 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 공정 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 22, 24, 26: 게이트 배선
28: 유지 전극선 30: 게이트 절연막
40: 반도체층 50: 저항성 접촉층
60: 데이터 배선층 62, 65, 66, 68: 데이터 배선
70: 보호막 74, 76, 78: 접촉 구멍
82: 화소 전극 110: 제 1 마스크
120: 제 2 마스크
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 제조 공정을 단순화할 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(LCD)는 컬러 필터를 포함하는 컬러 필터 기판과 박막 트랜지스터(박막 트랜지스터) 어레이를 포함하는 박막 트랜지스터 기판을 포함한다. 컬러 필터 기판과 박막 트랜지스터 기판은 서로 대향하며 두 기판 사이에 개재된 실라인(seal line)에 의해 서로 접합되고, 그 사이에 형성된 일정한 공극에 액정층이 형성된다. 이와 같이, 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판(컬러 필터 기판과 박막 트랜지스터 기판)과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절함으로써 소정의 영상을 디스플레이할 수 있도록 구성된 장치이다. 액정 표시 장치는 비발광소자이기 때문에 박막 트랜지스터 후면에는 빛을 공급하기 위한 백라이트 유닛이 위치한다. 백라이트에서 조사된 빛은 액정의 배열 상태에 따라 투과량이 조정된다.
이러한 액정 표시 장치에 사용되는 박막 트랜지스터 기판에는 배선이 형성되어 있다. 박막 트랜지스터 기판의 배선은 게이트 배선과 데이터 배선을 포함하며, 데이터 배선은 소스/드레인을 포함한다.
이러한 박막 트랜지스터 기판을 완성하기 위해 4매의 마스크를 이용하는 공정에서는 채널이 형성될 부분에 슬릿 또는 반투명막을 이용하여 노광량을 달리한 마스크를 사용한다.
그러나, 이와 같은 마스크를 사용할 경우, 슬릿을 사용하여 노광한 부분의 포토레지스트 두께를 조절하기 어렵다. 그리고 슬릿 또는 반투과막 등을 이용한 마스크를 사용함으로써 박막 트랜지스터의 공정 비용이 증가한다.
그리고 4매 마스크를 이용하여 박막 트랜지스터 기판을 형성할 때 데이터선 하부에 반도체 물질이 잔류할 수 있다. 이와 같이, 데이터선 하부에 반도체 물질이 남아있게 되면, 박막 트랜지스터로 빛을 통과시킬 때 빛이 누설(light leakage)되는 현상이 발생한다. 따라서, 액정 표시 장치에서 영상 신호를 디스플레이할 때 많은 오류가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 제조 공정이 단순화된 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판 상에 순차적으로 적층되며 동일한 패턴을 가지는 게이트 배선, 게이트 절연막 및 반도체층, 반도체층 상부에 서로 분리되어 형성된 소스 및 드레 인 전극, 소스 및 드레인 전극과 반도체층 사이에 각각 개재된 저항성 접촉층 및 기판 상에 위치하며 소스 전극과 연결되고 게이트선과 교차하는 데이터선을 포함하는 데이터 배선 및 결과물 상에 절연되어 드레인 전극과 연결된 화소 전극을 포함한다.
박막 트랜지스터 기판 제조 방법은 기판 상에 순차적으로 적층되며 동일한 패턴을 가지는 게이트 배선, 게이트 절연막, 반도체층 및 저항성 접촉층을 형성하는 단계, 반도체층 상부에 서로 분리되어 형성된 소스 및 드레인 전극과, 기판 상에 위치하며 소스 전극과 연결되고 게이트선과 교차하는 데이터선을 포함하는 데이터 배선을 형성하는 단계 및 결과물 상에 절연되어 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
먼저, 도 1 내지 도 2를 참고로 하여 본 발명의 일 실시예의 박막 트랜지스 터 기판의 제조 방법을 이용하여 완성된 액정표시장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이다. 도 2는 도 1의 박막 트랜지스터 기판의 Ⅰ-Ⅰ' 선에 대한 단면도이다.
절연 기판(10) 위에 게이트 배선(22, 24, 26)이 형성되어 있다. 여기서, 게이트 배선(22, 24, 26)은 Al(Al 합금), Cr(Cr 합금) 또는 Mo(Mo 합금)으로 구성된 단일층, 또는 Al(Al 합금)과 Mo(Mo 합금)이 적층된 이중층 등이 사용될 수 있다.
게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(22)으로 전달하는 게이트선 끝단(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
그리고, 게이트 배선(22, 24, 26) 위에는 게이트 배선(22, 24, 26)과 동일한 패턴으로 형성된 게이트 절연막(32), 반도체층(42) 및 저항성 접촉층(52, 55, 56)이 적층되어 형성되어 있다. 이와 같이 상부에 게이트 절연막(32), 반도체층(42) 및 저항성 접촉층(52, 55, 56)이 적층된 게이트 배선(22, 24, 26) 양측벽에는 게이트 배선(22, 24, 26)을 절연시키기 위한 절연 스페이서(34)이 형성되어 있다.
또한, 저항성 접촉층(55, 56) 및 절연 기판(10) 상에는 데이터 배선(65, 66)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터선 끝단(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)도 포함한다. 이 때, 게이트 전극(26) 상부에 위치하는 저항성 접촉층(55, 56) 위에 소스 및 드레인 전극(65, 66)이 분리되어 형성되어 있다. 그리고 소스 및 드레인 전극(65, 66)은 게이트 전극(26)의 상부로부터 절연 기판(10) 상으로 컨포말하게 형성되어 있다.
게이트 전극(26) 상부에 분리되어 형성된 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과 그 상부의 소스 및 드레인 전극(65, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 소스 및 드레인 전극(65, 66)의 일측벽과 동일한 형태를 갖는다. 즉, 데이터선부(62, 65, 68) 하부에 형성된 저항성 접촉층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 하부에 형성된 저항성 접촉층(56)은 드레인 전극(66)과 동일하다.
데이터 배선(62, 65, 66, 68) 위에는 질화규소나 PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막) 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 드레인 전극(66), 데이터선 끝단(68) 및 게이트선 끝단(24)을 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO 또 는 IZP 등의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적, 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
그리고 화소 전극(82)은 게이트선(22)과 중첩되어 유지 축전기를 이루며 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화하고 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도 보호막(70)의 유전율이 낮기 때문에 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작게 유지할 수 있다.
한편, 게이트선 끝단(24) 및 데이터선 끝단(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있으며, 이들은 끝단(24, 68)과 외부 회로 장치와의 접착성을 보완하고 끝단을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
이하, 도 2와 도 3 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법에 대해 상세히 설명한다.
먼저, 도 3에 도시된 바와 같이, 절연 기판(10) 위에 게이트 배선층(20), 게이트 절연막(30), 반도체층(40) 및 저항성 접촉층(50)을 회학 기상 증착 공정 등의 증착 공정을 수행하여 순착적으로 적층한다. 이 때, 게이트 배선층(10)은 Al(Al합금), Cr(Cr 합금) 또는 Mo(Mo 합금)으로 구성된 단일층, 또는 Al(Al 합금)과 Mo(Mo 합금)이 적층된 이중층 등으로 이루어질 수 있다. 그리고 반도체층(40)으로는 비정질 규소(amorphous silicon) 등의 반도체 물질로 이루지며, 저항성 접촉층(50)으로는 인(P)과 같은 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 등으로 이루어진다.
그리고 나서, 저항성 접촉층(50) 상부에 게이트 배선층(20), 게이트 절연막(30), 반도체층(40) 및 저항성 접촉층(50)을 패터닝하기 위한 제 1 마스크(110)를 형성한다. 그리고 제 1 마스크(110)를 이용하여 게이트 배선층(20), 게이트 절연막(30), 반도체층(40) 및 저항성 접촉층(50)을 순차적으로 식각한다. 이 때, 반도체층(40)과 저항성 접촉층(50)은 CF4와 HCl의 혼합 기체 또는 CF4와 O2의 혼합 기체 등을 사용하여 먼저 건식 식각한다. 그리고 나서, 반도체층(40) 및 저항성 접촉층(50)의 패턴에 따라 게이트 절연막(30)을 이방성 건식 식각한다. 다음으로, 게이트 절연막(30), 반도체층(40) 및 저항성 접촉층(50) 패턴을 마스크롤 이용하여 게이트 배선층(20)을 습식 식각한다. 이 때, 게이트 배선층(20) 식각에 이용되는 식각 용액으로는 H2PO3, CH3COOH, HNO3 및 H2O 등을 이용할 수 있다.
이와 같이 수행함으로써 기판(10) 상에 동일한 패턴을 갖는 게이트 배선(22, 24 26), 게이트 절연막(32), 반도체층(42) 및 저항성 접촉층(52)이 형성된다. 즉, 상부에 동일한 패턴의 게이트 절연막(32), 반도체층(42) 및 저항성 접촉층(52)이 위치하는 게이트 배선(22, 24, 26)이 형성된다.
다음으로, 도 4에 도시된 바와 같이, 제 1 마스크(도 3의 110 참조)를 제거하고, 기판(10) 전면에 실질적으로 게이트 전극(26)의 측벽을 절연시키기 위한 절연 물질을 증착한다. 그리고 나서, 저항성 접촉층(52) 패턴의 상부가 노출될 때까지 전면에 에치백 공정을 수행한다. 따라서, 기판(10) 상에 형성되어 있는 패턴들의 측벽에 모서리가 둥근 형태의 절연 스페이서(34)이 형성된다.
그리고 나서, 기판(10) 전면에 도전 물질로 이루어진 데이터 배선층(60)을 증착한다. 그리고 데이터 배선층(60) 상부에 소스 전극(55), 드레인 전극(56), 데이터선(62) 및 데이터선 끝단(68)을 포함하는 데이터 배선을 형성하기 위한 제 2 마스크(120)를 형성한다. 이 때, 데이터 배선층(60)으로 사용되는 도전 물질로는 몰리브덴 또는 몰리브덴 합금막이 사용될 수 있다.
다음으로, 도 5에 도시된 바와 같이, 제 2 마스크(120)를 이용하여 데이터 배선층(60)을 선택적으로 제거하여 게이트 전극(26)을 중심으로 양 U으로 분리된 소스 및 드레인 전극(65, 66)과 데이터선(62) 및 데이터선 끝단(68)을 형성한다. 그리고 소스 및 드레인 전극(65, 66)을 분리시킬 때, 하부에 위치하는 저항성 접촉층(52)까지 식각하여 반도체층(42)을 노출시킨다. 따라서, 게이트 전극(26) 상부에 위치하는 저항성 접촉층(55, 56)이 분리된다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 2에 도시된 바와 같이, 질화규소막, a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하 여 보호막(70)을 형성한다.
이어, 사진 식각 공정으로 보호막(70)을 패터닝하여, 게이트선 끝단(24), 드레인 전극(66) 및 데이터선 끝단(68)을 드러내는 접촉구멍(74, 76, 78)을 형성한다. 이 때, 게이트선 끝단(24)과 연결되는 접촉 구멍(74)은 저항성 접촉층(52), 반도체층(42) 및 게이트 절연막(32)을 선택적으로 제거하여 하부에 위치한 게이트 배선층을 노출시킨다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있다.
그리고 나서, ITO막 또는 IZO막을 증착하고 사진 식각하여 제 1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제 2 및 제 3 접촉 구멍(74, 78)을 통하여 게이트선 끝단(24) 및 데이터선 끝단(68)과 각각 연결되는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)을 형성한다. ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 박막 트랜지스터 기판 제조 방법에 따르면 슬릿 또는 반투명막을 이용한 마스크를 사용하지 않고 박막 트랜지스터의 소스 및 드레인 전극을 형성할 수 있다.
그리고 데이터선 하부에 저항성 접촉층 및 반도체층 물질이 잔류하지 않으므로 박막 트랜지스터로 빛을 통과시킬 때 빛이 누설되는 현상을 방지할 수 있다.

Claims (9)

  1. 기판 상에 순차적으로 적층되며 동일한 패턴을 가지는 게이트 배선, 게이트 절연막 및 반도체층;
    상기 반도체층 상부에 서로 분리되어 형성된 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 상기 반도체층 사이에 각각 개재된 저항성 접촉층 및 상기 기판 상에 위치하며 상기 소스 전극과 연결되고 상기 게이트선과 교차하는 데이터선을 포함하는 데이터 배선; 및
    상기 결과물 상에 절연되어 상기 드레인 전극과 연결된 화소 전극을 포함하는 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 게이트 배선 양측에 형성된 절연 스페이서를 더 포함하는 박막 트랜지스터 기판.
  3. 기판 상에 순차적으로 적층되며 동일한 패턴을 가지는 게이트 배선, 게이트 절연막, 반도체층 및 저항성 접촉층을 형성하는 단계;
    상기 반도체층 상부에 서로 분리되어 형성된 소스 및 드레인 전극과, 상기 기판 상에 위치하며 상기 소스 전극과 연결되고 상기 게이트선과 교차하는 데이터선을 포함하는 데이터 배선을 형성하는 단계; 및
    상기 결과물 상에 절연되어 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판 제조 방법.
  4. 제 3 항에 있어서, 상기 게이트 배선, 게이트 절연막, 반도체층 및 저항성 접촉층을 형성하는 단계는,
    상기 기판 상에 게이트 배선층, 게이트 절연막, 반도체층 및 저항성 접촉층을 순차적으로 적층하는 단계;
    상기 저항성 접촉층, 반도체층 및 게이트 절연막을 순차적으로 건식 식각 하는 단계; 및
    상기 게이트 배선층을 습식 식각하는 단계를 포함하는 박막 트랜지스트 기판 제조 방법.
  5. 제 4 항에 있어서,
    상기 저항성 접촉층, 반도체층 및 게이트 절연막을 순차적으로 건식 식각 하는 단계는 CF4와 HCl의 혼합 기체 또는 CF4와 O2의 혼합 기체를 사용하는 박막 트랜지스터 기판 제조 방법.
  6. 제 4 항에 있어서,
    상기 게이트 배선을 습식 식각하는 단계는 H2PO3, CH3COOH, HNO3 또는 H2O를 식각 용액으로 사용하는 박막 트랜지스터 기판 제조 방법.
  7. 제 3 항에 있어서,
    상기 게이트 배선 측벽에 절연 스페이서를 형성하는 단계를 더 포함하는 박막 트랜지스터 기판 제조 방법.
  8. 제 7 항에 있어서, 상기 게이트 배선 측벽에 절연 스페이서를 형성하는 단계는,
    상기 게이트 배선, 게이트 절연막, 반도체층 및 저항성 접촉층이 형성된 상기 기판 전면에 절연 물질을 증착하는 단계; 및
    상기 저항성 접촉층이 노출될 때까지 전면에 에치백을 수행하는 단계를 포함하는 박막 트랜지스터 기판 제조 방법.
  9. 제 3 항에 있어서,
    상기 데이터 배선을 형성하는 단계는 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 상기 반도체층이 노출되도록 상기 저항성 접촉층을 식각하는 단계인 박막 트랜지스터 기판 제조 방법.
KR1020050042068A 2005-05-19 2005-05-19 박막 트랜지스터 기판 및 그 제조 방법 KR20060120300A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050042068A KR20060120300A (ko) 2005-05-19 2005-05-19 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042068A KR20060120300A (ko) 2005-05-19 2005-05-19 박막 트랜지스터 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060120300A true KR20060120300A (ko) 2006-11-27

Family

ID=37706570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042068A KR20060120300A (ko) 2005-05-19 2005-05-19 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20060120300A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090110266A (ko) * 2008-04-17 2009-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법
KR20130057818A (ko) * 2011-11-24 2013-06-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101519890B1 (ko) * 2008-03-05 2015-05-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치의 제작 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101519890B1 (ko) * 2008-03-05 2015-05-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치의 제작 방법
KR20090110266A (ko) * 2008-04-17 2009-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법
KR20130057818A (ko) * 2011-11-24 2013-06-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US7636135B2 (en) TFT-LCD array substrate and method for manufacturing the same
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
EP3054483B1 (en) Array substrate, manufacturing method therefor, and display apparatus
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
US20110273639A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2015505168A (ja) Ｔｆｔアレイ基板の製造方法
US20110007234A1 (en) Tft-lcd array substrate and manufacturing method thereof
KR20050035643A (ko) 액정표시패널 및 그 제조 방법
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101341024B1 (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
KR20060120300A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20130034359A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR20060098018A (ko) Ｔｆｔ기판의 제조 방법
KR20080004989A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20090129824A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060102172A (ko) 박막 트랜지스터 표시판
KR20080069808A (ko) 박막 트랜지스터 기판의 제조 방법
KR101338739B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조 방법
KR20050081053A (ko) 박막 트랜지스터 표시판 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination