CN108376712A - 一种基于碘化亚铜的透明薄膜晶体管及制备方法 - Google Patents

一种基于碘化亚铜的透明薄膜晶体管及制备方法 Download PDF

Info

Publication number
CN108376712A
CN108376712A CN201810113409.2A CN201810113409A CN108376712A CN 108376712 A CN108376712 A CN 108376712A CN 201810113409 A CN201810113409 A CN 201810113409A CN 108376712 A CN108376712 A CN 108376712A
Authority
CN
China
Prior art keywords
cuprous iodide
film transistor
layer
transparent film
vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810113409.2A
Other languages
English (en)
Other versions
CN108376712B (zh
Inventor
刘妮
叶志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201810113409.2A priority Critical patent/CN108376712B/zh
Publication of CN108376712A publication Critical patent/CN108376712A/zh
Application granted granted Critical
Publication of CN108376712B publication Critical patent/CN108376712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/16—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising cuprous oxide or cuprous iodide

Abstract

本发明公开了一种基于碘化亚铜的透明薄膜晶体管及其制备方法，该晶体管以碘化亚铜作为有源层，所述的碘化亚铜采用热蒸发法沉积，且在沉积后经惰性气体退火处理或水蒸气退火处理。所述的基于碘化亚铜的透明薄膜晶体管采用顶栅结构，包括衬底、设于衬底上的源/漏电极、设于源漏电极间的有源层、设于有源层上并将有源区完全覆盖的保护层、顶栅、以及设置于顶栅与保护层之间的绝缘层，该绝缘层完全覆盖保护层。本发明的器件及方法操作复杂度低，且薄膜质量高，很好的解决了传统方法难以两全的尴尬，适用于大范围的工业生产。

Description

一种基于碘化亚铜的透明薄膜晶体管及制备方法
技术领域
本发明涉及一种P型薄膜晶体管；尤其涉及一种基于碘化亚铜的透明薄膜晶体管及制备方法，属于新型微纳电子器件领域。
背景技术
在近十年里，基于n型半导体的透明电子器件的研究已取得了很大的进展。然而基于p型半导体器件表现欠佳，其主要原因是电学性能适宜的p型半导体材料相对较少。碘化亚铜是带隙为3.1ev的本征P型半导体，相对于其他P型半导体，碘化亚铜具有生长温度低，霍尔迁移率高，薄膜可见光下透明，价格低廉等优点，所以将碘化亚铜应用于各种透明显示电子器件具有很大的潜能。
碘化亚铜的生长方式有雾化喷雾法，水热法，化学沉积法，脉冲激光淀积，反应磁控溅射等。但是这些方法始终在制备的复杂程度和薄膜质量上难以令人满意。碘化亚铜是P型半导体，通过铜空位导电。其电导率和其制备过程中的各元素化学计量比偏差有关，在制备的过程中，碘化亚铜容易吸收环境中多于化学计量比的碘，这就导致薄膜往往通过电子导电而非空穴，使其p型特性不易维持，如何在制备过程中简单有效的降低碘化亚铜薄膜的电导率，将是影响碘化亚铜是否能大规模应用的关键。
发明内容
本发明的目的在于针对现有技术的不足，提供一种基于碘化亚铜的透明薄膜晶体管及其制备方法。
本发明的基于碘化亚铜的透明薄膜晶体管，以碘化亚铜作为有源层，所述的碘化亚铜采用热蒸发法沉积，且在沉积后经惰性气体退火处理或者水蒸气退火处理。
优选的，所述的热蒸发法具体为：称取碘化亚铜颗粒置于蒸发装置的钨舟上；抽真空至蒸发装置内的气压为3×10-3Pa以下，再使样品盘均匀旋转，调节蒸发设备的加热电流为90A-120A，加热钨舟1到2分钟。
上述碘化亚铜颗粒的纯度不低于99.998％，
优选的，所述的惰性气体退火处理具体为：在真空设备中，抽真空至10-2Pa以下后通入惰性气体，加热温度为180度到330度处理1到10分钟。
优选的，所述的水蒸气退火处理具体为：将样品放入可加热加湿的气体传送装置中，首先通入纯惰性气体赶尽空气，再通入惰性气体和水蒸气的混合气体，其中水蒸气的体积比例为55％-88％，200℃至350℃处理5-10分钟，停止加温后停止通入水蒸气，自然降温至50℃以下后停止通入惰性气体。
优选的，所述的基于碘化亚铜的透明薄膜晶体管采用顶栅结构，包括衬底、设于衬底上的源/漏电极、设于源漏电极间的有源层、设于有源层上并将有源区完全覆盖的保护层、顶栅、以及设置于顶栅与保护层之间的绝缘层，该绝缘层完全覆盖保护层。
上述的基于碘化亚铜的透明薄膜晶体管的制备方法，包括如下步骤：
(1)在衬底上沉积透明导电薄膜，并刻蚀形成源漏区；
(2)在步骤(1)得到的结构上旋涂光刻胶，光刻出有源区的形状，通过热蒸法沉积碘化亚铜层，剥离形成有源层；
(3)将剥离好的样品惰性气体退火处理或者水蒸气退火处理；
(4)在步骤(3)得到的结构上沉积沟道保护层，该保护层完全覆盖有源区；
(5)在步骤(4)得到的结构上沉积绝缘层，该绝缘层完全覆盖保护层；
(6)在器件顶部沉积一层导电引线层作为器件栅极，得到基于碘化亚铜的透明薄膜晶体管。
上述技术方案中，所述的保护层采用氧化铝薄膜。
所述的绝缘层采用氧化铝薄膜。所述的透明导电薄膜通常为ITO(铟锡氧化物)、AZO(铝锌氧化物)等。
本发明的有益效果是：
本发明在器件制备过程中通过热蒸发法生长碘化亚铜沟道层，并在沉积后进行1)惰性气体退火处理，由于碘元素具有较低沸点
(184.35℃)，热处理时，会蒸发出微量的碘，从而降低铜空位浓度，从而载流子密度和电导率降低；或者2)水蒸气退火处理，碘化亚铜会通过化学方法吸收水蒸气在表面，提高空穴导电的势垒，从而提高膜层电阻率；通过本发明的方法所生长的碘化亚铜薄膜的霍尔迁移率为5cm2V-1S-1，载流子密度为6.17×1018，电阻率为4.21Ω·cm，薄膜粗糙度均方值为1.363nm，可见光下透光度为85％。该方法操作复杂度低，且薄膜质量高，很好的解决了传统方法难以两全的尴尬，适用于大范围的工业生产。本发明提出的基于碘化亚铜的透明薄膜晶体管，相对于其他透明薄膜晶体管结构，具有如下优点：1：器件采用顶栅结构，结合绝缘层及保护层双层结构来实现对碘化亚铜薄膜的保护，避免空气中的水汽和杂质直接与膜层接触，提高器件的可靠性；2：栅极和源漏之间的寄生电容小；3：光刻次数少，工艺简单。
附图说明
图1为本发明中器件结构俯视示意图；
图2为碘化亚铜薄膜晶体管结构示意图；
图3为碘化亚铜薄膜晶体管结构工艺流程图；
图4是碘化亚铜薄膜经惰性气体退火处理后电阻率。
图中，1：碘化亚铜半导体薄膜，2：源漏区，3：半导体薄膜保护层；4：绝缘层，5：栅极，6：衬底，7：源/漏电极。
具体实施方式
通过以下实施例对本发明做进一步说明，本实例的基于碘化亚铜的p型薄膜晶体管通过以下方法制备：
(1)在衬底6上沉积一层导电薄膜(本实施例中为ITO,氧化铟锡)，并刻蚀形成源漏区2，具体结构如图3a所示；
(2)在图3a所示的结构上旋涂相应的光刻胶，光刻出有源区的形状，通过热蒸法沉积一层碘化亚铜，通过普通的热蒸发设备即可使薄膜均匀生长在衬底上。(本例中采用的热蒸发设备为SG-GF0013热蒸发镀膜设备)首先将待蒸发的样品固定在蒸发装置的放样盘上。在天平上称取一定量的碘化亚铜颗粒(纯度为99.998％)，均匀放在钨舟上；保证蒸发装置内的气压为3×10-3以下，再使样品盘均匀旋转，通过调节蒸发设备的电流(90A-120A左右)，加热钨舟(1到2分钟)，在较短时间内，就可以使薄膜均匀生长在所需样品上。并剥离形成半导体有源层1，具体结构如图3b；
(3)将剥离好的样品放入可加热的真空设备，抽真空至10-2以下，通入惰性气体(如氩气等)，加热温度为180度到330度处理1到10分钟。本例中采用退火炉实现。当退火炉内温度降到50℃以后取出样品。
(4)在图3b所示的结构上面沉积沟道保护层3(本实施例中为氧化铝薄膜)，具体结构见图3c。
(5)在图3c所示的结构上面沉积形成栅介电层4(本实施例中为氧化铝薄膜，此层氧化铝薄膜与沟道保护层的氧化铝薄膜共同对氧化物薄膜晶体管起绝缘保护作用)，具体结构见图3d。
(6)在图3d所示的结构上沉积一层导电引线层5(本实施例中为ITO)，作为器件栅极，最终结构如图3e所示。
碘化亚铜层可以与源漏电极形成顶接触或底接触(本实例为顶接触)，源漏区2、栅绝缘介电层4、导电引线层5都可以使用如下技术沉积而成：磁控溅射法、化学气相沉积、热蒸发、原子层沉积、脉冲激光沉积、化学溶液或外延生长。
采用本发明的方法，尤其是热蒸发法结合惰性气体处理碘化亚铜层并结合器件制备采用保护层和绝缘层双层保护，可显著降低碘化亚铜薄膜的电导率，有利于碘化亚铜维持p型特性，可提高器件的可靠性；
上述步骤(3)中，对4块相同的样品，通过热蒸发生长80nm的CuI,对其中三片样品均进行惰性气体退火处理，退火温度分别为180度，230度，280度；其余条件完全相同，另一片样品不进行退火处理；其电阻率如图4所示，热处理温度为280度的样品(退火时间为10分钟，升温时间为3分钟，降温时间为10分钟)所得电阻率最大，为42.88Ω·cm。
此外，在步骤2)制得碘化亚铜层后还可对其进行水蒸气退火处理，如将样品放入可加热加湿的气体传送装置中(可以采用温湿度箱)，首先通入纯惰性气体2到3分钟，赶走试验箱内多余空气，再通入氩气和水蒸气的混合气体(水蒸气占比为55％-88％)，并加温到200℃至350℃。处理时间为5到十分钟，停止加温后停止通入水蒸气等待试验箱自然降温至50℃以下后停止供应惰性气体。该方法处理温度低，操作方便，对设备要求低，可使碘化亚铜通过化学方法吸收水蒸气于其表面，提高空穴导电的势垒，从而提高膜层电阻率。

Claims (10)

1.一种基于碘化亚铜的透明薄膜晶体管，其特征在于，该晶体管以碘化亚铜作为有源层，所述的碘化亚铜采用热蒸发法沉积，且在沉积后经惰性气体退火处理或者水蒸气退火处理。
2.根据权利要求1所述的基于碘化亚铜的透明薄膜晶体管，其特征在于，所述的热蒸发法具体为：称取碘化亚铜颗粒置于蒸发装置的钨舟上；抽真空至蒸发装置内的气压为3×10-3Pa以下，再使样品盘均匀旋转，调节蒸发设备的加热电流为90A-120A，加热钨舟1到2分钟。
3.根据权利要求2所述的基于碘化亚铜的透明薄膜晶体管，其特征在于，所述的碘化亚铜颗粒的纯度不低于99.998％。
4.根据权利要求1所述的基于碘化亚铜的透明薄膜晶体管，其特征在于，所述的惰性气体退火处理具体为：在真空设备中，抽真空至10-2Pa以下后通入惰性气体，加热温度为180度到330度处理1到10分钟。
5.根据权利要求1所述的基于碘化亚铜的透明薄膜晶体管，其特征在于，所述的水蒸气退火处理具体为：将样品放入可加热加湿的气体传送装置中，首先通入纯惰性气体赶尽空气，再通入惰性气体和水蒸气的混合气体，其中水蒸气的体积比例为55％-88％，200℃至350℃处理5-10分钟，停止加温后停止通入水蒸气，自然降温至50℃以下后停止通入惰性气体。
6.根据权利要求1所述的基于碘化亚铜的透明薄膜晶体管，其特征在于，所述的基于碘化亚铜的透明薄膜晶体管采用顶栅结构，包括衬底、设于衬底上的源/漏电极、设于源漏电极间的有源层、设于有源层上并将有源区完全覆盖的保护层、顶栅、以及设置于顶栅与保护层之间的绝缘层，该绝缘层完全覆盖保护层。
7.如权利要求1所述的基于碘化亚铜的透明薄膜晶体管的制备方法，其特征在于，包括如下步骤：
(1)在衬底上沉积透明导电薄膜，并刻蚀形成源漏区；
(2)在步骤(1)得到的结构上旋涂光刻胶，光刻出有源区的形状，通过热蒸法沉积碘化亚铜层，剥离形成有源层；
(3)将剥离好的样品进行惰性气体退火处理或者水蒸气退火处理；
(4)在步骤(3)得到的结构上沉积沟道保护层，该保护层完全覆盖有源区；
(5)在步骤(4)得到的结构上沉积绝缘层，该绝缘层完全覆盖保护层；
(6)在器件顶部沉积一层导电引线层作为器件栅极，得到基于碘化亚铜的透明薄膜晶体管。
8.根据权利要求7所述的所述的基于碘化亚铜的透明薄膜晶体管的制备方法，其特征在于，所述的保护层采用氧化铝薄膜。
9.根据权利要求7所述的所述的基于碘化亚铜的透明薄膜晶体管的制备方法，其特征在于，所述的绝缘层采用氧化铝薄膜。
10.根据权利要求7所述的基于碘化亚铜的透明薄膜晶体管的制备方法，其特征在于，所述的碘化亚铜层厚度为20nm到200nm。
CN201810113409.2A 2018-02-05 2018-02-05 一种基于碘化亚铜的透明薄膜晶体管及制备方法 Active CN108376712B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810113409.2A CN108376712B (zh) 2018-02-05 2018-02-05 一种基于碘化亚铜的透明薄膜晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810113409.2A CN108376712B (zh) 2018-02-05 2018-02-05 一种基于碘化亚铜的透明薄膜晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN108376712A true CN108376712A (zh) 2018-08-07
CN108376712B CN108376712B (zh) 2021-01-19

Family

ID=63017314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810113409.2A Active CN108376712B (zh) 2018-02-05 2018-02-05 一种基于碘化亚铜的透明薄膜晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN108376712B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349972A (zh) * 2019-06-20 2019-10-18 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制备方法
CN112038216A (zh) * 2020-09-08 2020-12-04 重庆邮电大学 一种p型非晶态半导体薄膜及其薄膜晶体管制备方法
WO2021232577A1 (zh) * 2020-05-20 2021-11-25 中国科学院微电子研究所 一种碘化亚铜薄膜的制备方法
CN113699505A (zh) * 2020-05-20 2021-11-26 中国科学院微电子研究所 一种掺杂的碘化亚铜薄膜的制备方法
CN113699506A (zh) * 2020-05-20 2021-11-26 中国科学院微电子研究所 一种碘化亚铜薄膜的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130264632A1 (en) * 2012-04-10 2013-10-10 Fudan University Thin film transistor memory and its fabricating method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130264632A1 (en) * 2012-04-10 2013-10-10 Fudan University Thin film transistor memory and its fabricating method

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CHANG-HO CHOI, ET AL.: "《Low-temperature, inkjet printed p-type copper(i) iodide thin film transistors》", 《J. MATER. CHEM. C》 *
CHARLES MODITSWE, ET AL.: "《Effect of annealing temperature on structural and optoelectronic properties of γ-CuI thin films prepared by the thermal evaporation method》", 《CERAMICS INTERNATIONAL》 *
DEEPAK KUMAR KAUSHIK, ET AL.: "《Thermal evaporated Copper Iodide (CuI) thin films A note on the disorder evaluated through the temperature dependent electrical properties》", 《SOLAR ENERGY MATERIALS & SOLAR CELLS》 *
MIN ZI, ET AL.: "《Effect of deposition temperature on transparent conductive properties of g-CuI film prepared by vacuum thermal evaporation》", 《PHYS. STATUS SOLIDI A》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349972A (zh) * 2019-06-20 2019-10-18 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制备方法
WO2020252876A1 (zh) * 2019-06-20 2020-12-24 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制备方法
WO2021232577A1 (zh) * 2020-05-20 2021-11-25 中国科学院微电子研究所 一种碘化亚铜薄膜的制备方法
CN113699505A (zh) * 2020-05-20 2021-11-26 中国科学院微电子研究所 一种掺杂的碘化亚铜薄膜的制备方法
CN113699506A (zh) * 2020-05-20 2021-11-26 中国科学院微电子研究所 一种碘化亚铜薄膜的制备方法
CN113699506B (zh) * 2020-05-20 2022-08-30 中国科学院微电子研究所 一种碘化亚铜薄膜的制备方法
CN113699505B (zh) * 2020-05-20 2022-08-30 中国科学院微电子研究所 一种掺杂的碘化亚铜薄膜的制备方法
CN112038216A (zh) * 2020-09-08 2020-12-04 重庆邮电大学 一种p型非晶态半导体薄膜及其薄膜晶体管制备方法

Also Published As

Publication number Publication date
CN108376712B (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
CN108376712A (zh) 一种基于碘化亚铜的透明薄膜晶体管及制备方法
Chang et al. High-performance, spin-coated zinc tin oxide thin-film transistors
Barquinha et al. Toward high-performance amorphous GIZO TFTs
Barquinha et al. The effect of deposition conditions and annealing on the performance of high-mobility GIZO TFTs
EP2195849B1 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
Sanal et al. Room temperature deposited transparent p-channel CuO thin film transistors
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
US20120037897A1 (en) Thin film transistor and method for manufacturing thin film transistor
TW200913279A (en) Thin film transistors using thin film semiconductor materials
US9911935B2 (en) Transparent conducting oxide as top-electrode in perovskite solar cell by non-sputtering process
TW200951235A (en) Thin film metal oxynitride semiconductors
CN102157565A (zh) 一种薄膜晶体管的制作方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
TWI474407B (zh) A method for manufacturing a transistor, a transistor, and a sputtering target
JP2010251604A (ja) 薄膜トランジスタの製造方法
Muneshwar et al. Development of low temperature RF magnetron sputtered ITO films on flexible substrate
Lee et al. Fabrication of p-channel amorphous tin oxide thin-film transistors using a thermal evaporation process
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
Lee et al. Characteristics of Al-doped ZnO films annealed at various temperatures for InGaZnO-based thin-film transistors
Jang et al. Stability improvements of InGaZnO thin-film transistors on polyimide substrates with Al2O3 buffer layer
JP5291105B2 (ja) 電界効果型トランジスタの製造方法
TWI515793B (zh) 沉積薄膜電極與薄膜堆疊的方法
Aikawa et al. Si-incorporated amorphous indium oxide thin-film transistors
Chauhan et al. Electrical performance and stability of tungsten indium zinc oxide thin-film transistors
Xu et al. Amorphous indium tin oxide thin-film transistors fabricated by cosputtering technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant