CN103022142A

CN103022142A - 薄膜晶体管

Info

Publication number: CN103022142A
Application number: CN2011102950170A
Authority: CN
Inventors: 曾坚信
Original assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Current assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Priority date: 2011-09-27
Filing date: 2011-09-27
Publication date: 2013-04-03

Abstract

一种薄膜晶体管，包括基板、沟道层、源极、漏极和栅极，沟道层设置在基板上，源极和漏极分别设置在该沟道层的相对两侧并与该沟道层电连接，该栅极位于沟道层的上方或者下方，栅极与沟道层之间设置有栅绝缘层，沟道层采用第一氧化物半导体材料制成，源极和漏极采用第二氧化物半导体材料制成，且第二氧化物半导体材料的禁带宽度小于第一氧化物半导体材料的禁带宽度。上述过程无需通过在沟道层上掺杂的方式使源极和漏极的载流子浓度高于沟道层，从而使制备过程简单，降低薄膜晶体管的制作成本。

Description

薄膜晶体管

技术领域

本发明涉及一种薄膜晶体管。

背景技术

随着工艺技术的进步，薄膜晶体管已被大量应用在显示器之中，以适应显示器的薄型化和小型化等需求。薄膜晶体管一般包括栅极、漏极、源极以及沟道层等组成部分，其通过控制栅极的电压来改变沟道层的导电性，使源极和漏极之间形成导通或者截止的状态。

薄膜晶体管包括栅极、源极、漏极以及沟道层等部件，通过控制栅极的电压来改变沟道层的导电性。一般地，在沟道层形成之后，通过掺杂的方法在沟道层的相反两端形成高掺杂区域以形成源极和漏极。然而，上述掺杂的过程不仅使薄膜晶体管的制作工艺复杂化，而且还需要额外的设备如离子注入机等，这无疑会增加薄膜晶体管的制作成本。

发明内容

有鉴于此，有必要提供一种制备过程较简单的薄膜晶体管。

一种薄膜晶体管，包括基板、沟道层、源极、漏极和栅极，沟道层设置在基板上，源极和漏极分别设置在该沟道层的相对两侧并与该沟道层电连接，该栅极位于沟道层的上方或者下方，栅极与沟道层之间设置有栅绝缘层，沟道层采用第一氧化物半导体材料制成，源极和漏极采用第二氧化物半导体材料制成，且第二氧化物半导体材料的禁带宽度小于第一氧化物半导体材料的禁带宽度。

在本发明提供的薄膜晶体管中，采用具有较小禁带宽度的第二氧化物半导体材料作为源极和漏极，在同一温度下，源极和漏极将会具有较高的载流子浓度，从而具有较好的导电性能。上述过程无需通过在沟道层上掺杂的方式使源极和漏极的载流子浓度高于沟道层，从而使制备过程简单，降低薄膜晶体管的制作成本。

附图说明

图1是本发明第一实施例提供的薄膜晶体管的结构示意图。

图2是本发明第二实施例提供的薄膜晶体管的结构示意图。

图3是本发明第三实施例提供的薄膜晶体管的结构示意图。

主要元件符号说明

薄膜晶体管	100、200
		基板	110、210
沟道层	120、220
		源极	130、230
源极电极	131、231
		漏极	140、240
漏极电极	141、241
		栅极	150、250
栅绝缘层	151、251
		粘结层	260
蚀刻阻挡层	270

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

请参见图1，本发明第一实施例提供的薄膜晶体管100包括基板110、沟道层120、源极130、漏极140和栅极150。其中，基板10的制作材料包括玻璃、石英、硅晶片、聚碳酸酯、聚甲基丙烯酸甲酯、金属箔或者纸。

沟道层120设置在基板110的表面，源极130和漏极140分别设置在沟道层120的相对两侧并与沟道层120电性连接。在本实施例中，沟道层120采用第一氧化物半导体材料制成。第一氧化物半导体材料选自氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铝锌（AZO）、氧化镓锌（GZO）、氧化铟锡（ITO）、氧化镓锡（GTO）、氧化铝锡（ATO）、氧化钛（TiOx）或者氧化锡（ZnO）其中之一。源极130和漏极140采用第二氧化物半导体材料制成，且第二氧化物半导体材料的禁带宽度小于第一氧化物半导体材料的禁带宽度。第二氧化物半导体材料选自IGZO、IZO、AZO、GZO、ITO、GTO、ATO、TiOx或者ZnO其中之一。薄膜晶体管100进一步包括源极电极131和漏极电极141。源极电极131局部覆盖源极130的表面且延伸至与基板110相接触。同样地，漏极电极141局部覆盖漏极140的表面且延伸至与基板10相接触。所述源极电极131和漏极电极141用于与外界电源相连接，为薄膜晶体管100正常工作提供相应的驱动电压。

栅极150位于沟道层120的上方，栅极150与沟道层120之间形成有栅绝缘层151。薄膜晶体管100在工作时，通过在栅极150上施加不同的电压以控制是否在沟道层120上形成导电通道，从而控制薄膜晶体管100的导通或者截止。一般来说，对于增强型的薄膜晶体管100来说，当栅极150上没有施加电压时，沟道层120上没有形成导电通道，薄膜晶体管100处于截止状态；当在栅极150施加一定大小的电压时，沟道层120中将由于电场的作用形成导电通道以连接源极130和漏极140，此时薄膜晶体管100处于导通状态。对耗尽型的薄膜晶体管100来说，当栅极150上没有施加电压时，沟道层120上形成有导电通道，薄膜晶体管100处于导通状态；当在栅极150施加一定大小的电压时，沟道层120上的导电通道将会由于电场的作用而消失，此时薄膜晶体管100处于截止状态。在本实施例中，栅极150的制作材料包括金、银、铝、铜、铬或者其合金。栅绝缘层151的制作材料包括硅的氧化物SiOx，硅的氮化物SiNx或者是硅的氮氧化物SiONx，或是其他高介电常数的绝缘材料，如Ta₂O₅或HfO₂。

在本实施例的薄膜晶体管100中，由于源极130和漏极140所采用的第二氧化物半导体材料的禁带宽度小于沟道层120所采用的第一氧化物半导体材料的禁带宽度，源极130和漏极140将具有较高的载流子浓度和较佳的导电性。例如，对于氧化铟镓锌（IGZO）材料来说，源极130和漏极140采用In₂Ga₂ZnO₇材料制作，沟道层120采用InGaZnO₄材料制作。此时，In₂Ga₂ZnO₇材料的禁带宽度将小于InGaZnO₄材料的禁带宽度。对于一般的半导体材料来说，其载流子浓度满足以下公式：

N_c*N_p = n_i ² = BT³exp(-Eg/kT)

其中，N_c为n型载流子浓度；N_p为p型载流子浓度；n_i为本征载流子浓度；B为材料常数；T为绝对温度；Eg为禁带宽度；k为波尔兹曼常数。

可见，对于同一种材料来说，在相同的温度下，禁带宽度Eg越小，本征载流子浓度n_i就越大，从而使n型载流子浓度和p型载流子浓度的乘积也增大。即，禁带宽度越小，载流子浓度就越大。一般来说，在IGZO、IZO或者ITO材料中，铟原子数与总的金属原子数的比值越大，其禁带宽度就越小。如In₂Ga₂ZnO₇材料中，铟原子数与总的金属原子数的比值为40%；InGaZnO₄材料中，铟原子数与总的金属原子数的比值为33.3%。In₂Ga₂ZnO₇材料的禁带宽度小于InGaZnO₄材料的禁带宽度。此外，在AZO或者ATO材料中，铝原子数与总的金属原子数的比值越大，其禁带宽度就越大。

因此，在上述薄膜晶体管100中，采用具有较小禁带宽度的第二氧化物半导体材料作为源极130和漏极140，在同一温度下，源极130和漏极140将会具有较高的载流子浓度，从而具有较好的导电性能。上述过程无需通过掺杂的方式使源极130和漏极140的载流子浓度高于沟道层120，从而使制备过程简单，降低薄膜晶体管100的制作成本。

所述栅极并不限于设置在沟道层的上方。请参见图2，本发明第二实施例提供的薄膜晶体管200包括基板210、沟道层220、源极230、漏极240、栅极250以及粘结层260。源极230和漏极240分设在沟道层220的两侧且与沟道层220电连接。与第一实施例不同的是，所述栅极250设置在沟道层220的下方。所述薄膜晶体管200进一步包括栅绝缘层251，所述栅绝缘层251设置在栅极250和沟道层220之间且延伸至源极230和漏极240的底部。粘结层260设置在基板210的表面上，且其另一侧与栅极250以及栅绝缘层251相连接。粘结层260可以是绝缘材料或者是导电材料所组成。所述源极230和漏极240延伸至覆盖沟道层220的表面。所述薄膜晶体管200进一步包括源极电极231和漏极电极241。该源极电极231局部覆盖源极230的表面且延伸至栅绝缘层251的上表面。同样地，该漏极电极241局部覆盖漏极24的表面且延伸至栅绝缘层251的上表面。

请参见图3，所述薄膜晶体管200还可以进一步包括蚀刻阻挡层270，该蚀刻阻挡层270设置在沟道层220的相对远离栅绝缘层251的上表面上。该蚀刻阻挡层270的两侧被源极230和漏极240局部覆盖。在本实施例中，该蚀刻阻挡层270采用SiO₂材料制成，其可防止外界的灰尘或者水气等进入沟道层220中从而对沟道层220的导电性能造成影响。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种像应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims

1.一种薄膜晶体管，包括基板、沟道层、源极、漏极和栅极，沟道层设置在基板上，源极和漏极分别设置在该沟道层的相对两侧并与该沟道层电连接，该栅极位于沟道层的上方或者下方，栅极与沟道层之间设置有栅绝缘层，其特征在于，沟道层采用第一氧化物半导体材料制成，源极和漏极采用第二氧化物半导体材料制成，且第二氧化物半导体材料的禁带宽度小于第一氧化物半导体材料的禁带宽度。

2.如权利要求1所述的薄膜晶体管，其特征在于，第一氧化物半导体材料选自IGZO、IZO、AZO、GZO、ITO、GTO、ATO、TiOx及ZnO其中之一。

3.如权利要求1所述的薄膜晶体管，其特征在于，第二氧化物半导体材料选自IGZO、IZO、AZO、GZO、ITO、GTO、ATO、TiOx及ZnO其中之一。

4.如权利要求1-3任意一项所述的薄膜晶体管，其特征在于，第一氧化物半导体材料和第二氧化物半导体材料选自IGZO、IZO或者ITO，且第二氧化物半导体材料中铟原子数与总的金属原子数的比值大于第一氧化物半导体材料中铟原子数与总的金属原子数的比值。

5.如权利要求1-3任意一项所述的薄膜晶体管，其特征在于，第一氧化物半导体材料和第二氧化物半导体材料选自AZO或者ATO，且第二氧化物半导体材料中铝原子数与总的金属原子数的比值小于第一氧化物半导体材料中铝原子数与总的金属原子数的比值。

6.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极位于沟道层的下方，所述栅绝缘层位于栅极和沟道层之间且延伸至源极和基板之间以及漏极和基板之间。

7.如权利要求6所述的薄膜晶体管，其特征在于，一粘结层形成在栅极与基板之间以及栅绝缘层与基板之间。

8.如权利要求7所述的薄膜晶体管，其特征在于，一蚀刻阻挡层形成在沟道层的相对远离栅绝缘层的表面上，所述源极和漏极覆盖在蚀刻阻挡层的部分表面上。

9.一种薄膜晶体管，包括基板、沟道层、源极、漏极和栅极，沟道层设置在基板上，源极和漏极分别设置在该沟道层的相对两侧并与该沟道层电连接，该栅极位于沟道层的上方或者下方，栅极与沟道层之间设置有栅绝缘层，其特征在于，沟道层采用第一氧化物半导体材料制成，源极和漏极采用第二氧化物半导体材料制成，且第二氧化物半导体材料的载流子浓度大于第一氧化物半导体材料的载流子浓度。

10.如权利要求9所述的薄膜晶体管，其特征在于，第一氧化物半导体材料和第二氧化物半导体材料选自IGZO、IZO或者ITO，且第二氧化物半导体材料中铟原子数与总的金属原子数的比值大于第一氧化物半导体材料中铟原子数与总的金属原子数的比值。