CN105304720A - 薄膜晶体管 - Google Patents
薄膜晶体管 Download PDFInfo
- Publication number
- CN105304720A CN105304720A CN201410655794.5A CN201410655794A CN105304720A CN 105304720 A CN105304720 A CN 105304720A CN 201410655794 A CN201410655794 A CN 201410655794A CN 105304720 A CN105304720 A CN 105304720A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- film transistor
- thin
- face
- gate insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 115
- 238000009413 insulation Methods 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 29
- 239000010408 film Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 101
- 239000000758 substrate Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 239000007769 metal material Substances 0.000 description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 9
- 239000004020 conductor Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000009434 installation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910000967 As alloy Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- -1 IZO) Chemical compound 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229960001296 zinc oxide Drugs 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910005949 NiCo2O4 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- KSHLPUIIJIOBOQ-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Co++].[Ni++] Chemical compound [O--].[O--].[O--].[O--].[Co++].[Ni++] KSHLPUIIJIOBOQ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管，其包括栅极、栅绝缘层、半导体层以及源极与漏极。栅绝缘层覆盖栅极。半导体层位于栅绝缘层上且配置在栅极上方。源极与漏极配置在栅绝缘层上且分别与半导体层电性连接。源极与漏极分别位于不同的膜层。源极与半导体层之间具有第一接触阻抗，漏极与半导体层之间具有第二接触阻抗，且第一接触阻抗小于第二接触阻抗。
Description
技术领域
本发明是有关于一种电子元件，且特别是有关于一种薄膜晶体管。
背景技术
随着科技的发展，电子元件的微型化已成趋势。目前现有的金属氧化物薄膜晶体管(metal-oxidethinfilmtransistor,MO-TFT)结构为底栅极蚀刻中止(bottomgateetchingstop)的结构。在上述结构中，源极与漏极位于同一膜层，且分别设于半导体层的两侧。蚀刻终止层(etchingstoplayer)具有暴露出半导体层顶面的两个接触孔(contacthole)。源极与漏极分别填入这两个接触孔而与半导体层电性连接。然而，这两个接触孔的设置不利于TFT尺寸的缩减，进而无法满足显示面板的高分辨率与窄边框的需求。
为了满足上述需求，已发展出源极以及漏极与半导体层之间具有不同接触结构的TFT。在此TFT结构中，半导体层覆盖源极，漏极则通过接触孔与半导体层电性连接。然而，在上述金属与半导体接面处的不同接触结构会形成不同的接触阻抗(contactresistance)。因此，发展一种可同时满足电性稳定度佳且尺寸小的TFT是有需要的。
发明内容
本发明提供一种薄膜晶体管，其具有电性稳定度佳且尺寸小的特性。
本发明的薄膜晶体管包括栅极、栅绝缘层、半导体层以及源极与漏极。栅绝缘层覆盖栅极。半导体层位于栅绝缘层上且配置在栅极上方。源极与漏极配置在栅绝缘层上且分别与半导体层电性连接。源极与漏极分别位于不同的膜层。源极与半导体层之间具有第一接触阻抗，漏极与半导体层之间具有第二接触阻抗，且第一接触阻抗小于第二接触阻抗。
基于上述，在本发明一实施例的薄膜晶体管中，源极与漏极分别位于不同的膜层而与半导体层电性连接，从而有助于薄膜晶体管尺寸的缩小。此外，在源极以及漏极与半导体层之间具有不同的接触阻抗的情况下，将接触阻抗高的作为漏极，而接触阻抗低的作为源极。如此一来，薄膜晶体管可具有更良好的电性稳定度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明第一实施例的薄膜晶体管的剖面示意图；
图2是具有图1的薄膜晶体管的像素结构的剖面示意图；
图3是本发明第二实施例的薄膜晶体管的剖面示意图；
图4是具有图3的薄膜晶体管的像素结构的剖面示意图；
图5是本发明第三实施例的薄膜晶体管的剖面示意图；
图6是具有图5的薄膜晶体管的像素结构的剖面示意图；
图7是本发明第四实施例的薄膜晶体管的剖面示意图；
图8是具有图7的薄膜晶体管的像素结构的剖面示意图；
图9是本发明第五实施例的薄膜晶体管的剖面示意图；
图10是具有图9的薄膜晶体管的像素结构的剖面示意图；
图11是现有的薄膜晶体管的电流-电压曲线图；
图12是图1的薄膜晶体管的电流-电压曲线图。
附图标记说明：
10、20、30、40、50：薄膜晶体管；
100：基板；
120：半导体层；
140：绝缘层；
160：保护层；
1000、2000、3000、4000、5000：像素结构；
W、W2：接触孔；
D：漏极；
G：栅极；
GI：栅绝缘层；
PE：像素电极；
S：源极；
S1、S1’：底面；
S2、S2’：顶面；
S3、S3’：侧面。
具体实施方式
图1是本发明第一实施例的薄膜晶体管的剖面示意图。请参照图1，本实施例的薄膜晶体管10配置在基板100上。就光学特性而言，基板100可为透光基板或不透光/反射基板。透光基板的材质可选自玻璃、石英、有机聚合物、其他适当材料或其组合。不透光/反射基板的材质可选自导电材料、金属、晶圆、陶瓷、其他适当材料或其组合。需说明的是，若基板100选用导电材料时，则需在基板100搭载薄膜晶体管的构件之前，在基板100上形成一绝缘层(未示出)，以避免基板100与薄膜晶体管的构件之间发生短路的问题。就机械特性而言，基板100可为刚性基板或可挠性基板。刚性基板的材质可选自玻璃、石英、导电材料、金属、晶圆、陶瓷、其他适当材料或其组合。可挠性基板的材质可选自超薄玻璃、有机聚合物(例如：塑料)、其他适当材料或其组合。
本实施例的薄膜晶体管10包括栅极G、栅绝缘层GI、半导体层120、绝缘层140以及源极S与漏极D。
如图1所示，栅极G配置在基板100上。在本实施例中，若所制造的薄膜晶体管10欲应用于显示领域，则在形成栅极G时，还可同时形成与栅极G电性连接的扫描线(未示出)。栅极G一般是使用金属材料。但本发明不限于此，在其他实施例中，栅极G也可以使用其他导电材料，其例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其组合。
如图1所示，栅绝缘层GI覆盖栅极G与基板100。栅绝缘层GI的材料可为无机材料、有机材料或上述材料的组合，其中无机材料例如氧化硅、氮化硅、氮氧化硅，但本发明不限于此。
漏极D配置在栅绝缘层GI上。漏极D的材质为金属。但本发明不限于此，在其他实施例中，漏极D也可以使用其他导电材料，其例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其组合。漏极D具有面向栅绝缘层GI的底面S1、背向底面S1的顶面S2以及连接底面S1与顶面S2的至少一侧面S3。
半导体层120位于栅绝缘层GI上且配置在栅极G上方。在本实施例中，半导体层120为完整且无接触孔的图案。在本实施例中，半导体层120的材质可为金属氧化物半导体，例如氧化铟镓锌(Indium-Gallium-ZincOxide,IGZO)、氧化锌(ZnO)、氧化铟锌(Indium-ZincOxide,IZO)、氧化镓锌(Gallium-ZincOxide,GZO)、氧化锌锡(Zinc-TinOxide,ZTO)、氧化铟锡(Indium-TinOxide,ITO)、氧化镍钴(NiCo2O4)等，但本发明不限于此，在其他实施例中，半导体层120的材质也可为非晶硅、单晶硅、多晶硅或其他适当材料。如图1所示，半导体层120覆盖漏极D的顶面S2以及至少一侧面S3。换言之，在本实施例中，漏极D与半导体层120之间的接触结构为共平面(coplanar)结构，漏极D可通过此结构与半导体层120电性连接。半导体层120具有面向栅绝缘层GI的底面S1’、背向底面S1’的顶面S2’以及连接底面S1’与顶面S2’的至少一侧面S3’。
源极S配置在栅绝缘层GI上。源极S的材质为金属。但本发明不限于此，在其他实施例中，源极S也可以使用其他导电材料，其例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其组合。
绝缘层140配置于源极S与半导体层120之间，且绝缘层140具有接触孔W。在本实施例中，绝缘层140的接触孔W暴露出半导体层120的顶面S2’。源极S填入绝缘层140的接触孔W而与半导体层120电性连接。
值得一提的是，在本实施例中，源极S以及漏极D与半导体层120之间的接触结构不同。因此，源极S与半导体层120之间具有第一接触阻抗，漏极D与半导体层120之间具有第二接触阻抗，且第一接触阻抗与第二接触阻抗不相同。基于使薄膜晶体管10的电性稳定的观点而言，第一接触阻抗较佳为小于第二接触阻抗。也就是说，在本实施例的薄膜晶体管10中，通过将源极S与半导体层120以其接面的接触阻抗较低的方式配置，可使薄膜晶体管10的电性更为稳定。
图2是具有图1的薄膜晶体管的像素结构的剖面示意图。请参照图2，在本实施例中，可将像素结构1000应用于任何适合的电子装置，其例如是液晶显示面板(liquidcrystaldisplay,LCD)、有机发光二极管(organiclightemittingdiode,OLED)等。在将像素结构1000应用于显示面板的情况下，可于形成薄膜晶体管10的源极S时，同时形成与源极S电性连接的数据线(未示出)，并可于形成薄膜晶体管10的栅极G时，同时形成与栅极G电性连接的扫描线(未示出)。此外，如图2所示，像素电极PE通过接触孔W2与漏极D电性连接。源极S与像素电极PE之间具有保护层160，以使源极S与像素电极PE彼此电性隔离。
图3是本发明第二实施例的薄膜晶体管的剖面示意图。请参照图3，薄膜晶体管20与图1的薄膜晶体管10类似，因此相同或相似的构件以相同或相似的符号表示，且不再重复说明。薄膜晶体管20与薄膜晶体管10的差异在于，绝缘层140的接触孔W暴露出半导体层120的顶面S2’以及至少一侧面S3’。
类似地，在本实施例中，源极S通过接触孔W与半导体层120电性连接，半导体层120覆盖漏极D的顶面S2以及至少一侧面S3而彼此电性连接。源极S以及漏极D与半导体层120之间的接触结构不同。因此，源极S与半导体层120之间具有第一接触阻抗，漏极D与半导体层120之间具有第二接触阻抗，且第一接触阻抗与第二接触阻抗不相同。基于使薄膜晶体管20的电性稳定的观点而言，第一接触阻抗较佳为小于第二接触阻抗。也就是说，在本实施例的薄膜晶体管20中，通过将源极S与半导体层120以其接面的接触阻抗较低的方式配置，可使薄膜晶体管20的电性更为稳定。
图4是具有图3的薄膜晶体管的像素结构的剖面示意图。请参照图4，在本实施例中，可将像素结构2000应用于任何适合的电子装置，其例如是LCD、OLED等。在将像素结构2000应用于显示面板的情况下，可于形成薄膜晶体管20的源极S时，同时形成与源极S电性连接的数据线(未示出)，并可于形成薄膜晶体管20的栅极G时，同时形成与栅极G电性连接的扫描线(未示出)。此外，如图4所示，像素电极PE通过接触孔W2与漏极D电性连接。源极S与像素电极PE之间具有保护层160，以使源极S与像素电极PE彼此电性隔离。
图5是本发明第三实施例的薄膜晶体管的剖面示意图。请参照图5，薄膜晶体管30与图1的薄膜晶体管10的相同或相似的构件以相同或相似的符号表示，且不再重复说明。半导体层120位于栅绝缘层GI上且配置在栅极G上方。半导体层120具有面向栅绝缘层GI的底面S1’、背向底面S1’的顶面S2’以及连接底面S1’与顶面S2’的至少一侧面S3’。绝缘层140配置于源极S与半导体层120之间，且绝缘层140具有接触孔W。绝缘层140的接触孔W暴露出半导体层120的顶面S2’。源极S填入绝缘层140的接触孔W而与半导体层120电性连接。薄膜晶体管30与薄膜晶体管10的差异在于，漏极D配置于绝缘层140与半导体层120之间。更具体而言，漏极D覆盖半导体层120的顶面S2’以及至少一侧面S3’，从而使漏极D与半导体层120彼此电性连接。
值得一提的是，在本实施例中，源极S以及漏极D与半导体层120之间的接触结构不同。因此，源极S与半导体层120之间具有第一接触阻抗，漏极D与半导体层120之间具有第二接触阻抗，且第一接触阻抗与第二接触阻抗不相同。基于使薄膜晶体管30的电性稳定的观点而言，第一接触阻抗较佳为小于第二接触阻抗。也就是说，在本实施例的薄膜晶体管30中，通过将源极S与半导体层120以其接面的接触阻抗较低的方式配置，可使薄膜晶体管30的电性更为稳定。
图6是具有图5的薄膜晶体管的像素结构的剖面示意图。请参照图6，在本实施例中，可将像素结构3000应用于任何适合的电子装置，其例如是LCD、OLED等。在将像素结构3000应用于显示面板的情况下，可于形成薄膜晶体管30的源极S时，同时形成与源极S电性连接的数据线(未示出)，并可于形成薄膜晶体管30的栅极G时，同时形成与栅极G电性连接的扫描线(未示出)。此外，如图6所示，像素电极PE通过接触孔W2与漏极D电性连接。源极S与像素电极PE之间具有保护层160，以使源极S与像素电极PE彼此电性隔离。
图7是本发明第四实施例的薄膜晶体管的剖面示意图。请参照图7，薄膜晶体管40与图1的薄膜晶体管10的相同或相似的构件以相同或相似的符号表示，且不再重复说明。半导体层120位于栅绝缘层GI上且配置在栅极G上方。半导体层120具有面向栅绝缘层GI的底面S1’、背向底面S1’的顶面S2’以及连接底面S1’与顶面S2’的至少一侧面S3’。绝缘层140配置于源极S与半导体层120之间，且绝缘层140具有接触孔W。特别的是，绝缘层140的接触孔W暴露出半导体层120的顶面S2’以及至少一侧面S3’。源极S填入绝缘层140的接触孔W而与半导体层120电性连接。在本实施例中，漏极D配置于绝缘层140与半导体层120之间。更具体而言，漏极D覆盖半导体层120的顶面S2’以及至少一侧面S3’，从而使漏极D与半导体层120彼此电性连接。
值得一提的是，在本实施例中，源极S以及漏极D与半导体层120之间的接触结构不同。因此，源极S与半导体层120之间具有第一接触阻抗，漏极D与半导体层120之间具有第二接触阻抗，且第一接触阻抗与第二接触阻抗不相同。基于使薄膜晶体管40的电性稳定的观点而言，第一接触阻抗较佳为小于第二接触阻抗。也就是说，在本实施例的薄膜晶体管40中，通过将源极S与半导体层120以其接面的接触阻抗较低的方式配置，可使薄膜晶体管40的电性更为稳定。
图8是具有图7的薄膜晶体管的像素结构的剖面示意图。请参照图8，在本实施例中，可将像素结构4000应用于任何适合的电子装置，其例如是LCD、OLED等。在将像素结构4000应用于显示面板的情况下，可于形成薄膜晶体管40的源极S时，同时形成与源极S电性连接的数据线(未示出)，并可于形成薄膜晶体管40的栅极G时，同时形成与栅极G电性连接的扫描线(未示出)。此外，如图9所示，像素电极PE通过接触孔W2与漏极D电性连接。源极S与像素电极PE之间具有保护层160，以使源极S与像素电极PE彼此电性隔离。
图9是本发明第五实施例的薄膜晶体管的剖面示意图。请参照图9，薄膜晶体管50与图1的薄膜晶体管10的相同或相似的构件以相同或相似的符号表示，且不再重复说明。半导体层120位于栅绝缘层GI上且配置在栅极G上方。半导体层120具有面向栅绝缘层GI的底面S1’、背向底面S1’的顶面S2’以及连接底面S1’与顶面S2’的至少一侧面S3’。特别的是，源极S覆盖半导体层120的顶面S2’以及至少一侧面S3’，从而使源极S与半导体层120彼此电性连接。漏极D具有面向栅绝缘层GI的底面S1、背向底面S1的顶面S2以及连接底面S1与顶面S2的至少一侧面S3。半导体层120覆盖漏极D的顶面S2以及至少一侧面S3，从而使漏极D与半导体层120彼此电性连接。
值得一提的是，在本实施例中，源极S以及漏极D与半导体层120之间的接触结构不同。因此，源极S与半导体层120之间具有第一接触阻抗，漏极D与半导体层120之间具有第二接触阻抗，且第一接触阻抗与第二接触阻抗不相同。基于使薄膜晶体管50的电性稳定的观点而言，第一接触阻抗较佳为小于第二接触阻抗。也就是说，在本实施例的薄膜晶体管50中，通过将源极S与半导体层120以其接面的接触阻抗较低的方式配置，可使薄膜晶体管50的电性更为稳定。
图10是具有图9的薄膜晶体管的像素结构的剖面示意图。请参照图10，在本实施例中，可将像素结构5000应用于任何适合的电子装置，其例如是LCD、OLED等。在将像素结构5000应用于显示面板的情况下，可于形成薄膜晶体管50的源极S时，同时形成与源极S电性连接的数据线(未示出)，并可于形成薄膜晶体管50的栅极G时，同时形成与栅极G电性连接的扫描线(未示出)。此外，如图10所示，像素电极PE通过接触孔W2与漏极D电性连接。源极S与像素电极PE之间具有保护层160，以使源极S与像素电极PE彼此电性隔离。
以下将参照图式，来比较本发明的图1的薄膜晶体管10与现有的薄膜晶体管的电性稳定度。应先说明的是，薄膜晶体管10与现有的薄膜晶体管的差异在于，薄膜晶体管10是将源极与半导体层以其接面的接触阻抗较低且将漏极与半导体层以其接面的接触阻抗较高的方式配置，而现有的薄膜晶体管则是将源极与半导体层以其接面的接触阻抗较高且将漏极与半导体层以其接面的接触阻抗较低的方式配置。
图11是现有的薄膜晶体管的电流-电压曲线图。图12是图1的薄膜晶体管的电流-电压曲线图。请同时参照图11与图12，纵轴为电流(安培)，横轴为栅极阈值电压(gatethresholdvoltage)(伏特)。如图11所示，现有的薄膜晶体管在分别提供10伏特的操作电压(圆点曲线)与1伏特的操作电压(方形点曲线)的情况下，其栅极阈值电压差异很大(约15伏特)。特别的是，本发明第一实施例的薄膜晶体管10在分别提供10伏特的操作电压(圆点曲线)与1伏特的操作电压(方形点曲线)的情况下，其栅极阈值电压实质上相同。由此可知，通过将源极与半导体层以其接面的接触阻抗较低的方式配置，可使薄膜晶体管的电性更为稳定。
综上所述，在本发明一实施例的薄膜晶体管中，源极与漏极分别位于不同的膜层。如此一来，可减少薄膜晶体管中的接触孔数量，甚至不需通过接触孔即可使源极以及漏极与半导体层电性连接，从而有助于薄膜晶体管尺寸的缩小。此外，在源极以及漏极与半导体层之间具有不同的接触阻抗的情况下，将源极与半导体层以其接面的接触阻抗较低的方式配置，并将漏极与半导体层以其接面的接触阻抗较高的方式配置。如此一来，薄膜晶体管可具有更良好的电性稳定度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
一栅极；
一栅绝缘层，覆盖该栅极；
一半导体层，位于该栅绝缘层上且配置在该栅极上方；以及
一源极与一漏极，配置在该栅绝缘层上且分别与该半导体层电性连接，
其中，该源极与该漏极分别位于不同的膜层，该源极与该半导体层之间具有一第一接触阻抗，该漏极与该半导体层之间具有一第二接触阻抗，且该第一接触阻抗小于该第二接触阻抗。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括一绝缘层，配置于该源极与该半导体层之间且具有暴露出该半导体层的一接触孔，其中：
该源极填入该绝缘层的该接触孔而与该半导体层电性连接，且
该漏极配置于该半导体层与该栅绝缘层之间。
3.根据权利要求2所述的薄膜晶体管，其特征在于，该半导体层具有面向该栅绝缘层的一底面、背向该底面的一顶面以及连接该底面与该顶面的至少一侧面，该绝缘层的该接触孔暴露出该半导体层的该顶面，且该绝缘层覆盖该半导体层的该侧面。
4.根据权利要求2所述的薄膜晶体管，其特征在于，该半导体层具有面向该栅绝缘层的一底面、背向该底面的一顶面以及连接该底面与该顶面的至少一侧面，该绝缘层的该接触孔暴露出该半导体层的该顶面以及该至少一侧面。
5.根据权利要求2所述的薄膜晶体管，其特征在于，该漏极具有面向该栅绝缘层的一底面、背向该底面的一顶面以及连接该底面与该顶面的至少一侧面，该半导体层覆盖该漏极的该顶面以及该至少一侧面。
6.根据权利要求1所述的薄膜晶体管，其特征在于，还包括一绝缘层，配置于该源极与该半导体层之间且具有暴露出该半导体层的一接触孔，其中：
该源极填入该绝缘层的该接触孔而与该半导体层电性连接，且
该漏极配置于该绝缘层与该半导体层之间。
7.根据权利要求6所述的薄膜晶体管，其特征在于，该半导体层具有面向该栅绝缘层的一底面、背向该底面的一顶面以及连接该底面与该顶面的至少一侧面，该绝缘层的该接触孔暴露出该半导体层的该顶面，且该绝缘层覆盖该半导体层的该侧面。
8.根据权利要求6所述的薄膜晶体管，其特征在于，该半导体层具有面向该栅绝缘层的一底面、背向该底面的一顶面以及连接该底面与该顶面的至少一侧面，该绝缘层的该接触孔暴露出该半导体层的该顶面以及该至少一侧面。
9.根据权利要求6所述的薄膜晶体管，其特征在于，该半导体层具有面向该栅绝缘层的一底面、背向该底面的一顶面以及连接该底面与该顶面的至少一侧面，该漏极覆盖该半导体层的该顶面以及该至少一侧面。
10.根据权利要求1所述的薄膜晶体管，其特征在于：
该半导体层具有面向该栅绝缘层的一底面、背向该底面的一顶面以及连接该底面与该顶面的至少一侧面，该源极覆盖该半导体层的该顶面以及该至少一侧面，且
该漏极具有面向该栅绝缘层的一底面、背向该底面的一顶面以及连接该底面与该顶面的至少一侧面，该半导体层覆盖该漏极的该顶面以及该至少一侧面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103125087A TW201605053A (zh) | 2014-07-22 | 2014-07-22 | 薄膜電晶體 |
| TW103125087 | 2014-07-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105304720A true CN105304720A (zh) | 2016-02-03 |
Family
ID=55167364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410655794.5A Pending CN105304720A (zh) | 2014-07-22 | 2014-11-17 | 薄膜晶体管 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9373683B2 (zh) |
| CN (1) | CN105304720A (zh) |
| TW (1) | TW201605053A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107490917A (zh) * | 2017-09-27 | 2017-12-19 | 武汉华星光电技术有限公司 | 一种薄膜晶体管阵列基板及显示装置 |
| CN108010917A (zh) * | 2017-11-02 | 2018-05-08 | 中华映管股份有限公司 | 有源器件阵列基板及其制作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019040026A (ja) * | 2017-08-24 | 2019-03-14 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN109411545A (zh) * | 2018-09-30 | 2019-03-01 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060175609A1 (en) * | 2004-05-20 | 2006-08-10 | Chan Isaac W T | Vertical thin film transistor with short-channel effect suppression |
| US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
| CN102254938A (zh) * | 2010-10-21 | 2011-11-23 | 友达光电股份有限公司 | 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构 |
| CN103000693A (zh) * | 2012-10-08 | 2013-03-27 | 京东方科技集团股份有限公司 | 薄膜晶体管、显示器件及其制造方法、显示装置 |
| CN103094354A (zh) * | 2013-01-28 | 2013-05-08 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100692448B1 (ko) * | 2003-11-17 | 2007-03-09 | 후지제롯쿠스 가부시끼가이샤 | 유기 반도체 트랜지스터 소자, 이것을 사용한 반도체 장치및 그 반도체 장치의 제조 방법 |
| JP2007019014A (ja) * | 2005-07-06 | 2007-01-25 | Samsung Sdi Co Ltd | 平板表示装置及びその製造方法 |
| CN101803031B (zh) * | 2007-09-18 | 2012-07-04 | 夏普株式会社 | 半导体装置的制造方法以及半导体装置 |
| TW201023341A (en) * | 2008-12-12 | 2010-06-16 | Ind Tech Res Inst | Integrated circuit structure |
| US8174021B2 (en) | 2009-02-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US20130069067A1 (en) * | 2011-09-20 | 2013-03-21 | Keun Chun Youn | Organic light emitting diode (oled) display device and method for manufacturing the same |
| KR101988925B1 (ko) * | 2012-12-10 | 2019-06-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| KR102022396B1 (ko) * | 2013-02-20 | 2019-09-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
-
2014
- 2014-07-22 TW TW103125087A patent/TW201605053A/zh unknown
- 2014-10-06 US US14/506,693 patent/US9373683B2/en not_active Expired - Fee Related
- 2014-11-17 CN CN201410655794.5A patent/CN105304720A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060175609A1 (en) * | 2004-05-20 | 2006-08-10 | Chan Isaac W T | Vertical thin film transistor with short-channel effect suppression |
| US20100133539A1 (en) * | 2008-12-03 | 2010-06-03 | Hoon Kang | Thin-film transistor and method of manufacturing the same |
| CN102254938A (zh) * | 2010-10-21 | 2011-11-23 | 友达光电股份有限公司 | 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构 |
| CN103000693A (zh) * | 2012-10-08 | 2013-03-27 | 京东方科技集团股份有限公司 | 薄膜晶体管、显示器件及其制造方法、显示装置 |
| CN103094354A (zh) * | 2013-01-28 | 2013-05-08 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107490917A (zh) * | 2017-09-27 | 2017-12-19 | 武汉华星光电技术有限公司 | 一种薄膜晶体管阵列基板及显示装置 |
| WO2019061601A1 (zh) * | 2017-09-27 | 2019-04-04 | 武汉华星光电技术有限公司 | 一种薄膜晶体管阵列基板及显示装置 |
| CN108010917A (zh) * | 2017-11-02 | 2018-05-08 | 中华映管股份有限公司 | 有源器件阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160027873A1 (en) | 2016-01-28 |
| US9373683B2 (en) | 2016-06-21 |
| TW201605053A (zh) | 2016-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105308752B (zh) | 薄膜晶体管、其制造方法和包括其的显示装置 | |
| CN103299431B (zh) | 半导体装置 | |
| US20120146029A1 (en) | Thin film transistor array panel | |
| KR102281848B1 (ko) | 박막 트랜지스터 제조 방법과 박막 트랜지스터 | |
| CN108172595A (zh) | 薄膜晶体管基底 | |
| CN105390551A (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US20160093643A1 (en) | Oxide semiconductor transistor used as pixel element of display device and manufacturing method therefor | |
| CN105304720A (zh) | 薄膜晶体管 | |
| CN104795447A (zh) | 半导体结构 | |
| CN106887436B (zh) | 薄膜晶体管阵列基板及其制备方法 | |
| US9543336B2 (en) | Thin film transistor array panel | |
| US8937308B1 (en) | Oxide semiconductor thin film transistor | |
| US9236492B2 (en) | Active device | |
| CN116565027A (zh) | 制造薄膜晶体管的方法 | |
| CN104752437A (zh) | 制造薄膜晶体管阵列基板的方法 | |
| CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN111146212B (zh) | 半导体基板 | |
| CN206961834U (zh) | 薄膜晶体管和像素结构 | |
| US20160172508A1 (en) | Thin film transistor with improved electrical characteristics | |
| KR101829805B1 (ko) | 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
| KR20140144566A (ko) | 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
| CN103715268A (zh) | 氧化物薄膜晶体管及显示装置 | |
| CN100502049C (zh) | 具有双栅极结构的非晶硅薄膜晶体管及其制造方法 | |
| US20150144941A1 (en) | Display substrate comprising pixel tft and driving tft and preparation method thereof | |
| CN104157611A (zh) | 氧化物半导体tft基板的制作方法及其结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160203 |
|
| RJ01 | Rejection of invention patent application after publication |