CN105390551A - 薄膜晶体管及其制造方法、阵列基板、显示装置 - Google Patents
薄膜晶体管及其制造方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN105390551A CN105390551A CN201510713921.7A CN201510713921A CN105390551A CN 105390551 A CN105390551 A CN 105390551A CN 201510713921 A CN201510713921 A CN 201510713921A CN 105390551 A CN105390551 A CN 105390551A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- channel region
- film transistor
- thin
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 171
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 20
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 12
- 229960003753 nitric oxide Drugs 0.000 claims description 6
- 235000019391 nitrogen oxide Nutrition 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 2
- 229910001887 tin oxide Inorganic materials 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 14
- 239000010408 film Substances 0.000 description 14
- 230000009286 beneficial effect Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
本发明提供了一种薄膜晶体管及其制造方法、阵列基板、显示装置，涉及显示技术领域，用于解决低温多晶硅薄膜晶体管漏电流大、功耗高的问题。其中，所述薄膜晶体管包括半导体层，所述半导体层包括第一半导体层和第二半导体层，所述第一半导体层与所述第二半导体层层叠设置，所述第一半导体层的材料为低温多晶硅，所述第二半导体层的载流子迁移率小于所述第一半导体层的载流子迁移率。前述薄膜晶体管用于阵列基板中，驱动像素点。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制造方法、阵列基板、显示装置。
背景技术
薄膜晶体管(ThinFilmTransistor，简称TFT)是显示装置的关键器件，显示装置中每一个像素点都是由集成于该像素点中的薄膜晶体管来驱动的。
薄膜晶体管一般包括栅极、半导体层、源极和漏极，根据半导体层材料的不同，薄膜晶体管可分为非晶硅(a-Si：H)、低温多晶硅(LowTemperaturePoly-Silicon，简称LTPS)、高温多晶硅(HighTemperaturePoly-Silicon，简称HTPS)、氧化物半导体等多种类型，其中，低温多晶硅薄膜晶体管以其载流子迁移率高的优点，得到广泛应用。
虽然低温多晶硅薄膜晶体管的载流子迁移率较高，但是其在关态时的漏电流较大，这造成显示装置维持一帧画面显示的时间较短，导致显示装置必须采用高频驱动(即画面的刷新频率高)，而高频驱动无疑会增加显示装置的功耗。
发明内容
为克服上述现有技术中的缺陷，本发明提供一种薄膜晶体管及其制造方法、阵列基板、显示装置，以减小低温多晶硅薄膜晶体管的漏电流，从而降低显示装置的功耗。
为达到上述目的，本发明采用如下技术方案：
本发明的第一方面提供了一种薄膜晶体管，包括半导体层，所述半导体层包括第一半导体层和第二半导体层，所述第一半导体层与所述第二半导体层层叠设置，所述第一半导体层的材料为低温多晶硅，所述第二半导体层的载流子迁移率小于所述第一半导体层的载流子迁移率。
上述薄膜晶体管的半导体层包括相层叠的第一半导体层和第二半导体层，其中第一半导体层由低温多晶硅形成，第二半导体层的载流子迁移率小于第一半导体层。当薄膜晶体管处于开态时，由于第一半导体层的载流子迁移率高于第二半导体层，第一半导体层会对电子产生吸引作用，因此电子从第一半导体层中通过，从而获得载流子迁移率高、浓度高的开态电流；当薄膜晶体管处于关态时，由于此时第一半导体层内几乎没有电子，成为耗尽层，会对电子产生排斥作用，因此电子会从第二半导体层中通过，从而获得载流子迁移率低、浓度低的漏电流，这就解决了低温多晶硅薄膜晶体管漏电流大的问题，使得低温多晶硅薄膜晶体管能够适用于低频驱动，降低了低温多晶硅薄膜晶体管的功耗。
本发明的第二方面提供了一种薄膜晶体管的制造方法，所述制造方法包括形成半导体层的步骤，所述半导体层包括第一半导体层和第二半导体层，所述第一半导体层与所述第二半导体层层叠设置，所述第一半导体层的材料为低温多晶硅，所述第二半导体层的载流子迁移率小于所述第一半导体层的载流子迁移率。
上述薄膜晶体管的制造方法所能够产生的有益效果与本发明所提供的薄膜晶体管所能够产生的有益效果相同，在此不再赘述。
本发明的第三方面提供了一种阵列基板，包括：衬底基板，及设置于所述衬底基板上的多个薄膜晶体管，所述薄膜晶体管为本发明所提供的薄膜晶体管。
上述阵列基板所能够产生的有益效果与本发明所提供的薄膜晶体管所能够产生的有益效果相同，在此不再赘述。
本发明的第四方面提供了一种显示装置，包括阵列基板，所述阵列基板为本发明所提供的阵列基板。
上述显示装置所能够产生的有益效果与本发明所提供的薄膜晶体管所能够产生的有益效果相同，在此不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例一所提供的阵列基板的结构图；
图2为本发明实施例二所提供的阵列基板的结构图；
图3为本发明实施例三所提供的阵列基板的结构图；
图4为本发明实施例四所提供的阵列基板的结构图。
附图标记说明：
1-衬底基板；2-缓冲层；
3-半导体层；31-第一半导体层；
a1-第一沟道区；a2-第二沟道区；
b1-第一重掺杂区；b2-第二重掺杂区；
b3-第三重掺杂区；c1-第一轻掺杂区；
c2-第二轻掺杂区；c3-第三轻掺杂区；
c4-第四轻掺杂区；32-第二半导体层；
d1-第三沟道区；d2-第四沟道区；
4-栅极绝缘层；5-栅极；
51-第一栅极；52-第二栅极；
6-钝化层；7-源极；
8-漏极；9-平坦化层；
10-公共电极；11-绝缘层；
12-像素电极。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
实施例一
参见图1，本实施例提供了一种薄膜晶体管，该薄膜晶体管包括半导体层3，该半导体层3包括第一半导体层31和第二半导体层32，第一半导体层31与第二半导体层32层叠设置，第一半导体层31的材料为低温多晶硅，第二半导体层32的载流子迁移率小于第一半导体层31的载流子迁移率。
现有技术中的低温多晶硅薄膜晶体管的半导体层仅由低温多晶硅形成，这就造成无论薄膜晶体管处于开态还是关态，电子均会从低温多晶硅中通过，由于低温多晶硅的载流子迁移率较高，因此导致在关态时电流的载流子迁移率高、浓度高，即漏电流较大。相比于现有技术，本实施例所提供的薄膜晶体管的半导体层3包括相层叠的第一半导体层31和第二半导体层32，其中第一半导体层31由低温多晶硅形成，第二半导体层32的载流子迁移率小于第一半导体层31。当薄膜晶体管处于开态时，由于第一半导体层31的载流子迁移率高于第二半导体层32，第一半导体层31会对电子产生吸引作用，因此电子从第一半导体层31中通过，第一半导体层31的载流子迁移率较高，从而能够获得载流子迁移率高、浓度高的开态电流；当薄膜晶体管处于关态时，由于此时第一半导体层31内几乎没有电子，成为耗尽层，会对电子产生排斥作用，因此电子会从第二半导体层32中通过，第二半导体层32的载流子迁移率较低，从而获得载流子迁移率低、浓度低的漏电流，即减小了漏电流，这就使得低温多晶硅薄膜晶体管能够适用于低频驱动，进而降低了低温多晶硅薄膜晶体管的功耗。
第二半导体层32的材料优选的可包括金属氧化物半导体、金属氮化物半导体、金属氮氧化物半导体和非晶硅等中的至少一种，这些材料的载流子迁移率小于低温多晶硅的载流子迁移率，从而保证了在薄膜晶体管开态时电子从载流子迁移率高的第一半导体层31中通过，在薄膜晶体管关态时电子从载流子迁移率低的第二半导体层32中通过。可选的，第二半导体层32的材料包括铟镓锌氧化物、铟锡锌氧化物、铟锌氧化物、铟锡氧化物、氧化锌、氧化锡、镓锌氧化物、锌的氮氧化物、锡的氮氧化物等中的至少一种。
值得一提的是，由于金属氧化物半导体本身的材料特性，其漏电流相比其它材料更低，因此第二半导体层32的材料更优选的为金属氧化物半导体，从而使薄膜晶体管在关态时的漏电流进一步减小。
第二半导体层32的厚度优选的应在合理的范围之内，这是由于若第二半导体层32的厚度太薄，则第二半导体层32内的电子数量过少，不能对电子产生吸引作用，那么在膜晶体管处于关态时，第二半导体层32相对于电子数量同样很少的第一半导体层31，电子可能会选择从载流子迁移率较高的第一半导体层31中通过，导致无法获得载流子迁移率低、浓度低的漏电流；若第二半导体层32的厚度太厚，则第二半导体层32内的电子数量过多，会导致电子通过第二半导体层32时的载流子迁移率增大，浓度增大，同样无法获得载流子迁移率低、浓度低的漏电流。优选的，第二半导体层32的厚度范围为5nm～200nm。
第二半导体层32的结构可为单层薄膜结构或多层薄膜的层叠结构，并且当第二半导体层32的结构为多层薄膜的层叠结构时，第二半导体层32所包括的各层薄膜的材料可相同，也可不同，需要说明的是，此处所说的“不同”是指第二半导体层32所包括的各层薄膜中至少有两层薄膜的材料不同。
第二半导体层32优选的可设置于第一半导体层31的上方，即先形成第一半导体层31，再形成第二半导体层32，使得第一半导体层31能够形成在一个平坦的表面，不会产生段差，保证了第一半导体层31具有良好的电性能。当然，第二半导体层32也可设置于第一半导体层31的下方，本实施例对此并不限定。
再次参见图1，本实施例所提供的薄膜晶体管中，第一半导体层31可包括：沟道区a、第一重掺杂区b1和第二重掺杂区b2，第一重掺杂区b1和第二重掺杂区b2分别位于沟道区a的两侧；第二半导体层32在第一半导体层31的沟道区a上的正投影位于该沟道区a内。本实施例所提供的薄膜晶体管还包括：栅极5、源极7和漏极8，其中，栅极5与第一半导体层31的沟道区a对应设置，可设置于沟道区a的上方或下方；源极7与第一重掺杂区b1电接触，以使源极7与第一重掺杂区b1之间形成良好的欧姆接触，漏极8与第二重掺杂区b2电接触，以使漏极8与第二重掺杂区b2之间形成良好的欧姆接触。
实施例二
基于实施例一，如图2所示，本实施例所提供的薄膜晶体管中，在第一半导体层31的第一重掺杂区b1和沟道区a之间设置第一轻掺杂区c1，并在第二重掺杂区b2和沟道区a之间设置第二轻掺杂区c2。
由于轻掺杂区中所掺杂的金属离子的浓度少于重掺杂区中所掺杂的金属离子的浓度，因此轻掺杂区的电阻小于重掺杂区的电阻，从而在第一半导体层31尺寸不变的前提下，相当于增大了第一半导体层31的电阻，即增大了电子传导路径上的电阻，进一步减小了薄膜晶体管在关态时的漏电流。
实施例三
基于实施例一，如图3所示，本实施例所提供的薄膜晶体管中，第一半导体层31的沟道区a包括第一沟道区a1和第二沟道区a2；第一半导体层31还包括第三重掺杂区b3，该第三重掺杂区b3位于第一沟道区a1和第二沟道区a2之间。第二半导体层32包括第三沟道区d1和第四沟道区d2，该第三沟道区d1在第一沟道区a1上的正投影位于该第一沟道区a1内，该第四沟道区d2在第二沟道区a2上的正投影位于该第二沟道区a2内。薄膜晶体管中的栅极5包括第一栅极51和第二栅极52，该第一栅极51与第一沟道区a1对应设置的，该第二栅极52与第二沟道区a2对应设置。
上述结构的薄膜晶体管相对于普通单栅极的薄膜晶体管多了一个栅极，并且相应的增加了与多出的栅极对应的沟道，这相当于延长了电子传导的路径，从而增大了电子传导路上的电阻，进一步减小了薄膜晶体管在关态时的漏电流。
实施例三
基于实施例二和实施例三，本实施例将实施例二中在电子传导路径上设置轻掺杂区的结构和实施例三中设置双栅极的结构相结合，如图4所示，本实施例所提供的薄膜晶体管中，在第一半导体层31的第一重掺杂区b1与第一沟道区a1之间设置第一轻掺杂区c1，在第一沟道区a1与第三重掺杂区b3之间设置第二轻掺杂区c2，在第三重掺杂区b3与第二沟道区a2之间设置第三轻掺杂区c3，在第二沟道区a2与第二重掺杂区b2之间设置第四轻掺杂区c4。
本实施例中，通过设置双栅极的结构，并在每个栅极下方对应设置沟道区，增加了电子传导路径的长度，从而增加了电子传导路径上的电阻；并且通过在第一半导体层中设置轻掺杂区，也增加了电子传导路径上的电阻，从而较大程度地减小了薄膜晶体管在关态时的漏电流。
实施例四
基于实施例一～实施例三，本实施例提供了一种薄膜晶体管的制造方法，该制造方法包括形成半导体层3的步骤，所形成的半导体层3包括第一半导体层31和第二半导体层32，第一半导体层31与第二半导体层32层叠设置，第一半导体层31的材料为低温多晶硅，第二半导体层32的载流子迁移率小于第一半导体层31的载流子迁移率。
采用本实施例所提供的制造方法制造的薄膜晶体管，当处于开态时，由于第一半导体层31的载流子迁移率高于第二半导体层32，因此电子从第一半导体层31中通过，从而获得载流子迁移率高、浓度高的开态电流；当处于关态时，由于第一半导体层31为耗尽层，会对电子产生排斥作用，因此电子会从载流子迁移率较低的第二半导体层32中通过，从而获得载流子迁移率低、浓度低的漏电流，实现了减小薄膜晶体管漏电流的目的，使得低温多晶硅薄膜晶体管能够适用于低频驱动，降低了其功耗。
可选的，以第二半导体层32位于第一半导体层31上方为例，形成半导体层3的过程可为：沉积低温多晶硅层；采用构图工艺去除部分低温多晶硅材料，形成第一半导体层31的图形；在第一半导体层31上沉积第二半导体层32的材料，采用构图工艺去除部分第二半导体层32的材料，形成第二半导体层32的图形。
实施例五
基于实施例一～实施例三，如图1～图4所示，本实施例提供了一种阵列基板，该阵列基板包括衬底基板1，及设置于衬底基板1上的多个薄膜晶体管，该薄膜晶体管为实施例一～实施例三中所述的薄膜晶体管。
由于实施例一～实施例三中所述的薄膜晶体管在关态时的漏电流较小，因此本实施例所提供的阵列基板的驱动频率能够降低，从而使阵列基板的功耗降低。
再次参见图1～图4，为了防止衬底基板1上的杂质离子污染半导体层3，可在衬底基板1上设置缓冲层2，以隔绝衬底基板1与半导体层3。
以栅极5设置于半导体层3的上方为例，本实施例所提供的阵列基板还可包括：设置于半导体层3与栅极5之间的栅极绝缘层4；覆盖在栅极5上的钝化层6；覆盖在源极7和漏极8上的平坦化层9；设置于平坦化层9上的公共电极10；覆盖在公共电极10上的绝缘层11；设置于绝缘层11上的像素电极12，该像素电极12与漏极8电连接。当然，本实施例所提供的阵列基板还可以有其它的变形，在此不再一一赘述。
实施例六
基于实施例五，本实施例提供了一种显示装置，该显示装置包括实施例五所述的阵列基板。
由于实施例五所述的阵列基板具有可适用于低频驱动、功耗低的优点，因此本实施例所提供的显示装置也可适用于低频驱动，且功耗低。
本实施例所提供的显示装置可为液晶类型的显示装置，OLED(OrganicLight-EmittingDiode，有机发光二极管)类型的显示装置，或电子纸类型的显示装置。
此外，本实施例所提供的显示装置可应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种薄膜晶体管，包括半导体层，其特征在于，所述半导体层包括第一半导体层和第二半导体层，所述第一半导体层与所述第二半导体层层叠设置，所述第一半导体层的材料为低温多晶硅，所述第二半导体层的载流子迁移率小于所述第一半导体层的载流子迁移率。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二半导体层的材料包括金属氧化物半导体、金属氮化物半导体、金属氮氧化物半导体和非晶硅中的至少一种。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二半导体层的材料包括铟镓锌氧化物、铟锡锌氧化物、铟锌氧化物、铟锡氧化物、氧化锌、氧化锡、镓锌氧化物、锌的氮氧化物、锡的氮氧化物中的至少一种。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二半导体层的厚度为5nm～200nm。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二半导体层的结构为多层薄膜的层叠结构或单层薄膜结构。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二半导体层位于所述第一半导体层的上方。
7.根据权利要求1～6任一项所述的薄膜晶体管，其特征在于，所述第一半导体层包括：沟道区，及分别位于所述沟道区两侧的第一重掺杂区和第二重掺杂区；
所述第二半导体层在所述沟道区上的正投影位于所述沟道区内；
所述薄膜晶体管还包括：与所述沟道区对应设置的栅极，与所述第一重掺杂区电接触的源极，及与所述第二重掺杂区电接触的漏极。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述第一半导体层还包括：位于所述第一重掺杂区与所述沟道区之间的第一轻掺杂区，及位于所述沟道区与所述第二重掺杂区之间的第二轻掺杂区。
9.根据权利要求7所述的薄膜晶体管，其特征在于，所述第一半导体层的沟道区包括第一沟道区和第二沟道区，所述第一半导体层还包括位于所述第一沟道区和所述第二沟道区之间的第三重掺杂区；
所述第二半导体层包括第三沟道区和第四沟道区，所述第三沟道区在所述第一沟道区上的正投影位于所述第一沟道区内，所述第四沟道区在所述第二沟道区上的正投影位于所述第二沟道区内；
所述栅极包括：与所述第一沟道区对应设置的第一栅极，及与所述第二沟道区对应设置的第二栅极。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述沟道区还包括：位于所述第一重掺杂区与所述第一沟道区之间的第一轻掺杂区，位于所述第一沟道区与所述第三重掺杂区之间的第二轻掺杂区，位于所述第三重掺杂区与所述第二沟道区之间的第三轻掺杂区，及位于所述第二沟道区与所述第二重掺杂区之间的第四轻掺杂区。
11.一种薄膜晶体管的制造方法，其特征在于，所述制造方法包括形成半导体层的步骤，所述半导体层包括第一半导体层和第二半导体层，所述第一半导体层与所述第二半导体层层叠设置，所述第一半导体层的材料为低温多晶硅，所述第二半导体层的载流子迁移率小于所述第一半导体层的载流子迁移率。
12.一种阵列基板，包括衬底基板，其特征在于，所述阵列基板还包括设置于所述衬底基板上的多个薄膜晶体管，所述薄膜晶体管为如权利要求1～10任一项所述的薄膜晶体管。
13.一种显示装置，包括阵列基板，其特征在于，所述阵列基板为如权利要求12所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510713921.7A CN105390551B (zh) | 2015-10-28 | 2015-10-28 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510713921.7A CN105390551B (zh) | 2015-10-28 | 2015-10-28 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105390551A true CN105390551A (zh) | 2016-03-09 |
| CN105390551B CN105390551B (zh) | 2018-05-29 |
Family
ID=55422628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510713921.7A Active CN105390551B (zh) | 2015-10-28 | 2015-10-28 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105390551B (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789327A (zh) * | 2016-05-17 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN105826398A (zh) * | 2016-06-15 | 2016-08-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及制作方法 |
| CN105845737A (zh) * | 2016-05-17 | 2016-08-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN106601786A (zh) * | 2016-11-26 | 2017-04-26 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN106784016A (zh) * | 2017-01-25 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、制作方法、显示基板及显示装置 |
| CN107919268A (zh) * | 2017-10-12 | 2018-04-17 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| CN110047848A (zh) * | 2019-04-02 | 2019-07-23 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| CN110649101A (zh) * | 2019-10-18 | 2020-01-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN110752219A (zh) * | 2019-10-29 | 2020-02-04 | 昆山国显光电有限公司 | 一种薄膜晶体管和显示面板 |
| CN111725239A (zh) * | 2020-06-09 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 显示面板驱动电路、阵列基板及其制造方法 |
| CN113113425A (zh) * | 2021-03-18 | 2021-07-13 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| CN113629077A (zh) * | 2021-08-11 | 2021-11-09 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法、显示装置 |
| CN113851083A (zh) * | 2021-07-30 | 2021-12-28 | 京东方科技集团股份有限公司 | 像素驱动电路及显示面板 |
| WO2023178747A1 (zh) * | 2022-03-22 | 2023-09-28 | 广州华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制备方法及显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555570A (ja) * | 1991-08-29 | 1993-03-05 | Hitachi Ltd | 薄膜半導体装置及びその製造方法 |
| CN101041413A (zh) * | 2006-03-20 | 2007-09-26 | 株式会社半导体能源研究所 | 微机械及其制造方法 |
| US20120211809A1 (en) * | 2011-02-21 | 2012-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic appliance |
| CN103987146A (zh) * | 2008-03-05 | 2014-08-13 | 株式会社半导体能源研究所 | El显示装置的制造方法 |
-
2015
- 2015-10-28 CN CN201510713921.7A patent/CN105390551B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555570A (ja) * | 1991-08-29 | 1993-03-05 | Hitachi Ltd | 薄膜半導体装置及びその製造方法 |
| CN101041413A (zh) * | 2006-03-20 | 2007-09-26 | 株式会社半导体能源研究所 | 微机械及其制造方法 |
| CN103987146A (zh) * | 2008-03-05 | 2014-08-13 | 株式会社半导体能源研究所 | El显示装置的制造方法 |
| US20120211809A1 (en) * | 2011-02-21 | 2012-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic appliance |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180197998A1 (en) | 2016-05-17 | 2018-07-12 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, and display apparatus, and fabrication methods thereof |
| CN105845737A (zh) * | 2016-05-17 | 2016-08-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN105789327A (zh) * | 2016-05-17 | 2016-07-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN105845737B (zh) * | 2016-05-17 | 2019-07-02 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示装置 |
| WO2017197923A1 (en) * | 2016-05-17 | 2017-11-23 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, and display apparatus, and fabrication methods thereof |
| US10269984B2 (en) | 2016-05-17 | 2019-04-23 | Beijing Boe Display Technology Co., Ltd. | Thin film transistor, array substrate, and display apparatus, and fabrication methods thereof |
| CN105826398A (zh) * | 2016-06-15 | 2016-08-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及制作方法 |
| CN106601786B (zh) * | 2016-11-26 | 2020-08-14 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN106601786A (zh) * | 2016-11-26 | 2017-04-26 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN106784016A (zh) * | 2017-01-25 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、制作方法、显示基板及显示装置 |
| CN106784016B (zh) * | 2017-01-25 | 2020-03-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、制作方法、显示基板及显示装置 |
| CN107919268A (zh) * | 2017-10-12 | 2018-04-17 | 惠科股份有限公司 | 低温多晶硅薄膜及晶体管的制造方法 |
| CN110047848A (zh) * | 2019-04-02 | 2019-07-23 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| CN110047848B (zh) * | 2019-04-02 | 2021-07-06 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| CN110649101B (zh) * | 2019-10-18 | 2022-04-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| US11869976B2 (en) * | 2019-10-18 | 2024-01-09 | Ordos Yuansheng Optoelectronics Co., Ltd. | Thin film transistor and manufacturing method therefor, array substrate, and display device |
| US20210367081A1 (en) * | 2019-10-18 | 2021-11-25 | Ordos Yuansheng Optoelectronics Co., Ltd. | Thin film transistor and manufacturing method therefor, array substrate, and display device |
| CN110649101A (zh) * | 2019-10-18 | 2020-01-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN110752219A (zh) * | 2019-10-29 | 2020-02-04 | 昆山国显光电有限公司 | 一种薄膜晶体管和显示面板 |
| CN110752219B (zh) * | 2019-10-29 | 2022-07-26 | 昆山国显光电有限公司 | 一种薄膜晶体管和显示面板 |
| US11482546B2 (en) | 2020-06-09 | 2022-10-25 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method of fabricating array substrate |
| WO2021248568A1 (zh) * | 2020-06-09 | 2021-12-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板驱动电路、阵列基板及其制造方法 |
| CN111725239A (zh) * | 2020-06-09 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 显示面板驱动电路、阵列基板及其制造方法 |
| CN111725239B (zh) * | 2020-06-09 | 2022-04-05 | 武汉华星光电半导体显示技术有限公司 | 显示面板驱动电路、阵列基板及其制造方法 |
| CN113113425A (zh) * | 2021-03-18 | 2021-07-13 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
| CN113851083A (zh) * | 2021-07-30 | 2021-12-28 | 京东方科技集团股份有限公司 | 像素驱动电路及显示面板 |
| CN113629077A (zh) * | 2021-08-11 | 2021-11-09 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2023178747A1 (zh) * | 2022-03-22 | 2023-09-28 | 广州华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制备方法及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105390551B (zh) | 2018-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105390551A (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US8586979B2 (en) | Oxide semiconductor transistor and method of manufacturing the same | |
| US20170084642A1 (en) | Array substrate and display device and method for making the array substrate | |
| KR101960889B1 (ko) | 오프셋 전극 ｔｆｔ 구조 | |
| US8395155B2 (en) | Thin film transistors having an additional floating channel and methods of manufacturing the same | |
| EP2086013A1 (en) | Oxide semiconductor transistor and method of manufacturing the same | |
| US8330166B2 (en) | Thin-film semiconductor device for display apparatus thereof and manufacturing method thereof | |
| CN105161503B (zh) | 非晶硅半导体tft背板结构 | |
| JP2008010861A (ja) | 接合電界効果薄膜トランジスタ | |
| US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| KR101694270B1 (ko) | 고속전자센서용 기판 및 그 제조방법 | |
| CN105702744A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN104240633A (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法 | |
| Nakata et al. | Development of flexible displays using back‐channel‐etched In–Sn–Zn–O thin‐film transistors and air‐stable inverted organic light‐emitting diodes | |
| WO2021073253A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR20160137843A (ko) | 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판 | |
| CN104241299A (zh) | 氧化物半导体tft基板的制作方法及结构 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| KR101625207B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20100030995A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| CN100373633C (zh) | 不对称的薄膜晶体管结构 | |
| CN103715268A (zh) | 氧化物薄膜晶体管及显示装置 | |
| KR20150060034A (ko) | 이중 게이트 전극을 가진 박막 트랜지스터 | |
| CN109616444B (zh) | Tft基板的制作方法及tft基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |