TWI450397B - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TWI450397B
TWI450397B TW100134268A TW100134268A TWI450397B TW I450397 B TWI450397 B TW I450397B TW 100134268 A TW100134268 A TW 100134268A TW 100134268 A TW100134268 A TW 100134268A TW I450397 B TWI450397 B TW I450397B
Authority
TW
Taiwan
Prior art keywords
channel layer
semiconductor material
oxide semiconductor
gate
film transistor
Prior art date
Application number
TW100134268A
Other languages
English (en)
Other versions
TW201314910A (zh
Inventor
Jian Shihn Tsang
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW100134268A priority Critical patent/TWI450397B/zh
Priority to US13/308,549 priority patent/US20130075717A1/en
Publication of TW201314910A publication Critical patent/TW201314910A/zh
Application granted granted Critical
Publication of TWI450397B publication Critical patent/TWI450397B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

薄膜電晶體
本發明涉及一種薄膜電晶體。
隨著工藝技術的進步,薄膜電晶體已被大量應用在顯示器之中,以適應顯示器的薄型化與小型化等需求。薄膜電晶體一般包括閘極、汲極、源極以及通道層等組成部分,其藉由控制閘極的電壓來改變通道層的導電性,使源極與汲極之間形成導通或者截止的狀態。
薄膜電晶體包括閘極、源極、汲極以及通道層等部件,藉由控制閘極的電壓來改變通道層的導電性。一般地,在通道層形成之後,藉由摻雜的方法在通道層的相反兩端形成高摻雜區域以形成源極與汲極。然而,上述摻雜的過程不僅使薄膜電晶體的製作工藝複雜化,而且還需要額外的設備如離子注入機等,這無疑會增加薄膜電晶體的製作成本。
有鑒於此,有必要提供一種製備過程較簡單的薄膜電晶體。
一種薄膜電晶體,包括基板、通道層、源極、汲極與閘極,通道層設置於基板上,源極與汲極分別設置於該通道層的相對兩側並與該通道層電連接,該閘極位於通道層的上方或者下方,閘極與通道層之間設置有閘極絕緣層,通道層採用第一氧化物半導體材 料製成,源極與汲極採用第二氧化物半導體材料製成,且第二氧化物半導體材料的禁帶寬度小於第一氧化物半導體材料的禁帶寬度。
在本發明提供的薄膜電晶體中,採用具有較小禁帶寬度的第二氧化物半導體材料作為源極與汲極,在同一溫度下,源極與汲極將會具有較高的載流子濃度,從而具有較好的導電性能。上述過程無需藉由在通道層上摻雜的方式使源極與汲極的載流子濃度高於通道層,從而使製備過程簡單,降低薄膜電晶體的製作成本。
100、200‧‧‧薄膜電晶體
110、210‧‧‧基板
120、220‧‧‧通道層
130、230‧‧‧源極
131、231‧‧‧源極電極
140、240‧‧‧汲極
141、241‧‧‧汲極電極
150、250‧‧‧閘極
151、251‧‧‧閘極絕緣層
260‧‧‧黏結層
270‧‧‧蝕刻阻擋層
圖1係本發明第一實施例提供的薄膜電晶體的結構示意圖。
圖2係本發明第二實施例提供的薄膜電晶體的結構示意圖。
圖3係本發明第三實施例提供的薄膜電晶體的結構示意圖。
請參見圖1,本發明第一實施例提供的薄膜電晶體100包括基板110、通道層120、源極130、汲極140與閘極150。其中,基板10的製作材料包括玻璃、石英、矽晶片、聚碳酸酯、聚甲基丙烯酸甲酯、金屬箔或者紙。
通道層120設置於基板110的表面,源極130與汲極140分別設置於通道層120的相對兩側並與通道層120電性連接。在本實施例中,通道層120採用第一氧化物半導體材料製成。第一氧化物半導體材料選自氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、氧化銦錫(ITO)、氧化鎵錫(GTO)、氧化鋁錫(ATO)、氧化鈦(TiOx)或者氧化錫(ZnO)其中之 一。源極130與汲極140採用第二氧化物半導體材料製成,且第二氧化物半導體材料的禁帶寬度小於第一氧化物半導體材料的禁帶寬度。第二氧化物半導體材料選自IGZO、IZO、AZO、GZO、ITO、GTO、ATO、TiOx或者ZnO其中之一。薄膜電晶體100進一步包括源極電極131與汲極電極141。源極電極131局部覆蓋源極130的表面且延伸至與基板110相接觸。同樣地,汲極電極141局部覆蓋汲極140的表面且延伸至與基板10相接觸。所述源極電極131與汲極電極141用於與外界電源相連接,為薄膜電晶體100正常工作提供相應的驅動電壓。
閘極150位於通道層120的上方,閘極150與通道層120之間形成有閘極絕緣層151。薄膜電晶體100在工作時,藉由在閘極150上施加不同的電壓以控制是否在通道層120上形成導電通道,從而控制薄膜電晶體100的導通或者截止。一般來說,對於增強型的薄膜電晶體100來說,當閘極150上沒有施加電壓時,通道層120上沒有形成導電通道,薄膜電晶體100處於截止狀態;當在閘極150施加一定大小的電壓時,通道層120中將由於電場的作用形成導電通道以連接源極130與汲極140,此時薄膜電晶體100處於導通狀態。對耗盡型的薄膜電晶體100來說,當閘極150上沒有施加電壓時,通道層120上形成有導電通道,薄膜電晶體100處於導通狀態;當在閘極150施加一定大小的電壓時,通道層120上的導電通道將會由於電場的作用而消失,此時薄膜電晶體100處於截止狀態。在本實施例中,閘極150的製作材料包括金、銀、鋁、銅、鉻或者其合金。閘極絕緣層151的製作材料包括矽的氧化物SiOx,矽的氮化物SiNx或者是矽的氮氧化物SiONx,或其它高介電常數的絕緣材料,如Ta2O5或HfO2
在本實施例的薄膜電晶體100中,由於源極130與汲極140所採用的第二氧化物半導體材料的禁帶寬度小於通道層120所採用的第一氧化物半導體材料的禁帶寬度,源極130與汲極140將具有較高的載流子濃度與較佳的導電性。例如,對於氧化銦鎵鋅(IGZO)材料來說,源極130與汲極140採用In2Ga2ZnO7材料製作,通道層120採用InGaZnO4材料製作。此時,In2Ga2ZnO7材料的禁帶寬度將小於InGaZnO4材料的禁帶寬度。對於一般的半導體材料來說,其載流子濃度滿足以下公式:Nc*Np=ni2=BT3exp(-Eg/kT)。
其中,Nc為n型載流子濃度;Np為p型載流子濃度;ni為本徵載流子濃度;B為材料常數;T為絕對溫度;Eg為禁帶寬度;k為波爾茲曼常數。
可見,對於同一種材料來說,在相同的溫度下,禁帶寬度Eg越小,本徵載流子濃度ni就越大,從而使n型載流子濃度與p型載流子濃度的乘積亦增大。即,禁帶寬度越小,載流子濃度就越大。一般來說,在IGZO、IZO或者ITO材料中,銦原子數與總的金屬原子數的比值越大,其禁帶寬度就越小。如In2Ga2ZnO7材料中,銦原子數與總的金屬原子數的比值為40%;InGaZnO4材料中,銦原子數與總的金屬原子數的比值為33.3%。In2Ga2ZnO7材料的禁帶寬度小於InGaZnO4材料的禁帶寬度。此外,在AZO或者ATO材料中,鋁原子數與總的金屬原子數的比值越大,其禁帶寬度就越大。
因此,在上述薄膜電晶體100中,採用具有較小禁帶寬度的第二氧化物半導體材料作為源極130與汲極140,在同一溫度下,源極130與汲極140將會具有較高的載流子濃度,從而具有較好的導電 性能。上述過程無需藉由摻雜的方式使源極130與汲極140的載流子濃度高於通道層120,從而使製備過程簡單,降低薄膜電晶體100的製作成本。
所述閘極並不限於設置於通道層的上方。請參見圖2,本發明第二實施例提供的薄膜電晶體200包括基板210、通道層220、源極230、汲極240、閘極250以及黏結層260。源極230與汲極240分設在通道層220的兩側且與通道層220電連接。與第一實施例不同的是,所述閘極250設置於通道層220的下方。所述薄膜電晶體200進一步包括閘極絕緣層251,所述閘極絕緣層251設置於閘極250與通道層220之間且延伸至源極230與汲極240的底部。黏結層260設置於基板210的表面上,且其另一側與閘極250以及閘極絕緣層251相連接。黏結層260可以是由絕緣材料或導電材料所組成。所述源極230與汲極240延伸至覆蓋通道層220的表面。所述薄膜電晶體200進一步包括源極電極231與汲極電極241。該源極電極231局部覆蓋源極230的表面且延伸至閘極絕緣層251的上表面。同樣地,該汲極電極241局部覆蓋汲極24的表面且延伸至閘極絕緣層251的上表面。
請參見圖3,所述薄膜電晶體200還可以進一步包括蝕刻阻擋層270,該蝕刻阻擋層270設置於通道層220的相對遠離閘極絕緣層251的上表面上。該蝕刻阻擋層270的兩側被源極230與汲極240局部覆蓋。在本實施例中,該蝕刻阻擋層270採用SiO2材料製成,其可防止外界的灰塵或者水氣等進入通道層220中從而對通道層220的導電性能造成影響。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申 請。惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
100‧‧‧薄膜電晶體
110‧‧‧基板
120‧‧‧通道層
130‧‧‧源極
131‧‧‧源極電極
140‧‧‧汲極
141‧‧‧汲極電極
150‧‧‧閘極
151‧‧‧閘極絕緣層

Claims (7)

  1. 一種薄膜電晶體,包括基板、通道層、源極、汲極與閘極,通道層設置於基板上,源極與汲極分別設置於該通道層的相對兩側並與該通道層電連接,該閘極位於通道層的上方或者下方,閘極與通道層之間設置有閘極絕緣層,其改進在於,通道層採用第一氧化物半導體材料製成,源極與汲極採用第二氧化物半導體材料製成,且第二氧化物半導體材料的禁帶寬度小於第一氧化物半導體材料的禁帶寬度,其中,第一氧化物半導體材料與第二氧化物半導體材料選自IGZO、IZO或者ITO,且第二氧化物半導體材料中銦原子數與總的金屬原子數的比值大於第一氧化物半導體材料中銦原子數與總的金屬原子數的比值。
  2. 如申請專利範圍第1項所述之薄膜電晶體,其中,第一氧化物半導體材料選自IGZO、IZO、AZO、GZO、ITO、GTO、ATO、TiOx及ZnO其中之一。
  3. 如申請專利範圍第1項所述之薄膜電晶體,其中,第二氧化物半導體材料選自IGZO、IZO、AZO、GZO、ITO、GTO、ATO、TiOx及ZnO其中之一。
  4. 如申請專利範圍第1項所述之薄膜電晶體,其中,所述閘極位於通道層的下方,所述閘極絕緣層位於閘極與通道層之間且延伸至源極與基板之間以及汲極與基板之間。
  5. 如申請專利範圍第4項所述之薄膜電晶體,其中,一黏結層形成在閘極與基板之間以及閘極絕緣層與基板之間。
  6. 如申請專利範圍第5項所述之薄膜電晶體,其中,一蝕刻阻擋層形成在通道層的相對遠離閘極絕緣層的表面上,所述源極與汲極覆蓋在蝕刻阻擋層的部分表面上。
  7. 一種薄膜電晶體,包括基板、通道層、源極、汲極與閘極,通道層設置 於基板上,源極與汲極分別設置於該通道層的相對兩側並與該通道層電連接,該閘極位於通道層的上方或者下方,閘極與通道層之間設置有閘極絕緣層,其改進在於,通道層採用第一氧化物半導體材料製成,源極與汲極採用第二氧化物半導體材料製成,且第二氧化物半導體材料的載流子濃度大於第一氧化物半導體材料的載流子濃度,其中,第一氧化物半導體材料與第二氧化物半導體材料選自IGZO、IZO或者ITO,且第二氧化物半導體材料中銦原子數與總的金屬原子數的比值大於第一氧化物半導體材料中銦原子數與總的金屬原子數的比值。
TW100134268A 2011-09-23 2011-09-23 薄膜電晶體 TWI450397B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100134268A TWI450397B (zh) 2011-09-23 2011-09-23 薄膜電晶體
US13/308,549 US20130075717A1 (en) 2011-09-23 2011-12-01 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100134268A TWI450397B (zh) 2011-09-23 2011-09-23 薄膜電晶體

Publications (2)

Publication Number Publication Date
TW201314910A TW201314910A (zh) 2013-04-01
TWI450397B true TWI450397B (zh) 2014-08-21

Family

ID=47910256

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134268A TWI450397B (zh) 2011-09-23 2011-09-23 薄膜電晶體

Country Status (2)

Country Link
US (1) US20130075717A1 (zh)
TW (1) TWI450397B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102448264A (zh) * 2010-10-14 2012-05-09 鸿富锦精密工业(深圳)有限公司 光致发光薄膜、壳体及壳体的制作方法
TWI445175B (zh) * 2011-11-11 2014-07-11 Au Optronics Corp 主動元件
US20190058043A1 (en) * 2016-03-30 2019-02-21 Intel Corporation Transistor gate-channel arrangements
US10153159B1 (en) 2017-11-30 2018-12-11 International Business Machines Corporation Source and drain formation using self-aligned processes
US11502103B2 (en) 2018-08-28 2022-11-15 Intel Corporation Memory cell with a ferroelectric capacitor integrated with a transtor gate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108416A (en) * 2009-03-27 2011-03-01 Semiconductor Energy Lab Semiconductor device
TW201121050A (en) * 2009-09-02 2011-06-16 Semiconductor Energy Lab Semiconductor device including a transistor, and manufacturing method of semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447755B2 (ja) * 2000-08-28 2010-04-07 独立行政法人産業技術総合研究所 ZnO系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
KR100936908B1 (ko) * 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108416A (en) * 2009-03-27 2011-03-01 Semiconductor Energy Lab Semiconductor device
TW201121050A (en) * 2009-09-02 2011-06-16 Semiconductor Energy Lab Semiconductor device including a transistor, and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20130075717A1 (en) 2013-03-28
TW201314910A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
JP5670028B2 (ja) トランジスタとこれを含む半導体素子及びそれらの製造方法
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
KR101920709B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TW201336086A (zh) 薄膜電晶體
JP2008010861A (ja) 接合電界効果薄膜トランジスタ
TW201334191A (zh) 薄膜電晶體
TWI450397B (zh) 薄膜電晶體
TWI505476B (zh) 薄膜電晶體結構
TWI478344B (zh) 電晶體與其製造方法
CN111682034A (zh) 阵列基板及其制备方法、显示装置
TWI450398B (zh) 薄膜電晶體
TWI435448B (zh) 垂直式電晶體結構
TWI497689B (zh) 半導體元件及其製造方法
TW201530767A (zh) 半導體結構
US8987739B2 (en) Semiconductor device and manufacturing method thereof
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20150055475A (ko) 높은 온/오프 전류비를 가진 박막 트랜지스터
KR101040137B1 (ko) 비대칭 전극 구조를 적용한 박막 트랜지스터 및 그 제조 방법
KR20150060034A (ko) 이중 게이트 전극을 가진 박막 트랜지스터
TW201314782A (zh) 薄膜電晶體的製造方法
TW201501322A (zh) 薄膜晶體管及其製造方法
KR20150016034A (ko) 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
TWI476933B (zh) 薄膜電晶體
US20180061865A1 (en) Thin film transistor array panel

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees