KR20150016034A - 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터 - Google Patents

징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터 Download PDF

Info

Publication number
KR20150016034A
KR20150016034A KR1020130092247A KR20130092247A KR20150016034A KR 20150016034 A KR20150016034 A KR 20150016034A KR 1020130092247 A KR1020130092247 A KR 1020130092247A KR 20130092247 A KR20130092247 A KR 20130092247A KR 20150016034 A KR20150016034 A KR 20150016034A
Authority
KR
South Korea
Prior art keywords
channel layer
region
upper channel
layer
concentration
Prior art date
Application number
KR1020130092247A
Other languages
English (en)
Inventor
김선재
김태상
박준석
류명관
손경석
조성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130092247A priority Critical patent/KR20150016034A/ko
Publication of KR20150016034A publication Critical patent/KR20150016034A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터가 개시된다. 개시된 박막 트랜지스터는 게이트 전극과, 상기 게이트 전극 상의 게이트 절연층과, 상기 게이트 절연층 상에 순차적으로 형성된 하부 채널층 및 상부 채널층을 포함하는 징크 옥시나이트라계 채널층과, 상기 복수의 채널층 각각의 양단과 접촉하게 형성된 소스 전극 및 드레인 전극을 포함한다.
상기 상부 채널층은 상기 하부 채널층 보다 전기적 저항성이 높으며,
상기 상부 채널층은 상기 소스 전극과 접촉하는 제1영역과 상기 드레인 전극과 접촉하는 제2영역과 상기 제1영역 및 상기 제2영역 사이의 중간 영역을 포함하며, 상기 제1영역 및 상기 제2영역은 상기 중간 영역 보다 높은 캐리어 농도를 가진 영역이다.

Description

징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터{Thin film transistor having multi-layered zinc oxnitride}
개시된 실시예는 징크 옥시나이트 계 다중 채널층을 가진 박막 트랜지스테에 관한 것이다.
박막 트랜지스터(thin film transistor)는 다양한 분야에 이용되고 있으며 특히, 디스플레이 분야에서 스위칭 소자 및 구동 소자로 이용되고 있으며, 크로스 포인트형 메모리 소자의 선택 스위치로 사용되고 있다.
디스플레이의 구동 소자 및 스위칭 소자로서 사용되는 것으로, 비정질 실리콘 박막트랜지스터(a-Si TFT)가 있다. 이는 저가의 비용으로 2m x 2m가 넘는 대형 기판 상에 균일하게 형성될 수 있는 소자로서 현재 가장 널리 쓰이는 소자이다. 그러나, 디스플레이의 대형화 및 고화질화 추세에 따라 소자 성능 역시 고성능이 요구되어, 이동도 0.5 cm2/Vs수준의 기존의 a-Si TFT는 한계에 다다를 것으로 판단된다. 따라서 a-Si TFT보다 높은 이동도를 갖는 고성능 TFT 및 제조 기술이 필요하다.
a-Si TFT 대비 월등히 높은 성능을 갖는 다결정 실리콘 박막트랜지스터(poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖는다. 또한, a-Si TFT에 비해 소자 특성 열화 문제가 매우 적다. 그러나, poly-Si TFT를 제작하기 위해서는 a-Si TFT에 비해 복잡한 공정이 필요하고 그에 따른 추가 비용도 증가한다. 따라서, p-Si TFT는 디스플레이의 고화질화나 OLED와 같은 제품에 응용되기 적합하지만, 비용 면에서는 기존 a-Si TFT에 비해 열세이므로 응용이 제한적인 단점이 있다. 그리고 p-Si TFT의 경우, 제조 장비의 한계나 균일도 불량과 같은 기술적인 문제로 현재까지는 1 m가 넘는 대형기판을 이용한 제조공정이 쉽지 않기 때문에, TV 제품으로의 응용이 어렵다.
이에 따라 a-Si TFT의 장점과 poly-Si TFT의 장점을 모두 지닌 새로운 TFT기술에 대한 요구되었다. 이에 대한 연구가 활발히 진행되고 있는데, 그 대표적인 것으로 Zn 화합물 TFT가 있다. Zn 화합물로는 ZnON를 포함한다.
그러나, ZnON 계 TFT는 캐리어 이동도는 비교적 높으나, 오프 전류가 높아서 전류 누설이 발생하여 안정적인 TFT 역할을 하지 못할 수 있으며, 그레인 스케일(grey scale) 표현 폭이 좁아서 양질의 디스플레이 화면 구현이 어려울 수 있다.
Zn 옥시나이트라이드 계 채널을 가진 박막 트랜지스터에서의 누설전류를 감소시킨 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터를 제공한다.
일 실시예에 따르면, 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터는:
게이트 전극;
상기 게이트 전극 상의 게이트 절연층;
상기 게이트 절연층 상에 순차적으로 형성된 하부 채널층 및 상부 채널층을 포함하는 징크 옥시나이트라계의 복수의 채널층; 및
상기 복수의 채널층 각각의 양단과 접촉하게 형성된 소스 전극 및 드레인 전극;을 포함하며,
상기 상부 채널층은 상기 하부 채널층 보다 전기적 저항성이 높으며,
상기 상부 채널층은 상기 소스 전극과 접촉하는 제1영역과 상기 드레인 전극과 접촉하는 제2영역과 상기 제1영역 및 상기 제2영역 사이의 중간 영역을 포함하며, 상기 제1영역 및 상기 제2영역은 상기 중간 영역 보다 높은 캐리어 농도를 가진 영역이다.
상기 제1 영역 및 상기 제2 영역은 상기 중간 영역 보다 높은 농도의 산소 베이컨시 및/또는 질소 베이컨시 또는 n형 불순물을 포함할 수 있다.
상기 상부 채널층은 상기 하부 채널층 보다 산소 농도가 높다.
상기 상부 채널층은 상기 하부 채널층 보다 산소 농도가 1-10 at.% 더 높을 수 있다.
상기 상부 채널층 및 상기 하부 채널층 사이에 적어도 하나의 중간 채널층을 더 구비하며, 상기 적어도 하나의 중간 채널층은 상기 하부 채널층 보다 산소 농도가 높으며, 상기 상부 채널층 보다 산소 농도가 낮다.
상기 하부 채널층은 징크 옥시나이트라이드에 원소 X를 더 포함하고,
상기 원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함한다.
상기 상부 채널층은 징크 옥시나이트라이드에 원소 Y를 더 포함하고,
상기 원소 Y는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함한다.
상기 상부 채널층 및 상기 하부 채널층 사이에 적어도 하나의 중간 채널층을 더 구비하며, 상기 적어도 하나의 중간 채널층은 상기 중간 채널층은 징크 옥시나이트라이드에 원소 Z을 더 포함하고,
상기 원소 Z은 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함하며,
상기 원소 Z의 농도는 상기 원소 X의 농도와 상기 원소 Y의 농도 사이의 값을 가진다.
상기 채널층 상에 형성된 식각정지층을 더 구비할 수 있으며,
상기 제1 영역 및 상기 제2 영역은 각각 상기 식각정지층에 의해 노출된 영역일 수 있다.
다른 실시예에 따른 박막 트랜지스터는:
게이트 전극;
상기 게이트 전극 상의 게이트 절연층;
상기 게이트 절연층 상에 징크 옥시나이트라계 물질로 이루어진 하부 채널층;
상기 하부 채널층 상에서 산화물 반도체로 이루어진 상부 채널층; 및
상기 하부 채널층 및 상기 상부 채널층 각각의 양단과 접촉하게 형성된 소스 전극 및 드레인 전극;을 포함하며,
상기 상부 채널층은 상기 하부 채널층 보다 전기적 저항성이 높으며,
상기 상부 채널층은 상기 소스 전극과 접촉하는 제1영역과 상기 드레인 전극과 접촉하는 제2영역과 상기 제1영역 및 상기 제2영역 사이의 중간 영역을 포함하며, 상기 제1영역 및 상기 제2영역은 상기 중간 영역 보다 높은 캐리어 농도를 가진 영역이다.
일 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터는 고 이동도를 가지면서도 오프-전류가 낮으며 전류 리크가 감소된다.
상부 채널층은 하부 채널층이 후속 공정에서 열화되는 것을 방지한다.
또한, 오프-전류 및 온-전류의 차이가 크므로 그레인 스케일(grey scale) 표현 폭이 증가하며, 이에 따라 양질의 디스플레이 화면 구현에 적용할 수 있다.
도 1은 일 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터의 구조를 개략적으로 보여주는 단면도다.
도 2는 일 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터의 I-V 특성을 보여주는 그래프다.
도 3은 다른 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터의 다중 채널층 구조를 개략적으로 보여주는 단면도다.
도 4는 다른 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터의 구조를 개략적으로 보여주는 단면도다.
도 5는 또 다른 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터의 구조를 개략적으로 보여주는 단면도다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1은 일 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터(100)의 구조를 개략적으로 보여주는 단면도다. 도 1에서는 편의상 2개의 채널층을 가진 박막 트랜지스터의 구조를 도시하였다.
도 1을 참조하면, 기판(110) 상에 게이트 전극(120)이 형성되어 있으며, 게이트 전극(120) 상으로 게이트 절연층(130), 다중 채널층(140)이 순차적으로 형성되어 있다. 다중 채널층(140)의 양단에는 소스 전극(151) 및 드레인 전극(152)이 각각 배치되어 있다.
기판(110)은 플라스틱, 유리, 실리콘 등 통상의 반도체소자 공정에서 사용되는 다양한 물질로 이루어질 수 있다.
게이트 전극(120)은 일반적인 전극 물질(금속, 도전성 산화물 등)로 형성될 수 있다. 게이트 전극(120)은 Al, Nd, Cr, Cu, Ta, Ti, Mo, W, Au, Ag 등의 금속 및 이들의 합금을 포함하거나, In-Sn-O(indium tin oxide)(ITO), In-Zn-O(indium zinc oxide)(IZO), Al-Zn-O(aluminum zinc oxide)(AZO), Ga-Zn-O(gallium zinc oxide)(GZO), Zn-Sn-O(zinc tin oxide)(ZTO) 등의 투명 도전성 산화물(tranparent conductive oxide)(TCO)을 포함할 수 있다.
게이트 절연층(130)은 실리콘 산화물, 실리콘 질산화물이나 실리콘 질화물을 포함할 수 있으나, 그 밖의 다른 물질층, 예컨대, 실리콘 질화물 보다 유전상수가 큰 고유전물질을 포함할 수도 있다. 게이트 절연층(130)은 실리콘 산화물, 실리콘 질산화물, 실리콘 질화물 및 고유전물질로 이루어진 적어도 두 층 이상이 적층된 구조를 가질 수도 있다.
다중 채널층(140)은 하부 채널층(141) 및 상부 채널층(143)을 포함할 수 있다. 하부채널층은 게이트 절연층(130) 상에 형성되며, 상부 채널층(143)은 하부 채널층(141) 바로 위에 형성될 수 있다. 하부 채널층(141)은 징크 옥시나이트라이드(ZnON)계 물질로 이루어질 수 있다. ZnON 물질로 이루어진 하부 채널층(141)을 포함하는 TFT는 비교적 고이동도를 가지나, 오프 전류가 상대적으로 높아서 전류가 리크될 수 있다. 상부 채널층(143)은 하부 채널층(141) 보다 상대적으로 캐리어 이동도는 낮으나 저항이 높으며, 따라서, 오프 전류를 낮게 하여 전류 리크를 감소시킬 수 있다.
ZnON으로 이루어진 하부 채널층(141)은 Zn 45-65 at.%, O(산소) 1-20 at.%, N 20-60 at.% 조성을 가질 수 있다. 하부 채널층(141)은 5-100 nm 두께로 형성될 수 있다.
하부 채널층(141)은 ZnON 를 기반으로 한 ZnON:X 일 수 있다. X는 ZnON 에 추가된 추가 원소다. 추가 원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 상기 양이온 중 적어도 하나와 상기 음이온 중 적어도 하나를 포함할 수도 있다. 상기 양이온을 포함하는 물질의 예로는 ZnON:Al, ZnON:Ga, ZnON:Hf, ZnON:Si 등이 있고, 상기 음이온을 포함하는 물질의 예로는 ZnON:F, ZnON:Cl 등이 있다.
상기 ZnON:X 에서 추가 원소 X는 대략 1-20 at.% 일 수 있다.
상부 채널층(143)은 소스 전극(151)과 접촉하는 제1영역과 드레인 전극(152)과 접촉하는 제2영역과 제1영역 및 제2 영역 사이의 중간 영역을 포함한다.
상부 채널층(143)은 ZnON 계 물질로 이루어질 수 있다. 상부 채널층(143)은 산소 농도가 하부 채널층(141) 보다 높을 수 있다. 상부 채널층(143)의 산소 농도는 하부 채널층(141) 보다 대략 산소 농도가 1-10 at.% 더 높을 수 있다. 상부 채널층(143)의 산소 농도는 1-30 at.% 일 수 있다.
한편, 상부 채널층(143)은 ZnON 를 기반으로 한 ZnON:Y 일 수 있다. Y는 ZnOn에 추가된 원소다. 추가 원소 Y는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 상기 양이온 중 적어도 하나와 상기 음이온 중 적어도 하나를 포함할 수도 있다. 상부 채널층(143)의 Y 농도를 조절하여 상부 채널층(143)의 저항을 높게 할 수 있다.
상부 채널층(143)의 제1영역과 제2영역은 중간 영역 보다 캐리어 농도가 높은 영역으로 전도성이 증가된 영역이다. 제1영역과 제2영역은 수소(hydrogen)를 포함하는 플라즈마로 처리된 영역이거나, 또는 Ar 등의 플라즈마로 ZnON의 산소 및/또는 질소의 본딩을 깨서 산소 베이컨시(vacancy) 및/또는 질소의 베이컨시를 증가시켜서 캐리어 농도를 증가시킨 영역일 수 있다. 제1 영역과 제2 영역은 음이온인 n 형 불순물을 이온 임플랜테이션에 의해 도핑한 영역일 수도 있다. 제1영역 및 제2영역의 캐리어 농도는 중간 영역의 캐리어 농도보다 수 배 내지 수백 배 이상 높을 수 있다.
상부 채널층(143)은 대략 5-100nm 두께로 형성될 수 있다.
소스 전극(151)은 하부 채널층(141) 및 상부 채널층(143)의 일단과 접촉되게 형성된다. 소스 전극(151)은 상부 채널층(143)의 제1영역의 적어도 일부를 덮게 형성된다.
드레인 전극(152)은 하부 채널층(141) 및 상부 채널층(143)의 타단과 접촉되게 형성된다. 드레인 전극(152)은 상부 채널층(143)의 제2영역의 적어도 일부를 덮게 형성된다.
소스 전극(151) 및 드레인 전극(152)은 일반적인 전극 물질(금속, 도전성 산화물 등)로 형성될 수 있다.
도 2는 일 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터의 I-V 특성을 보여주는 시뮬레이션 그래프다. 도 2에서 제1커브는 ZnON 싱글 채널층을 가진 박막 트랜지스터의 I-V 특성 커브이며, 제2커브는 상술한 도 1의 실시예에서 상부 채널층에 제1 영역 및 제2 영역을 형성하기 이전의 박막 트랜지스터의 I-V 특성 커브이며, 제3커브는 본 발명의 일 실시예에 따른 박막 트랜지스터의 I-V 특성 커브다. 드레인 전압으로 5.1 V를 인가하였다.
도 2를 참조하면, 게이트 전압 증가에 따라 온-전류(드레인 전류)가 상승하였다. 20V 게이트 전압 인가시 온-전류는 제1커브에서 4.4 x 10-6A, 제2커브에서 2.5 x 10-6A, 제3커브에서 4.3 x 10-6A 였다. 제1커브에 비해서 2중 채널층을 가진 박막 트랜지스터(제1 커브)는 온-전류가 낮아진다. 그러나, 양단의 전도성이 향상된 제1 영역 및 제2 영역을 포함하는 상부 채널을 가진 박막 트랜지스터에서는 온-전류가 제1 커브 특성에 근접하게 회복된 것을 볼 수 있다.
일 실시예에 따른 박막 트랜지스터는 ZnON계 하부 채널층에 의해 캐리어 이동도가 향상되면서도 ZnON계 상부 채널층에 의해 저항성이 증가되어서 전류 누설이 방지되어 오프 전류가 감소한다.
또한, 상부 채널층의 양측에 형성된 비교적 고 불순물 영역인 제1 영역 및 제2 영역에 의해 온-전류의 감소가 방지된다. 따라서, 그레인 스케일(grey scale) 표현 폭이 증가하므로 양질의 디스플레이 화면 구현에 적용할 수 있다.
도 3은 다른 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터의 다중 채널층 구조를 개략적으로 보여주는 단면도다. 도 1의 구조와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 3을 참조하면, 다중 채널층(240)은 게이트 절연층(도 1의 130 참조) 상의 하부 채널층(141)과, 소스 전극(151) 및 드레인 전극(152)과 접촉하는 상부 채널층(143)과, 하부 채널층(141) 및 상부 채널층(143) 사이의 중간 채널층(242)을 포함한다. 중간 채널층(242)은 복수의 채널층으로 형성될 수도 있다.
중간 채널층(242)은 ZnON 계 물질로 이루어진다. 중간 채널층(242)은 하부 채널층(141) 및 상부 채널층(143)의 중간 특성을 가질 수 있다. 예컨대, 중간 채널층(242)의 캐리어 이동도는 하부 채널층(141)의 캐리어 이동도 보다 낮으나 상부 채널층(143)의 캐리어 이동도 보다 높을 수 있다. 하부 채널층(141)이 ZnON 물질로 형성되고 상부 채널층(143)이 하부 채널층(141) 보다 산소 농도가 높은 ZnON 물질로 형성된 경우, 중간 채널층(242)은 하부 채널층(141)의 산소 농도와 및 상부 채널층(143)의 산소 농도의 중간 값을 가질 수 있다.
또한, 하부 채널층(141)이 ZnON 또는 ZnON:X 로 형성되고, 상부 채널층(143)이 ZnON:Y 로 이루어진 경우, 중간 채널층(242)은 ZnON:Z 으로 형성되고, 추가 원소 Z은 X 와 Y 의 중간값을 가질 수 있다.
추가 원소 Z은 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 상기 양이온 중 적어도 하나와 상기 음이온 중 적어도 하나를 포함할 수도 있다. 3층 이상의 ZnON 계 채널층을 가진 박막 트랜지스터는 2층의 ZnON계 채널층을 가진 박막 트랜지스터 보다 누설전류가 감소될 수 있다.
도 4는 다른 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터(300)의 구조를 개략적으로 보여주는 단면도다. 도 4에서는 편의상 2개의 채널층을 가진 박막 트랜지스터의 구조를 도시하였다. 도 1의 구조와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 4를 참조하면, 상부 채널층(143)의 중간 영역 상에는 식각정지층이 형성된다. 식각정지층은 중간 영역에 대응되게 형성될 수 있다. 식각정지층은 중간 영역 상에 형성되어서 제1영역 및 제2영역에 플라즈마 처리 또는 이온 임플랜테이션 공정중 마스크로 작용할 수 있다. 식각정치층은 실리콘 산화물, 실리콘 질화물, 유기절연물 등을 포함할 수 있다.
식각정지층을 제외한 박막 트랜지스터(300)의 구조는 실질적으로 박막 트랜지스터(100)과 실질적으로 동일하므로 상세한 설명은 생략한다.
도 4의 구조에서는 2중 채널층을 포함하지만 본 실시예는 이에 한정되지 않는다. 예컨대, 도 4에서 상부 채널층(143)과 하부 채널층(141) 사이에 적어도 하나의 중간 채널층(도 3의 242)이 더 형성될 수 있다. 중간 채널층은 도 3과 관련된 상세한 설명에 기재되어 있으며, 상세한 설명은 생략한다.
도 5는 또 다른 실시예에 따른 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터(400)의 구조를 개략적으로 보여주는 단면도다. 도 5에서는 편의상 2개의 채널층을 가진 박막 트랜지스터의 구조를 도시하였다. 도 1의 구성요소와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 5를 참조하면, 다중 채널층(440)은 하부 채널층(441) 및 상부 채널층(143)을 포함할 수 있다. 하부채널층은 게이트 절연층(130) 상에 형성되며, 상부 채널층(443)은 하부 채널층(441) 바로 위에 형성될 수 있다. 하부 채널층(441)은 징크 옥시나이트라이드(ZnON)계 물질로 이루어질 수 있다. ZnON 물질로 이루어진 하부 채널층(441)을 포함하는 TFT는 비교적 고이동도를 가지나, 오프 전류가 상대적으로 높아서 전류가 리크될 수 있다. ZnON으로 이루어진 하부 채널층(441)은 Zn 50-65 at.%, O(산소) 1-10 at.%, N 35-45 at.% 조성을 가질 수 있다. 하부 채널층(441)은 5-100nm 두께로 형성될 수 있다.
하부 채널층(441)은 ZnON 를 기반으로 한 ZnON:X 일 수 있다. X는 추가 원소다. 추가 원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 상기 양이온 중 적어도 하나와 상기 음이온 중 적어도 하나를 포함할 수도 있다. 상기 양이온을 포함하는 물질의 예로는 ZnON:Al, ZnON:Ga, ZnON:Hf, ZnON:Si 등이 있고, 상기 음이온을 포함하는 물질의 예로는 ZnON:F, ZnON:Cl 등이 있다.
상기 ZnON:X 에서 추가 원소 X는 대략 1-20 at.% 일 수 있다.
상부 채널층(443)은 하부 채널층(441) 보다 상대적으로 이동도는 낮으나 저항이 높으며, 따라서, 오프 전류를 낮게 하여 전류 리크를 감소시킬 수 있다. 상부 채널층(443)은 소스 전극(151)과 접촉하는 제1영역과 드레인 전극(152)과 접촉하는 제2영역과 제1영역 및 제2 영역 사이의 중간 영역을 포함한다.
상부 채널층(443)은 산화물 반도체로 이루어질 수 있다. 상부 채널층(443)은 비정질 또는 결정질 물질일 수 있다. 산화물 반도체는 ZnO, In2O3, SnO2 등을 포함하는 2원소계, ZnSnO, InZnO 등을 포함하는 3원소계, InGaZnO, InSnZnO 등을 포함하는 4원소계 등을 포함할 수 있다.
상부 채널층(443)의 제1영역과 제2영역은 중간 영역 보다 전도성이 높게 형성된 영역이다. 제1영역과 제2영역은 수소(hydrogen)를 포함하는 플라즈마로 처리된 영역이거나, 또는 Ar 등의 플라즈마로 ZnON의 산소 및/또는 질소의 본딩을 깨서 산소 베이컨시 및/또는 질소의 베이컨시를 증가시켜서 캐리어 농도를 증가시킨 영역일 수 있다.
한편, 제1 영역과 제2 영역은 음이온인 n 형 불순물을 이온 임플랜테이션에 의해 도핑한 영역일 수도 있다. 제1영역 및 제2영역의 캐리어 농도는 중간 영역의 캐리어 농도보다 수 배 내지 수백 배 이상 높을 수 있다.
상부 채널층(443)은 대략 5-100nm 두께로 형성될 수 있다.
상부 채널층(443)은 하부 채널층(441)으로부터의 전류의 리크를 방지하며, 오프 전류가 낮게 유지한다.
다중 채널층(440)은 하부 채널층(441) 및 상부 채널층(443) 사이의 적어도 하나의 중간 채널층(도 3의 242 참조)을 더 포함할 수 있다. 중간 채널층은 ZnON 계 물질로 이루어질 수 있으며, 하부 채널층(441) 보다 산소 농도가 높을 수 있다.
또한, 중간 채널층은 ZnON 를 기반으로 한 ZnON:Y 일 수 있다. Y는 추가 원소다. 추가 원소 Y는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 상기 양이온 중 적어도 하나와 상기 음이온 중 적어도 하나를 포함할 수도 있다. 중간 채널층의 Y 농도는 하부 채널층(441)의 X 농도 보다 높을 수 있다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
100: 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터
110: 기판 120: 게이트 전극
130: 게이트 절연층 140: 다중 채널층
141: 하부 채널층 143: 상부 채널층
143a: 제1영역 143b: 중간 영역
143c: 제2영역 151: 소스 전극
152: 드레인 전극

Claims (21)

  1. 게이트 전극;
    상기 게이트 전극 상의 게이트 절연층;
    상기 게이트 절연층 상에 순차적으로 형성된 하부 채널층 및 상부 채널층을 포함하는 징크 옥시나이트라계 채널층; 및
    상기 복수의 채널층 각각의 양단과 접촉하게 형성된 소스 전극 및 드레인 전극;을 포함하며,
    상기 상부 채널층은 상기 하부 채널층 보다 전기적 저항성이 높으며,
    상기 상부 채널층은 상기 소스 전극과 접촉하는 제1영역과 상기 드레인 전극과 접촉하는 제2영역과 상기 제1영역 및 상기 제2영역 사이의 중간 영역을 포함하며, 상기 제1영역 및 상기 제2영역은 상기 중간 영역 보다 높은 캐리어 농도를 가진 영역으로 이루어진 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 상기 중간 영역 보다 높은 농도의 산소 베이컨시를 포함하는 박막 트랜지스터.
  3. 제 1 항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 상기 중간 영역 보다 높은 농도의 질소 베이컨시를 포함하는 박막 트랜지스터.
  4. 제 1 항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 상기 중간 영역 보다 높은 농도의 n형 불순물을 포함하는 박막 트랜지스터.
  5. 제 1 항에 있어서,
    상기 상부 채널층은 상기 하부 채널층 보다 산소 농도가 높은 박막 트랜지스터.
  6. 제 5 항에 있어서,
    상기 상부 채널층은 상기 하부 채널층 보다 산소 농도가 1-10 at.% 더 높은 박막 트랜지스터.
  7. 제 5 항에 있어서,
    상기 상부 채널층 및 상기 하부 채널층 사이에 적어도 하나의 중간 채널층을 더 구비하며, 상기 적어도 하나의 중간 채널층은 상기 하부 채널층 보다 산소 농도가 높으며, 상기 상부 채널층 보다 산소 농도가 낮은 박막 트랜지스터.
  8. 제 1 항에 있어서,
    상기 하부 채널층은 징크 옥시나이트라이드에 원소 X를 더 포함하고,
    상기 원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함하는 박막 트랜지스터.
  9. 제 8 항에 있어서,
    상기 상부 채널층은 징크 옥시나이트라이드에 원소 Y를 더 포함하고,
    상기 원소 Y는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함하는 박막 트랜지스터.
  10. 제 9 항에 있어서,
    상기 상부 채널층 및 상기 하부 채널층 사이에 적어도 하나의 중간 채널층을 더 구비하며, 상기 적어도 하나의 중간 채널층은 상기 중간 채널층은 징크 옥시나이트라이드에 원소 Z을 더 포함하고,
    상기 원소 Z은 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함하며,
    상기 원소 Z의 농도는 상기 원소 X의 농도와 상기 원소 Y의 농도 사이의 값을 가지는 박막 트랜지스터.
  11. 제 1 항에 있어서,
    상기 채널층 상에 형성된 식각정지층을 더 구비하며,
    상기 제1 영역 및 상기 제2 영역은 각각 상기 식각정지층에 의해 노출된 영역인 박막 트랜지스터.
  12. 게이트 전극;
    상기 게이트 전극 상의 게이트 절연층;
    상기 게이트 절연층 상에 징크 옥시나이트라계 물질로 이루어진 하부 채널층;
    상기 하부 채널층 상에서 산화물 반도체로 이루어진 상부 채널층; 및
    상기 하부 채널층 및 상기 상부 채널층 각각의 양단과 접촉하게 형성된 소스 전극 및 드레인 전극;을 포함하며,
    상기 상부 채널층은 상기 하부 채널층 보다 전기적 저항성이 높으며,
    상기 상부 채널층은 상기 소스 전극과 접촉하는 제1영역과 상기 드레인 전극과 접촉하는 제2영역과 상기 제1영역 및 상기 제2영역 사이의 중간 영역을 포함하며, 상기 제1영역 및 상기 제2영역은 상기 중간 영역 보다 높은 캐리어 농도를 가진 영역으로 이루어진 박막 트랜지스터.
  13. 제 12 항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 상기 중간 영역 보다 높은 농도의 산소 베이컨시를 포함하는 박막 트랜지스터.
  14. 제 12 항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 상기 중간 영역 보다 높은 농도의 질소 베이컨시를 포함하는 박막 트랜지스터.
  15. 제 12 항에 있어서,
    상기 제1 영역 및 상기 제2 영역은 상기 중간 영역 보다 높은 농도의 n형 불순물을 포함하는 박막 트랜지스터.
  16. 제 12 항에 있어서,
    상기 상부 채널층은 상기 하부 채널층 보다 산소 농도가 높은 박막 트랜지스터.
  17. 제 12 항에 있어서,
    상기 상부 채널층은 ZnO, In2O3, SnO2, ZnSnO, InZnO, InGaZnO, InSnZnO으로 이루어진 그룹 중 선택된 적어도 하나를 포함하는 박막 트랜지스터.
  18. 제 12 항에 있어서,
    상기 상부 채널층 및 상기 하부 채널층 사이에 적어도 하나의 중간 채널층을 더 구비하며, 상기 적어도 하나의 중간 채널층은 상기 하부 채널층 보다 높은 농도의 산소를 포함하는 박막 트랜지스터.
  19. 제 12 항에 있어서,
    상기 채널층 상에 형성된 식각정지층을 더 구비하며,
    상기 제1 영역 및 상기 제2 영역은 각각 상기 식각정지층에 의해 노출된 영역인 박막 트랜지스터.
  20. 제 12 항에 있어서,
    상기 하부 채널층은 징크 옥시나이트라이드에 원소 X를 더 포함하고,
    상기 원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함하는 박막 트랜지스터.
  21. 제 20 항에 있어서,
    상기 상부 채널층 및 상기 하부 채널층 사이에 적어도 하나의 중간 채널층을 더 구비하며, 상기 적어도 하나의 중간 채널층은 징크 옥시나이트라이드에 원소 Y를 더 포함하며, 상기 원소 Y는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함하는 박막 트랜지스터.
KR1020130092247A 2013-08-02 2013-08-02 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터 KR20150016034A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130092247A KR20150016034A (ko) 2013-08-02 2013-08-02 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130092247A KR20150016034A (ko) 2013-08-02 2013-08-02 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터

Publications (1)

Publication Number Publication Date
KR20150016034A true KR20150016034A (ko) 2015-02-11

Family

ID=52573156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130092247A KR20150016034A (ko) 2013-08-02 2013-08-02 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR20150016034A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549063A (zh) * 2016-11-04 2017-03-29 东莞市联洲知识产权运营管理有限公司 一种氧化物薄膜晶体管
KR20180062168A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
KR20210066097A (ko) * 2019-11-27 2021-06-07 한양대학교 산학협력단 듀얼 게이트 트랜지스터 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549063A (zh) * 2016-11-04 2017-03-29 东莞市联洲知识产权运营管理有限公司 一种氧化物薄膜晶体管
CN106549063B (zh) * 2016-11-04 2019-07-05 上海禾馥电子有限公司 一种氧化物薄膜晶体管
KR20180062168A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
KR20210066097A (ko) * 2019-11-27 2021-06-07 한양대학교 산학협력단 듀얼 게이트 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR101270172B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
Kwon et al. Recent progress in high performance and reliable n-type transition metal oxide-based thin film transistors
EP2634812B1 (en) Transistor, Method Of Manufacturing The Same And Electronic Device Including Transistor
KR101638978B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101035357B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
US8384076B2 (en) Transistors, semiconductor devices and methods of manufacturing the same
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
EP2348531B1 (en) Thin film transistor and method of manufacturing the same
KR101920709B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW201606988A (zh) 半導體裝置
JP2015195327A (ja) 半導体装置
Jiang et al. Self-aligned bottom-gate in—ga—zn—o thin-film transistor with source/drain regions formed by direct deposition of fluorinated silicon nitride
US20180083142A1 (en) Manufacture method of tft substrate and manufactured tft substrate
US20210280719A1 (en) High mobility semiconductor channel based thin-film transistors and manufacturing methods
Raja et al. Improvement of mobility in oxide-based thin film transistors: a brief review
KR20150016034A (ko) 징크 옥시나이트라이드 계의 다중 채널층을 가진 박막 트랜지스터
TW201314910A (zh) 薄膜電晶體
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
US20220013670A1 (en) Thin-film transistor
KR20150060034A (ko) 이중 게이트 전극을 가진 박막 트랜지스터
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
KR101450841B1 (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application