CN113745340A - 薄膜晶体管、显示面板及电子设备 - Google Patents

薄膜晶体管、显示面板及电子设备 Download PDF

Info

Publication number
CN113745340A
CN113745340A CN202010473512.5A CN202010473512A CN113745340A CN 113745340 A CN113745340 A CN 113745340A CN 202010473512 A CN202010473512 A CN 202010473512A CN 113745340 A CN113745340 A CN 113745340A
Authority
CN
China
Prior art keywords
layer
threshold voltage
thin film
film transistor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010473512.5A
Other languages
English (en)
Inventor
晏国文
袁泽
万颖琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Royole Corp
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Priority to CN202010473512.5A priority Critical patent/CN113745340A/zh
Publication of CN113745340A publication Critical patent/CN113745340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管、显示面板及电子设备。本发明的薄膜晶体管包括第一栅极、第二栅极、及有源层，所述第一栅极与所述第二栅极分别绝缘设置在所述有源层相对的两侧，所述有源层包括依次层叠设置的第一阈值电压调控层、第一沟道层、高能带层、第二沟道层及第二阈值电压调控层；所述第一阈值电压调控层和所述第二阈值电压调控层用于调控所述有源层的阈值电压，防止所述有源层漏电；所述第一沟道层和所述第二沟道层用于提供载流子；所述高能带层用于隔离所述第一沟道层和所述第二沟道层，防止所述第一沟道层和所述第二沟道层漏电。本发明的薄膜晶体管，其有源层具有双沟道，开启时，可以提供更大的电流，具有更好的屏幕显示亮度。

Description

薄膜晶体管、显示面板及电子设备
技术领域
本发明涉及半导体领域，具体涉及一种有源层及薄膜晶体管、显示面板及电子设备。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是TFT显示器的主要元器件之一，显示器的每个液晶像素点都是由集成在像素点后面的薄膜晶体管来驱动。而现有的薄膜晶体管大部分只有一层沟道层，其载流子的迁移率相对较低，可提供的电流有限，不能很好的满足屏幕对于显示亮度的需求。
发明内容
有鉴于此，本发明实施例提供一种薄膜晶体管，其有源层具有双沟道，开启时，可以提供更大的电流，具有更好的屏幕显示亮度。
此外，本发明实施例还提供一种显示面板。
此外，本发明实施例还提供一种电子设备。
本发明实施例第一方面提供的薄膜晶体管，包括：第一栅极、第二栅极、及有源层，所述第一栅极与所述第二栅极分别绝缘设置在所述有源层相对的两侧，所述有源层包括依次层叠设置的第一阈值电压调控层、第一沟道层、高能带层、第二沟道层及第二阈值电压调控层；所述第一阈值电压调控层和所述第二阈值电压调控层用于调控所述有源层的阈值电压，防止所述有源层漏电；所述第一沟道层和所述第二沟道层用于提供载流子；所述高能带层用于隔离所述第一沟道层和所述第二沟道层，防止所述第一沟道层和所述第二沟道层漏电。
进一步地，所述第一阈值电压调控层和所述第二阈值电压调控层至少包括含有铟、镓和锌的氧化物。
进一步地，第一阈值电压调控层和所述第二阈值电压调控层中铟、镓、锌的摩尔比为(0.1-1)：(0.1-1)：(0.1-1)。
进一步地，第一沟道层和所述第二沟道层至少包括含有铟和锌的氧化物。
进一步地，所述高能带层至少包括含有镓和锌的氧化物。
进一步地，所述第一阈值电压调控层、所述第一沟道层、所述高能带层、所述第二沟道层及所述第二阈值电压调控层均具有含铟的氧化物；所述第一沟道层和所述第二沟道层中铟的含量大于所述第一阈值电压调控层和所述第二阈值电压调控层中铟的摩尔分数；所述第一阈值电压调控层和所述第二阈值电压调控层中铟的摩尔分数大于所述高能带层中铟的摩尔分数。
进一步地，所述第一阈值电压调控层、所述第一沟道层、所述高能带层、所述第二沟道层及所述第二阈值电压调控层具有含镓的氧化物；所述高能带层中镓的摩尔分数大于所述第一阈值电压调控层和所述第二阈值电压调控层中镓的摩尔分数；所述第一阈值电压调控层和所述第二阈值电压调控层镓的摩尔分数大于所述第一沟道层和所述第二沟道层中镓的摩尔分数。
进一步地，所述第一阈值电压调控层和所述第二阈值电压调控层的导带大于所述第一沟道层和所述第二沟道层的导带。
进一步地，所述高能带层的导带大于所述第一阈值电压调控层和所述第二阈值电压调控层的导带。
进一步地，所述薄膜晶体管还包括基板、第一绝缘层、第二绝缘层、源极、及漏极，所述第一栅极设置于所述基板的一侧，所述第一绝缘层覆盖所述第一栅极，所述有源层设置于所述第一绝缘层背离所述第一栅极的表面且对应所述第一栅极设置，所述第二栅极设置于所述有源层背离所述第一绝缘层的一侧，且通过所述第二绝缘层与所述有源层绝缘，所述源极和所述漏极分别与所述有源层相连，其所述源极和所述漏极间隔设置。
本发明实施例第二方面提供一种显示面板，其包括上述的薄膜晶体管，所述薄膜晶体管呈阵列排布。
本发明实施例第三方面提供一种电子设备，其包括设备主体及上述显示面板，所述显示面板设在所述设备主体上，为所述电子设备提供显示界面。
由此，本发明薄膜晶体管的有源层包括两个沟道层，即第一沟道层和第二沟道层，薄膜晶体管开启时，第一栅极和第二栅极同时输入栅极信号，第一沟道层和第二沟道层同时开启，由此，可以提供更大的电流，使得薄膜晶体管具有更好的屏幕显示亮度。
附图说明
为更清楚地阐述本发明的构造特征和功效，下面结合附图与具体实施例来对其进行详细说明。
图1是本发明一实施例的薄膜晶体管的结构示意图。
图2是本发明图1实施例的有源层的结构示意图。
图3是本发明实施例的显示面板的结构示意图。
图4是本发明又实施例的电子设备的结构示意图。
具体实施例
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
请参见图1和图2，本发明实施例第一方面提供的薄膜晶体管100，包括：第一栅极10、第二栅极30、及有源层50。第一栅极10与第二栅极30分别绝缘设置在有源层50相对的两侧，第一栅极10与第二栅极30电连接，具体地，第一栅极10与第二栅极30通过打孔电连接。有源层50包括依次层叠设置的第一阈值电压调控层51、第一沟道层53、高能带层55、第二沟道层57及第二阈值电压调控层59；第一阈值电压调控层51和第二阈值电压调控层59用于调控有源层50的阈值电压，防止有源层50漏电；第一沟道层53和第二沟道层57用于提供载流子；高能带层55用于隔离第一沟道层53和第二沟道层57，防止第一沟道层53和第二沟道层57漏电。
本发明薄膜晶体管100的有源层50包括两个沟道层，即第一沟道层53和第二沟道层57，薄膜晶体管100开启时，第一栅极10和第二栅极30同时输入栅极信号，第一沟道层53和第二沟道层57同时开启，可以提供更大的电流，使得薄膜晶体管100具有更好的屏幕显示亮度。
在一些实施例中，第一阈值电压调控层51和第二阈值电压调控层59至少包括含有铟、镓和锌的氧化物。在另一些实施例中，第一阈值电压调控层51和第二阈值电压调控层59还可以包括含锡的氧化物，即第一阈值电压调控层51和第二阈值电压调控层59包括含有铟、镓、锡和锌的氧化物。
可选择地，第一阈值电压调控层51和第二阈值电压调控层59中铟、镓、锌的摩尔比为(0.1-1)：(0.1-1)：(0.1-1)。更具体地，第一阈值电压调控层51和第二阈值电压调控层59中铟、镓、锌的摩尔比为1:1:1。应该理解，第一阈值电压调控层51和第二阈值电压调控层59的组成成分可以相同也可以不同，本发明对此不作具体限定。
在一些实施例中，第一沟道层53和第二沟道层57至少包括含有铟和锌的氧化物。在另一些实施例中，第一沟道层53和第二沟道层57还可以包括含镓的氧化物、含锡的氧化物或者含镓和锡的氧化物，即第一沟道层53和第二沟道层57可以包括含铟和锌的氧化物、含铟、镓和锌的氧化物、或含铟、镓、锡和锌的氧化物。可选地，第一沟道层53和第二沟道层57中，镓的摩尔数和铟、镓、锡、锌总摩尔数的比列为0-20％，例如0、1％、5％、8％、12％、15％、18％或20％。应该理解，第一沟道层53和第二沟道层57的组成成分可以相同也可以不同，本发明对此不作具体限定。
在一些实施例中，高能带层55至少包括含有镓和锌的氧化物。在另一些实施例中，高能带层55还可以包括含铟的氧化物、含锡的氧化物或者含铟和锡的氧化物，即高能带层55可以包括含镓和锌的氧化物、含铟、镓和锌的氧化物、或含铟、镓、锡和锌的氧化物。可选地，高能带层55中，铟的摩尔数和铟、镓、锡、锌总摩尔数的比列为0-20％，例如0、1％、5％、8％、12％、15％、18％或20％。
在一些实施例中，第一阈值电压调控层51、第一沟道层53、高能带层55、第二沟道层57及第二阈值电压调控层59均具有含铟的氧化物；第一沟道层53和第二沟道层57中铟的含量大于第一阈值电压调控层51和第二阈值电压调控层59中铟的摩尔分数；第一阈值电压调控层51和第二阈值电压调控层59中铟的摩尔分数大于高能带层55中铟的摩尔分数。铟的含量越高，则载流子的浓度就越高，迁移率越高，阈值电压越低。当第一沟道层53和第二沟道层57中铟的含量大于第一阈值电压调控层51和第二阈值电压调控层59中铟的摩尔分数时，可以使得第一沟道层53和第二沟道层57具有较高的载流子浓度和迁移率，同时，有源层50的阈值电压较高，可以更好地防止有源层50漏电。
在一些实施例中，第一阈值电压调控层51、第一沟道层53、高能带层55、第二沟道层57及第二阈值电压调控层59具有含镓的氧化物；高能带层55中镓的摩尔分数大于第一阈值电压调控层51和第二阈值电压调控层59中镓的摩尔分数；第一阈值电压调控层51和第二阈值电压调控层59镓的摩尔分数大于第一沟道层53和第二沟道层57中镓的摩尔分数。镓含量越高，载流子浓度越低，迁移率就越低，但是阈值电压就越高，这样可以使得第一沟道层53和第二沟道层57具有较高的载流子浓度和迁移率，同时，有源层50的阈值电压较高，可以更好地防止有源层50漏电。
在一些实施例中，第一阈值电压调控层51和第二阈值电压调控层59的导带大于第一沟道层53和第二沟道层57的导带。导带越低载流子浓度越高，迁移率越高，阈值电压越低，第一阈值电压调控层51和第二阈值电压调控层59的导带大于第一沟道层53和第二沟道层57的导带，既可以保证第一沟道层53和第二沟道层57有较高的载流子迁移率，同时还可以防止有源层50漏电。
在一些实施例中，高能带层55的导带大于第一阈值电压调控层51和第二阈值电压调控层59的导带。这样可以更好的防止第一沟道层53的载流子迁移到第二沟道层57或第二沟道层57的载流子迁移到第一沟道层53。
请参见图1，在一些实施例中，本发明的薄膜晶体管100还包括基板20、第一绝缘层40、第二绝缘层60、源极70、及漏极80。第一栅极10设置于基板20的一侧，第一绝缘层40覆盖第一栅极10，有源层50设置于第一绝缘层40背离第一栅极10的表面且对应第一栅极10设置，第二栅极30设置于有源层50背离第一绝缘层40的一侧，且通过第二绝缘层60与有源层50绝缘，分别于有源层50相连，且源极70和漏极80间隔设置。
具体地，本发明的薄膜晶体管100可以为P型薄膜晶体管，也可以为N型薄膜晶体管。当为N型薄膜晶体管100时，同时向第一栅极10和第二栅极30施加正向电压时，有源层50(第一沟道层53和第二沟道层57)的载流子分别向两侧的第一绝缘层40和第二绝缘层60聚集，以导通源极70和漏极80，开启所述薄膜晶体管100；同时向第一栅极10和第二栅极30施加负向电压时，所述载流子聚集消失，以断开源极70和漏极80，关闭所述薄膜晶体管100。反之，当为P型薄膜晶体管100时，同时向第一栅极10和第二栅极30施加负向电压时，有源层50(第一沟道层53和第二沟道层57)的载流子分别向两侧的第一绝缘层40和第二绝缘层60聚集，以导通源极70和漏极80，开启所述薄膜晶体管100；同时向第一栅极10和第二栅极30施加正向电压时，所述载流子聚集消失，以断开源极70和漏极80，关闭所述薄膜晶体管100。
请参见图3，本发明实施例第二方面提供一种显示面板200，其包括本发明实施例的薄膜晶体管100，该薄膜晶体管100呈阵列排布。
请参见图4，本发明实施例第三方面提供一种电子设备300，其包括设备主体310及本发明实施例的显示面板200，显示面板200设在设备主体310上，为电子设备300提供显示界面。
本发明的电子设备300可以包括但不限于包括手机、台式电脑、笔记本电脑、平板电脑、相机、智能手环、智能手表、智能眼镜、电子阅读器等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易的想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括：第一栅极、第二栅极、及有源层，所述第一栅极与所述第二栅极分别绝缘设置在所述有源层相对的两侧，所述有源层包括依次层叠设置的第一阈值电压调控层、第一沟道层、高能带层、第二沟道层及第二阈值电压调控层；所述第一阈值电压调控层和所述第二阈值电压调控层用于调控所述有源层的阈值电压，防止所述有源层漏电；所述第一沟道层和所述第二沟道层用于提供载流子；所述高能带层用于隔离所述第一沟道层和所述第二沟道层，防止所述第一沟道层和所述第二沟道层漏电。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一阈值电压调控层和所述第二阈值电压调控层至少包括含有铟、镓和锌的氧化物。
3.根据权利要求2所述的薄膜晶体管，其特征在于，第一阈值电压调控层和所述第二阈值电压调控层中铟、镓、锌的摩尔比为(0.1-1)：(0.1-1)：(0.1-1)。
4.根据权利要求1所述的薄膜晶体管，其特征在于，第一沟道层和所述第二沟道层至少包括含有铟和锌的氧化物。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述高能带层至少包括含有镓和锌的氧化物。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一阈值电压调控层、所述第一沟道层、所述高能带层、所述第二沟道层及所述第二阈值电压调控层均具有含铟的氧化物；所述第一沟道层和所述第二沟道层中铟的含量大于所述第一阈值电压调控层和所述第二阈值电压调控层中铟的摩尔分数；所述第一阈值电压调控层和所述第二阈值电压调控层中铟的摩尔分数大于所述高能带层中铟的摩尔分数。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一阈值电压调控层、所述第一沟道层、所述高能带层、所述第二沟道层及所述第二阈值电压调控层具有含镓的氧化物；所述高能带层中镓的摩尔分数大于所述第一阈值电压调控层和所述第二阈值电压调控层中镓的摩尔分数；所述第一阈值电压调控层和所述第二阈值电压调控层镓的摩尔分数大于所述第一沟道层和所述第二沟道层中镓的摩尔分数。
8.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一阈值电压调控层和所述第二阈值电压调控层的导带大于所述第一沟道层和所述第二沟道层的导带。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述高能带层的导带大于所述第一阈值电压调控层和所述第二阈值电压调控层的导带。
10.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括基板、第一绝缘层、第二绝缘层、源极、及漏极，所述第一栅极设置于所述基板的一侧，所述第一绝缘层覆盖所述第一栅极，所述有源层设置于所述第一绝缘层背离所述第一栅极的表面且对应所述第一栅极设置，所述第二栅极设置于所述有源层背离所述第一绝缘层的一侧，且通过所述第二绝缘层与所述有源层绝缘，所述源极和所述漏极与所述有源层相连，且所述源极和所述漏极间隔设置。
11.一种显示面板，其特征在于，包括权利要求1-10任一项所述的薄膜晶体管，所述薄膜晶体管呈阵列排布。
12.一种电子设备，其特征在于，包括设备主体及权利要求11所述的显示面板，所述显示面板设在所述设备主体上，为所述电子设备提供显示界面。
CN202010473512.5A 2020-05-29 2020-05-29 薄膜晶体管、显示面板及电子设备 Pending CN113745340A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010473512.5A CN113745340A (zh) 2020-05-29 2020-05-29 薄膜晶体管、显示面板及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010473512.5A CN113745340A (zh) 2020-05-29 2020-05-29 薄膜晶体管、显示面板及电子设备

Publications (1)

Publication Number Publication Date
CN113745340A true CN113745340A (zh) 2021-12-03

Family

ID=78724506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010473512.5A Pending CN113745340A (zh) 2020-05-29 2020-05-29 薄膜晶体管、显示面板及电子设备

Country Status (1)

Country Link
CN (1) CN113745340A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006834A1 (en) * 2008-07-14 2010-01-14 Sun-Il Kim Channel layers and semiconductor devices including the same
US20100102397A1 (en) * 2008-10-27 2010-04-29 Samsung Electronics Co., Ltd. Transistor, semiconductor device including a transistor and methods of manufacturing the same
CN103022142A (zh) * 2011-09-27 2013-04-03 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
US20140291669A1 (en) * 2013-03-29 2014-10-02 Lg Display Co., Ltd. Thin-Film Transistor, Method for Manufacturing the Same and Display Device Comprising the Same
US20150372023A1 (en) * 2014-06-20 2015-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, input/output device, and electronic device
TW201820620A (zh) * 2016-09-30 2018-06-01 美商英特爾股份有限公司 使用摻雜層的降低電晶體電阻

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006834A1 (en) * 2008-07-14 2010-01-14 Sun-Il Kim Channel layers and semiconductor devices including the same
US20100102397A1 (en) * 2008-10-27 2010-04-29 Samsung Electronics Co., Ltd. Transistor, semiconductor device including a transistor and methods of manufacturing the same
CN103022142A (zh) * 2011-09-27 2013-04-03 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
US20140291669A1 (en) * 2013-03-29 2014-10-02 Lg Display Co., Ltd. Thin-Film Transistor, Method for Manufacturing the Same and Display Device Comprising the Same
US20150372023A1 (en) * 2014-06-20 2015-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, input/output device, and electronic device
TW201820620A (zh) * 2016-09-30 2018-06-01 美商英特爾股份有限公司 使用摻雜層的降低電晶體電阻

Similar Documents

Publication Publication Date Title
US20240306426A1 (en) Display device
JP6990272B2 (ja) 半導体装置
US10431154B2 (en) Light-emitting diode display with reduced leakage
US10311782B2 (en) Light-emitting diode display with reduced leakage
JP2021179612A (ja) 表示装置
KR102219398B1 (ko) 반도체 장치
JP5159978B2 (ja) 半導体装置
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
TW202129372A (zh) 觸控面板
JP2017054124A (ja) 表示装置およびその作製方法
US11980059B2 (en) Array substrate and manufacturing method thereof including via hole to facilitate dehydrogenation, display panel, and display device
CN102254938B (zh) 薄膜晶体管、具有此薄膜晶体管的像素结构及电路结构
US11960158B2 (en) Display device
US11749692B2 (en) Display panel and display device
KR20230035146A (ko) 트랜지스터의 제작 방법
KR20130038936A (ko) 반도체 장치 및 그 제작 방법
CN111276497B (zh) 驱动背板和显示面板
US20220123082A1 (en) Display panel and display device
CN107623008B (zh) 显示装置
CN114788000A (zh) 显示基板、显示面板及显示装置
CN113745340A (zh) 薄膜晶体管、显示面板及电子设备
CN105140298A (zh) 薄膜晶体管和阵列基板
WO2023155091A1 (zh) 金属氧化物薄膜晶体管、阵列基板及显示装置
US12113133B2 (en) Metal oxide transistor, display panel and display apparatus
US20240306438A1 (en) Array substrate and method for manufacturing same, display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211203