JP2017054124A - 表示装置およびその作製方法 - Google Patents

表示装置およびその作製方法 Download PDF

Info

Publication number
JP2017054124A
JP2017054124A JP2016176344A JP2016176344A JP2017054124A JP 2017054124 A JP2017054124 A JP 2017054124A JP 2016176344 A JP2016176344 A JP 2016176344A JP 2016176344 A JP2016176344 A JP 2016176344A JP 2017054124 A JP2017054124 A JP 2017054124A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
transistor
insulating film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016176344A
Other languages
English (en)
Inventor
欣聡 及川
Yoshiaki Oikawa
欣聡 及川
純一 肥塚
Junichi Hizuka
純一 肥塚
岡崎　健一
Kenichi Okazaki
健一 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017054124A publication Critical patent/JP2017054124A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133368—Cells having two substrates with different characteristics, e.g. different thickness or material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】利便性または信頼性に優れた新規な表示装置を提供する。または、消費電力が低く、表示品質が高い表示装置を提供する。【解決手段】第１の表示素子と、第２の表示素子と、第１のトランジスタと、第２のトランジスタと、を有する表示装置であって、第１の表示素子は、第１の画素電極と、液晶層と、を有し、第２の表示素子は、第２の画素電極と、発光層と、を有し、第１のトランジスタは、第１の画素電極と電気的に接続され、第２のトランジスタは、第２の画素電極と電気的に接続され、第１のトランジスタ及び第２のトランジスタは、酸化物半導体膜を有し、第１の画素電極及び第２の画素電極は、酸化物半導体膜が有する金属元素を、少なくとも１以上有する。【選択図】図６

Description

本発明の一態様は、表示装置およびその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法を一例として挙げることができる。
バックライトとして面発光を行う光源を用い、透過型の液晶表示装置を組み合わせることで消費電力の低減と表示品質の低下の抑制を両立する液晶表示装置が知られている（特許文献１参照）。
特開２０１１−２４８３５１号公報
本発明の一態様は、利便性または信頼性に優れた新規な表示装置を提供することを課題の一とする。
または、本発明の一態様は、消費電力が低く、表示品質が高い表示装置を提供することを課題の一とする。または、本発明の一態様は、表示装置の駆動回路の幅を狭くして、さらなる狭額縁化を図れる構成を提供することを課題の一とする。または、本発明の一態様は、新規な表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の表示素子と、第２の表示素子と、第１のトランジスタと、第２のトランジスタと、を有する表示装置であって、第１の表示素子は、第１の画素電極と、液晶層と、を有し、第２の表示素子は、第２の画素電極と、発光層と、を有し、第１のトランジスタは、第１の画素電極と電気的に接続され、第２のトランジスタは、第２の画素電極と電気的に接続され、第１のトランジスタ及び第２のトランジスタは、酸化物半導体膜を有し、第１の画素電極及び第２の画素電極は、酸化物半導体膜が有する金属元素を、少なくとも１以上有する表示装置である。
また、上記態様において、第１の表示素子は、さらに、反射膜を有し、反射膜は、第１の画素電極と電気的に接続され、且つ入射する光を反射する機能を有し、反射膜には、入射する光を透過する開口部が設けられ、第２の表示素子は、開口部に向けて光を射出する機能を有すると好ましい。
また、上記態様において、酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、を有すると好ましい。また、上記態様において、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ましい。
また、上記態様において、第１のトランジスタ、及び第２のトランジスタのいずれか一方または双方は、スタガ型構造を有すると好ましい。
また、上記態様において、第１のトランジスタ及び第２のトランジスタのいずれか一方または双方は、第１の導電膜と、第１の導電膜上の第１の絶縁膜と、第１の絶縁膜上の第１の酸化物半導体膜と、第１の酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２の酸化物半導体膜と、を有し、第２の酸化物半導体膜は、チャネル幅方向の断面において、第２の絶縁膜を介して第１の酸化物半導体膜の側面を覆い、第１の酸化物半導体膜は、チャネル幅方向の断面において、第１の導電膜と、第２の酸化物半導体膜とで、囲まれた構造を有すると好ましい。
本発明の一態様により、利便性または信頼性に優れた新規な表示装置を提供できる。または、本発明の一態様により、消費電力が低く、表示品質が高い表示装置を提供できる。または、本発明の一態様により、表示装置の駆動回路の幅を狭くして、さらなる狭額縁化を図れる構成を提供できる。または、本発明の一態様により、新規な表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
表示装置を説明するブロック図及び回路図。 画素回路を説明する回路図。 表示素子の表示領域を説明する模式図。 表示装置及び画素回路を説明する上面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 表示装置の作製工程を説明する断面図。 表示装置の作製工程を説明する断面図。 表示装置の作製工程を説明する断面図。 表示装置の作製工程を説明する断面図。 表示装置の作製工程を説明する断面図。 表示装置の作製工程を説明する断面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 バンド構造を説明する図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示モジュールを説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。 表示装置を説明する斜視図。 情報処理装置の構成を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について、図１乃至図１４を用いて説明を行う。
＜１−１．表示装置の構成＞
まず、表示装置の構成について、図１を用いて説明する。図１に示す表示装置５００は、画素部５０２と、画素部５０２の外側に配置されるゲートドライバ回路部５０４ａ、５０４ｂと、画素部５０２の外側に配置されるソースドライバ回路部５０６と、を有する。
［画素部］
画素部５０２は、Ｘ行（Ｘは２以上の自然数）、Ｙ列（Ｙは２以上の自然数）に配置される画素回路５０１（Ｘ，Ｙ）を有する。また、画素回路５０１（Ｘ，Ｙ）は、２つの表示素子を有し、当該２つの表示素子は、それぞれ異なる機能を有する。２つの表示素子の一方は、入射する光を反射する機能を有し、２つの表示素子の他方は、光を射出する機能を有する。なお、当該２つの表示素子の詳細については、後述する。
［ゲートドライバ回路部］
ゲートドライバ回路部５０４ａ、５０４ｂ及びソースドライバ回路部５０６の一部または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。ゲートドライバ回路部５０４ａ、５０４ｂ及びソースドライバ回路部５０６の一部または全部が画素部５０２と同一基板上に形成されない場合には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、別途用意された駆動回路基板（例えば、単結晶半導体膜または多結晶半導体膜で形成された駆動回路基板）を、表示装置５００に形成してもよい。
また、ゲートドライバ回路部５０４ａ、５０４ｂは、画素回路５０１（Ｘ，Ｙ）を選択する信号（走査信号）を出力する機能を有し、ソースドライバ回路部５０６は、画素回路５０１（Ｘ，Ｙ）が有する表示素子を駆動するための信号（データ信号）を供給する機能を有する。
また、ゲートドライバ回路部５０４ａは、走査信号が与えられる配線（以下、走査線ＧＥ＿１乃至ＧＥ＿Ｘという）の電位を制御する機能、または初期化信号を供給する機能を有する。また、ゲートドライバ回路部５０４ｂは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能、または初期化信号を供給する機能を有する。ただし、これに限定されず、ゲートドライバ回路部５０４ａ、５０４ｂは、別の信号を制御または供給することも可能である。
なお、図１においては、ゲートドライバ回路部として、ゲートドライバ回路部５０４ａと、ゲートドライバ回路部５０４ｂと、２つ設ける構成について例示したが、これに限定されず、１つのゲートドライバ回路部、または３つ以上のゲートドライバ回路部を設ける構成としてもよい。
［ソースドライバ回路部］
ソースドライバ回路部５０６は、画像信号を元に画素回路５０１（Ｘ，Ｙ）に書き込むデータ信号を生成する機能、データ信号が与えられる配線（以下、信号線ＳＬ＿１乃至ＳＬ＿Ｙ及び信号線ＳＥ＿１乃至ＳＥ＿Ｙという）の電位を制御する機能、または初期化信号を供給する機能を有する。ただし、これに限定されず、ソースドライバ回路部５０６は、別の信号を生成、制御、または供給する機能を有していてもよい。
また、ソースドライバ回路部５０６は、複数のアナログスイッチなどを用いて構成される。ソースドライバ回路部５０６は、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。
なお、図１においては、ソースドライバ回路部５０６を１つ設ける構成について例示したが、これに限定されず、表示装置５００には、複数のソースドライバ回路部を設けてもよい。例えば、２つのソースドライバ回路部を設け、一方のソースドライバ回路部により信号線ＳＬ＿１乃至ＳＬ＿Ｙを制御し、他方のソースドライバ回路部により信号線ＳＥ＿１乃至ＳＥ＿Ｙを制御してもよい。
［画素回路］
また、画素回路５０１（Ｘ，Ｙ）は、走査線ＧＬ＿１乃至ＧＬ＿Ｘ及び走査線ＧＥ＿１乃至ＧＥ＿Ｘの一つを介してパルス信号が入力され、信号線ＳＬ＿１乃至ＳＬ＿Ｙ及び信号線ＳＥ＿１乃至ＳＥ＿Ｙの一つを介してデータ信号が入力される。
例えば、ｍ行ｎ列目（ｍはＸ以下の自然数を表し、ｎはＹ以下の自然数を表す）の画素回路５０１（ｍ，ｎ）は、走査線ＧＬ＿ｍ及び走査線ＧＥ＿ｍを介してゲートドライバ回路部５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍ及び走査線ＧＥ＿ｍの電位に応じて信号線ＳＬ＿ｎ及び信号線ＳＥ＿ｎを介してソースドライバ回路部５０６からデータ信号が入力される。
また、画素回路５０１（ｍ，ｎ）は、先の説明の通り、２つの表示素子を有する。走査線ＧＬ＿１乃至ＧＬ＿Ｘは、２つの表示素子の一方に与えられるパルス信号の電位を制御する配線であり、走査線ＧＥ＿１乃至ＧＥ＿Ｘは、２つの表示素子の他方に与えられるパルス信号の電位を制御する配線である。
また、信号線ＳＬ＿１乃至ＳＬ＿Ｙは、２つの表示素子の一方に与えられるデータ信号の電位を制御する配線であり、信号線ＳＥ＿１乃至ＳＥ＿Ｙは、２つの表示素子の他方に与えられるデータ信号の電位を制御する配線である。
［外部回路］
表示装置５００には、外部回路５０８ａ、５０８ｂが接続される。なお、外部回路５０８ａ、５０８ｂを、表示装置５００に形成する構成としてもよい。
また、外部回路５０８ａは、図１に示すように、アノード電位が与えられる配線（以下、アノード線ＡＮＯ＿１乃至ＡＮＯ＿ｘという）と電気的に接続されており、外部回路５０８ｂは、共通電位が与えられる配線（以下、コモン線ＣＯＭ＿１乃至ＣＯＭ＿Ｘという）と、電気的に接続されている。
＜１−２．画素回路の構成例＞
次に、画素回路５０１（ｍ，ｎ）の構成について、図２を用いて説明する。
図２は、本発明の一態様の表示装置５００が有する画素回路５０１（ｍ，ｎ）と、画素回路５０１（ｍ，ｎ）の列方向に隣接した画素回路５０１（ｍ，ｎ＋１）と、を説明する回路図である。なお、本明細書等においては、列方向とは信号線ＳＬ＿ｎ（または信号線ＳＥ＿ｎ）のｎの数値が増減する方向であり、行方向とは走査線ＧＬ＿ｍ（または走査線ＧＥ＿ｍ）のｍの数値が増減する方向である。
画素回路５０１（ｍ，ｎ）は、トランジスタＴｒ１と、トランジスタＴｒ２と、トランジスタＴｒ３と、容量素子Ｃ１と、容量素子Ｃ２と、表示素子４３０と、表示素子６３０と、を有する。なお、画素回路５０１（ｍ，ｎ＋１）も同様の構成を有する。
また、画素回路５０１（ｍ，ｎ）は、信号線ＳＬ＿ｎ、信号線ＳＥ＿ｎ、走査線ＧＬ＿ｍ、走査線ＧＥ＿ｍ、コモン線ＣＯＭ＿ｍ、コモン線ＶＣＯＭ１、コモン線ＶＣＯＭ２、及びアノード線ＡＮＯ＿ｍと、電気的に接続されている。また、画素回路５０１（ｍ，ｎ＋１）は、信号線ＳＬ＿ｎ＋１、信号線ＳＥ＿ｎ＋１、走査線ＧＬ＿ｍ、走査線ＧＥ＿ｍ、コモン線ＣＯＭ＿ｍ、コモン線ＶＣＯＭ１、コモン線ＶＣＯＭ２、及びアノード線ＡＮＯ＿ｍと、電気的に接続されている。
なお、信号線ＳＬ＿ｎ、信号線ＳＬ＿ｎ＋１、走査線ＧＬ＿ｍ、コモン線ＣＯＭ＿ｍ、及びコモン線ＶＣＯＭ１は、それぞれ表示素子４３０を駆動するための配線であり、信号線ＳＥ＿ｎ、信号線ＳＥ＿ｎ＋１、走査線ＧＥ＿ｍ、コモン線ＶＣＯＭ２、及びアノード線ＡＮＯ＿ｍは、それぞれ表示素子６３０を駆動するための配線である。
また、信号線ＳＥ＿ｎ及び信号線ＳＥ＿ｎ＋１に供給される電位と、信号線ＳＬ＿ｎ及び信号線ＳＬ＿ｎ＋１に供給される電位と、が異なる場合、図２に示すように、信号線ＳＥ＿ｎと信号線ＳＬ＿ｎ＋１とを離間して配置すると好ましい。別言すると、信号線ＳＥ＿ｎと信号線ＳＥ＿ｎ＋１とを隣接するように配置すると好ましい。このような配置とすることで、信号線ＳＬ＿ｎ及び信号線ＳＬ＿ｎ＋１と、信号線ＳＥ＿ｎ及び信号線ＳＥ＿ｎ＋１と、の間に生じる電位差の影響を低減することができる。
＜１−３．第１の表示素子の構成例＞
表示素子４３０は、光の反射または光の透過を制御する機能を有する。特に、表示素子４３０を光の反射を制御する、所謂反射型の表示素子とすると好適である。表示素子４３０を反射型の表示素子とすることで、外光を用いて表示を行うことが可能となるため、表示装置の消費電力を抑制することができる。例えば、表示素子４３０としては、反射膜と液晶素子と偏光板とを組み合わせた構成、またはマイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）を用いる構成等とすればよい。
＜１−４．第２の表示素子の構成例＞
表示素子６３０は、光を射出する機能、すなわち発光する機能を有する。よって、表示素子６３０を、発光素子として読み替えてもよい。例えば、表示素子６３０としては、エレクトロルミネッセンス素子（ＥＬ素子ともいう）を用いる構成、または発光ダイオードを用いる構成等とすればよい。
このように、本発明の一態様の表示装置では、表示素子４３０及び表示素子６３０に示すように、異なる機能を有する表示素子を用いる。例えば、表示素子の一方を反射型の液晶素子とし、他方を透過型のＥＬ素子を用いることで、利便性または信頼性に優れた新規な表示装置を提供することができる。また、外光が明るい環境下においては、反射型の液晶素子を利用し、外光が暗い環境下においては、透過型のＥＬ素子を用いることで、消費電力が低く、表示品位の高い表示装置を提供することができる。
＜１−５．表示素子の駆動方法＞
次に、表示素子４３０及び表示素子６３０の駆動方法について説明する。なお、以下の説明においては、表示素子４３０に液晶素子を用い、表示素子６３０に発光素子を用いる構成とする。
［第１の表示素子の駆動方法］
画素回路５０１（ｍ，ｎ）において、トランジスタＴｒ１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。また、トランジスタＴｒ１のソース電極またはドレイン電極の一方は、信号線ＳＬ＿ｎに電気的に接続され、他方は表示素子４３０の一対の電極の一方に電気的に接続される。トランジスタＴｒ１は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
また、表示素子４３０の一対の電極の他方は、コモン線ＶＣＯＭ１と電気的に接続される。
また、容量素子Ｃ１の一対の電極の一方は、コモン線ＣＯＭ＿ｍに電気的に接続され、他方は、トランジスタＴｒ１のソース電極またはドレイン電極の他方、及び表示素子４３０の一対の電極の一方に電気的に接続される。容量素子Ｃ１は、画素回路５０１（ｍ，ｎ）に書き込まれたデータを保持する機能を有する。
例えば、図１に示すゲートドライバ回路部５０４ｂにより、各行の画素回路を順次選択し、トランジスタＴｒ１をオン状態にしてデータ信号のデータを書き込む。データが書き込まれた画素回路５０１（ｍ，ｎ）は、トランジスタＴｒ１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
［第２の表示素子の駆動方法］
画素回路５０１（ｍ，ｎ）において、トランジスタＴｒ２のゲート電極は、走査線ＧＥ＿ｍに電気的に接続される。また、トランジスタＴｒ２のソース電極またはドレイン電極の一方は、信号線ＳＥ＿ｎに電気的に接続され、他方はトランジスタＴｒ３のゲート電極に電気的に接続される。トランジスタＴｒ２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子Ｃ２の一対の電極の一方は、アノード線ＡＮＯ＿ｍに電気的に接続され、他方は、トランジスタＴｒ２のソース電極及びドレイン電極の他方に電気的に接続される。容量素子Ｃ２は、画素回路５０１（ｍ，ｎ）に書き込まれたデータを保持する機能を有する。
また、トランジスタＴｒ３のゲート電極は、トランジスタＴｒ２のソース電極及びドレイン電極の他方に電気的に接続される。また、トランジスタＴｒ３のソース電極及びドレイン電極の一方は、アノード線ＡＮＯ＿ｍに電気的に接続され、他方は、表示素子６３０の一対の電極の一方に電気的に接続される。また、トランジスタＴｒ３には、バックゲート電極が設けられ、当該バックゲート電極は、トランジスタＴｒ３のゲート電極と、電気的に接続される。
また、表示素子６３０の一対の電極の他方は、コモン線ＶＣＯＭ２に電気的に接続される。
例えば、図１に示すゲートドライバ回路部５０４ａにより、各行の画素回路を順次選択し、トランジスタＴｒ２をオン状態にしてデータ信号のデータを書き込む。データが書き込まれた画素回路５０１（ｍ，ｎ）は、トランジスタＴｒ２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタＴｒ３のソース電極とドレイン電極の間に流れる電流量が制御され、表示素子６３０は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
このように、本発明の一態様の表示装置においては、２つの表示素子を、異なるトランジスタを用いて、それぞれ独立に制御することができる。よって、表示品位の高い表示装置を提供することができる。
また、本発明の一態様の表示装置に用いるトランジスタ（トランジスタＴｒ１及びトランジスタＴｒ２）は、酸化物半導体膜を有する。酸化物半導体膜を有するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能となる。また、酸化物半導体膜を有するトランジスタのオフ電流は、極めて小さい。したがって、表示装置のリフレッシュレートを下げても、表示装置の輝度の維持が可能となり、消費電力を抑制することができる。
また、表示素子４３０及び表示素子６３０の表示方式としては、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）が挙げられる。ただし、色要素としては、ＲＧＢの三色に限定されない。例えば、ＲＧＢに、イエロー、シアン、マゼンタ、ホワイト等を一色以上追加してもよい。また、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明の一態様の表示装置は、カラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
＜１−６．表示素子の表示領域＞
ここで、表示素子４３０及び表示素子６３０の画素回路５０１（ｍ，ｎ）における表示領域について、図３（Ａ）（Ｂ）を用いて説明する。
図３（Ａ）は、画素回路５０１（ｍ，ｎ）と、画素回路５０１（ｍ，ｎ）の列方向に隣接する画素回路５０１（ｍ，ｎ−１）及び画素回路５０１（ｍ，ｎ＋１）との表示領域を説明する模式図である。
図３（Ａ）に示す、画素回路５０１（ｍ，ｎ）、画素回路５０１（ｍ，ｎ−１）、及び画素回路５０１（ｍ，ｎ＋１）のそれぞれは、表示素子４３０の表示領域として機能する表示領域４３０ｄと、表示素子６３０の表示領域として機能する表示領域６３０ｄと、を有する。
例えば、表示領域４３０ｄとしては、光を反射する領域を有し、表示領域６３０ｄとしては、光を透過する領域を有する。また、図３（Ａ）に示すように、画素回路５０１（ｍ，ｎ）の列方向に隣接する、画素回路５０１（ｍ，ｎ−１）及び画素回路５０１（ｍ，ｎ＋１）は、画素回路５０１（ｍ，ｎ）と異なる位置に、表示領域６３０ｄを有すると好ましい。
図３（Ａ）に示すような、表示領域６３０ｄの配置とすることで、表示素子６３０を作り分ける場合の製造歩留まりを高めることができる、または隣接する画素回路間での表示素子６３０から射出される光の干渉を抑制することができる。
なお、図３（Ａ）においては、画素回路５０１（ｍ，ｎ−１）、画素回路５０１（ｍ，ｎ）、及び画素回路５０１（ｍ，ｎ＋１）の配置を、列方向のストライプ配列について例示したが、これに限定されない。例えば、図３（Ｂ）に示すような行方向のストライプ配列としてもよい。あるいは、図示しないが、デルタ配列、またはペンタイル配列としてもよい。なお、図３（Ｂ）は、画素回路５０１（ｍ，ｎ）と、画素回路５０１（ｍ，ｎ）の行方向に隣接する画素回路５０１（ｍ−１，ｎ）及び画素回路５０１（ｍ＋１，ｎ）との表示領域を説明する模式図である。
図３（Ｂ）に示す、画素回路５０１（ｍ，ｎ）、画素回路５０１（ｍ−１，ｎ）、及び画素回路５０１（ｍ＋１，ｎ）のそれぞれは、表示素子４３０の表示領域として機能する表示領域４３０ｄと、表示素子６３０の表示領域として機能する表示領域６３０ｄと、を有する。表示領域４３０ｄと、表示領域６３０ｄの構成としては、図３（Ａ）に示す構成と同様とすればよい。
＜１−７．表示装置の構成例（上面）＞
次に、図１に示す表示装置５００の具体的な構成例について、図４及び図５を用いて説明を行う。
図４（Ａ）は、表示装置５００の上面図である。先の説明の通り、表示装置５００は、画素部５０２と、画素部５０２の外側に配置されるゲートドライバ回路部５０４ａ、５０４ｂと、画素部５０２の外側に配置されるソースドライバ回路部５０６と、を有する。また、図４（Ａ）では、画素部５０２が有する画素回路５０１（ｍ，ｎ）を模式的に表している。また、図４（Ａ）では、表示装置５００には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）が電気的に接続されている。
また、図４（Ｂ）は、図４（Ａ）に示す画素回路５０１（ｍ，ｎ）と、画素回路５０１（ｍ，ｎ）に隣接して配置される、画素回路５０１（ｍ，ｎ＋１）を模式的に表した上面図である。図４（Ｂ）に示す信号線ＳＬ＿ｎ、ＳＬ＿ｎ＋１、ＳＥ＿ｎ、ＳＥ＿ｎ＋１、走査線ＧＬ＿ｍ、ＧＥ＿ｍ、コモン線ＣＯＭ＿ｍ、及びトランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、図２に示す符号にそれぞれ対応する。また、図４（Ｂ）において、表示領域４３０ｄと、表示領域６３０ｄは、図３（Ａ）に示す符号にそれぞれ対応する。また、図４（Ｂ）に示すコモン線ＣＯＭ＿ｍ＋１は、画素回路５０１（ｍ，ｎ）に隣接して配置される、画素回路５０１（ｍ，ｎ＋１）が有するコモン線を表している。
＜１−８．表示装置の構成例（断面）＞
次に、表示装置５００の断面構造について、図５を用いて説明する。
図５は、図４（Ａ）（Ｂ）に示す、一点鎖線Ａ１−Ａ２、Ａ３−Ａ４、Ａ５−Ａ６、Ａ７−Ａ８、Ａ９−Ａ１０、Ａ１１−Ａ１２の切断面に相当する断面図である。
なお、一点鎖線Ａ１−Ａ２の断面は、表示装置５００にＦＰＣが取り付けられた領域に、一点鎖線Ａ３−Ａ４の断面は、ゲートドライバ回路部５０４ａが設けられた領域に、一点鎖線Ａ５−Ａ６の断面は、表示素子４３０及び表示素子６３０が設けられた領域に、一点鎖線Ａ７−Ａ８の断面は、表示素子４３０が設けられた領域に、一点鎖線Ａ９−Ａ１０の断面は、表示装置５００の接続領域に、一点鎖線Ａ１１−Ａ１２の断面は、表示装置５００の端部近傍の領域に、それぞれ相当する。
図５において、表示装置５００は、基板４５２と、基板６５２との間に、表示素子４３０と、表示素子６３０と、トランジスタＴｒ１と、トランジスタＴｒ３と、トランジスタＴｒ４と、を有する。
なお、先の説明の通り、表示素子４３０は、入射する光を反射する機能を有し、表示素子６３０は、光を射出する機能を有する。図５において、表示素子４３０に入射する光と反射する光を破線の矢印で模式的に表している。また、表示素子６３０が射出する光を二点鎖線の矢印で模式的に表している。
［画素回路］
まず、図５に示す一点鎖線Ａ５−Ａ６の断面、及び一点鎖線Ａ７−Ａ８の断面の詳細について、図６を用いて説明する。図６は、図５に示す一点鎖線Ａ５−Ａ６及び一点鎖線Ａ７−Ａ８の断面の一部の構成要素を拡大し、且つ上下を反転した断面図に相当する。なお、図６において、図面の煩雑さを避けるため、構成要素の一部を省略して図示する場合がある。
表示素子４３０は、導電膜４０３ｂと、液晶層６２０と、導電膜６０８と、を有する。なお、導電膜４０３ｂは画素電極としての機能を有し、導電膜６０８は対向電極としての機能を有する。また、導電膜４０３ｂは、トランジスタＴｒ１と、電気的に接続されている。
また、表示素子４３０は、導電膜４０３ｂと電気的に接続される導電膜４０５ｂ、４０５ｃを有する。導電膜４０５ｂ、４０５ｃは、入射する光を反射する機能を有する。すなわち、導電膜４０５ｂ、４０５ｃは、反射膜として機能する。また、当該反射膜には、入射する光を透過する開口部４５０が設けられる。図６においては、開口部４５０によって、反射膜として機能する導電膜が島状に分離され、トランジスタＴｒ１の下方には導電膜４０５ｃが、トランジスタＴｒ３の下方には導電膜４０５ｂが配置される。なお、開口部４５０から表示素子６３０の光が射出されるため、開口部４５０が図５に示す表示領域６３０ｄに相当する。
また、表示素子６３０は、開口部４５０に向けて光を射出する機能を有する。図６において表示素子６３０は、所謂下方射出型（ボトムエミッション型）の発光素子となる。
また、表示素子６３０は、導電膜４１７と、ＥＬ層４１９と、導電膜４２０と、を有する。なお、導電膜４１７は、画素電極及びアノード電極としての機能を有し、導電膜４２０は対向電極及びカソード電極としての機能を有する。なお、本実施の形態においては、導電膜４１７がアノード電極として機能し、導電膜４２０がカソード電極としての機能を有する構成について説明するが、これに限定されない。例えば、導電膜４１７がカソード電極として機能し、導電膜４２０がアノード電極として機能してもよい。
また、導電膜４１７は、トランジスタＴｒ３と、電気的に接続されている。
トランジスタＴｒ１及びトランジスタＴｒ３は、酸化物半導体膜を有する。また、画素電極として機能する導電膜４０３ｂ、４１７は、トランジスタＴｒ１、Ｔｒ３に含まれる酸化物半導体膜が有する金属元素を、少なくとも１以上有する。
例えば、トランジスタＴｒ１及びトランジスタＴｒ３のチャネル領域に酸化物半導体膜を用い、画素電極として機能する導電膜４０３ｂ、４１７にチャネル領域に用いる酸化物半導体膜と同じ組成の酸化物半導体膜を用いることで、製造コストを低減することが可能となる。図６に示すように、複数の表示素子、及び複数のトランジスタを有する表示装置においては、絶縁膜、導電膜、または半導体膜等が複数必要となるため、異なる工程で材料を共通して用いることが重要となる。
また、トランジスタＴｒ１及びトランジスタＴｒ３は、図６に示すように、スタガ型（トップゲート構造ともいう）であると好ましい。スタガ型構造のトランジスタとすることで、ゲート電極とソース電極及びドレイン電極との間に生じうる寄生容量を低減することができる。
また、トランジスタＴｒ１は、絶縁膜４０６及び絶縁膜４０８上に形成され、絶縁膜４０８上の酸化物半導体膜４０９ｃと、酸化物半導体膜４０９ｃ上の絶縁膜４１０ｃと、絶縁膜４１０ｃ上の酸化物半導体膜４１１ｃと、を有する。絶縁膜４１０ｃは、ゲート絶縁膜としての機能を有し、酸化物半導体膜４１１ｃはゲート電極としての機能を有する。
また、酸化物半導体膜４０９ｃ及び酸化物半導体膜４１１ｃ上には、絶縁膜４１２、４１３が設けられる。また、絶縁膜４１２、４１３には、酸化物半導体膜４０９ｃに達する開口部が設けられ、当該開口部を介して、導電膜４１４ｆ、４１４ｇが酸化物半導体膜４０９ｃに電気的に接続される。導電膜４１４ｆ、４１４ｇは、それぞれトランジスタＴｒ１のソース電極及びドレイン電極としての機能を有する。
また、トランジスタＴｒ１上には、絶縁膜４１６、４１８が設けられる。
また、トランジスタＴｒ３は、絶縁膜４０６上に形成され、絶縁膜４０６上の導電膜４０７ｂと、導電膜４０７ｂ上の絶縁膜４０８と、絶縁膜４０８上の酸化物半導体膜４０９ｂと、酸化物半導体膜４０９ｂ上の絶縁膜４１０ｂと、絶縁膜４１０ｂ上の酸化物半導体膜４１１ｂと、を有する。導電膜４０７ｂは、第１のゲート電極としての機能を有し、絶縁膜４０８は、第１のゲート絶縁膜としての機能を有する。また、絶縁膜４１０ｂは、第２のゲート絶縁膜としての機能を有し、酸化物半導体膜４１１ｂは第２のゲート電極としての機能を有する。
また、酸化物半導体膜４０９ｂ及び酸化物半導体膜４１１ｂ上には、絶縁膜４１２、４１３が設けられる。また、絶縁膜４１２、４１３には、酸化物半導体膜４０９ｂに達する開口部が設けられ、当該開口部を介して、導電膜４１４ｄ、４１４ｅが酸化物半導体膜４０９ｂに電気的に接続される。導電膜４１４ｄ、４１４ｅは、それぞれトランジスタＴｒ３のソース電極及びドレイン電極としての機能を有する。
また、導電膜４１４ｅは、絶縁膜４０６、４０８、４１２、４１３に設けられた開口部を介して導電膜４０７ｆと電気的に接続される。なお、導電膜４０７ｆは、導電膜４０７ｂと同じ工程で作製され、接続電極としての機能を有する。
また、トランジスタＴｒ３上には、絶縁膜４１６及び導電膜４１７が設けられる。なお、絶縁膜４１６には、導電膜４１４ｄに達する開口部が設けられ、当該開口部を介して、導電膜４１４ｄと導電膜４１７とが電気的に接続される。
また、導電膜４１７上には、絶縁膜４１８、ＥＬ層４１９、及び導電膜４２０が設けられる。なお、絶縁膜４１８には、導電膜４１７に達する開口部が設けられ、当該開口部を介して導電膜４１７と、ＥＬ層４１９とが電気的に接続される。
また、導電膜４２０は、封止材４５４を介して、基板４５２と接着されている。
また、基板４５２と対向する基板６５２上には、着色膜６０４、絶縁膜６０６、及び導電膜６０８が設けられる。また、基板６５２の下方には、機能膜６２６が設けられる。なお、表示素子４３０にて反射される光、及び表示素子６３０から射出される光は、着色膜６０４、機能膜６２６等を介して取り出される。
また、図６に示すように、表示素子４３０は、液晶層６２０に接する配向膜６１８ａ、６１８ｂを有する。なお、配向膜６１８ａ、６１８ｂは、設けない構成としてもよい。
また、図６に示すように、トランジスタＴｒ１と、トランジスタＴｒ３との構造を変えることで、回路面積を縮小させることができる。具体的には、トランジスタＴｒ１においては、ゲート電極として機能する酸化物半導体膜４１１ｃが設けられたシングルゲートのトランジスタである。一方で、トランジスタＴｒ３においては、第１のゲート電極として機能する導電膜４０７ｂと、第２のゲート電極として機能する酸化物半導体膜４１１ｂが設けられたマルチゲートのトランジスタである。なお、本発明の一態様の表示装置に用いるトランジスタ構造としては、上記に限定されない。例えば、トランジスタＴｒ１及びトランジスタＴｒ３ともに、シングルゲート構造またはマルチゲート構造としてもよい。
［ＦＰＣ及びゲートドライバ回路部］
次に、図５に示す一点鎖線Ａ１−Ａ２の断面、及び一点鎖線Ａ３−Ａ４の断面の詳細について、図７を用いて説明する。図７は、図５に示す一点鎖線Ａ１−Ａ２及び一点鎖線Ａ３−Ａ４の断面の構成要素を拡大し、且つ上下を反転した断面図に相当する。なお、図７において、図面の煩雑さを避けるため、構成要素の一部を省略して図示する場合がある。
図７に示すＦＰＣは、ＡＣＦ（異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））を介して導電膜４０３ａと電気的に接続されている。また、導電膜４０３ａ上には、絶縁膜４０４が設けられる。なお、絶縁膜４０４には、導電膜４０３ａに達する開口部が設けられ、当該開口部を介して導電膜４０３ａと、導電膜４０５ａとが電気的に接続されている。
また、導電膜４０５ａ上には絶縁膜４０６が設けられる。なお、絶縁膜４０６には、導電膜４０５ａに達する開口部が設けられ、当該開口部を介して、導電膜４０５ａと、導電膜４０７ａとが電気的に接続されている。また、導電膜４０７ａ上には、絶縁膜４０８、４１２、４１３が設けられる。なお、絶縁膜４０８、４１２、４１３には、導電膜４０７ａに達する開口部が設けられ、当該開口部を介して導電膜４０７ａと導電膜４１４ａとが電気的に接続されている。
また、絶縁膜４１３及び導電膜４１４ａ上には、絶縁膜４１６、４１８が設けられる。絶縁膜４１８は、封止材４５４を介して基板４５２と接着されている。
図７に示すトランジスタＴｒ４は、ゲートドライバ回路部５０４ａが有するトランジスタに相当する。
トランジスタＴｒ４は、絶縁膜４０６上に形成され、絶縁膜４０６上の導電膜４０７ｅと、導電膜４０７ｅ上の絶縁膜４０８と、絶縁膜４０８上の酸化物半導体膜４０９ａと、酸化物半導体膜４０９ａ上の絶縁膜４１０ａと、絶縁膜４１０ａ上の酸化物半導体膜４１１ａと、を有する。導電膜４０７ｅは、第１のゲート電極としての機能を有する。また、絶縁膜４１０ａは、第２のゲート絶縁膜としての機能を有し、酸化物半導体膜４１１ａは第２のゲート電極としての機能を有する。
また、酸化物半導体膜４０９ａ及び酸化物半導体膜４１１ａ上には、絶縁膜４１２、４１３が設けられる。また、絶縁膜４１２、４１３には、酸化物半導体膜４０９ａに達する開口部が設けられ、当該開口部を介して、導電膜４１４ｂ、４１４ｃが酸化物半導体膜４０９ａに電気的に接続される。導電膜４１４ｂ、４１４ｃは、それぞれトランジスタＴｒ４のソース電極及びドレイン電極としての機能を有する。
また、トランジスタＴｒ４は、先に説明したトランジスタＴｒ３と同様にマルチゲート構造のトランジスタである。ゲートドライバ回路部５０４ａにマルチゲート構造のトランジスタを用いることで、電流駆動能力を向上させることができるため好適である。また、マルチゲート構造のトランジスタを用いることで、電流駆動能力が向上するため、駆動回路の幅を狭くすることが可能となる。
また、トランジスタＴｒ４上には、絶縁膜４１６、４１８が設けられる。また、絶縁膜４１８は、封止材４５４を介して、基板４５２と接着されている。
また、基板４５２と対向する、基板６５２上には、遮光膜６０２、絶縁膜６０６、及び導電膜６０８が設けられる。
また、導電膜６０８上のトランジスタＴｒ４と重畳する位置に、構造体６１０ａが形成されている。なお、構造体６１０ａは、液晶層６２０の厚さを制御する機能を有する。また、図７においては、構造体６１０ａと絶縁膜４０４との間に、配向膜６１８ａ、６１８ｂを有する。ただし、構造体６１０ａと絶縁膜４０４との間に、配向膜６１８ａ、６１８ｂが形成されなくてもよい。
また、基板６５２の端部には、シール材６２２が設けられる。なお、シール材６２２は、基板６５２と、導電膜４０３ａとの間に設けられる。
［接続領域及び端部近傍の領域］
次に、図５に示す一点鎖線Ａ９−Ａ１０の断面、及び一点鎖線Ａ１１−Ａ１２の断面の詳細について、図８を用いて説明する。図８は、図５に示す一点鎖線Ａ９−Ａ１０及び一点鎖線Ａ１１−Ａ１２の断面の構成要素を拡大し、且つ上下を反転した断面図に相当する。なお、図８において、図面の煩雑さを避けるため、構成要素の一部を省略して図示する場合がある。
図８において、導電膜６０８と、導電膜４０３ｃとは、導電体６２４を介して電気的に接続されている。なお、導電体６２４は、シール材６２２中に含まれる。また、導電膜６０８は、基板６５２、遮光膜６０２、及び絶縁膜６０６上に設けられる。
また、導電膜４０３ｃ上には、絶縁膜４０４が設けられる。絶縁膜４０４には、導電膜４０３ｃに達する開口部が設けられ、当該開口部を介して、導電膜４０３ｃと導電膜４０５ｄとが電気的に接続されている。また、導電膜４０５ｄ上には、絶縁膜４０６が設けられる。絶縁膜４０６には、導電膜４０５ｄに達する開口部が設けられ、当該開口部を介して、導電膜４０５ｄと導電膜４０７ｄとが電気的に接続されている。
また、導電膜４０７ｄ上には、絶縁膜４０８、４１２、４１３が設けられる。絶縁膜４０８、４１２、４１３には、導電膜４０７ｄに達する開口部が設けられ、当該開口部を介して、導電膜４０７ｄと導電膜４１４ｈとが電気的に接続されている。また、導電膜４１４ｈ上には、絶縁膜４１６、４１８が設けられる。また、絶縁膜４１８は、封止材４５４を介して基板４５２と接着される。
また、基板４５２、６５２の端部には、シール材６２２が設けられる。なお、シール材６２２は、基板６５２と、絶縁膜４０４との間に設けられる。
＜１−９．表示装置の作製方法＞
次に、図５に示す表示装置５００の作製方法について、図９乃至図１４を用いて説明する。なお、図９乃至図１４は、表示装置５００の作製方法を説明する断面図である。
まず、基板４０１上に導電膜４０２を形成する。その後、導電膜４０２上に導電膜を成膜し、当該導電膜を島状に加工することで、導電膜４０３ａ、４０３ｂ、４０３ｃを形成する（図９（Ａ）参照）。
導電膜４０２は、剥離層としての機能を有し、導電膜４０３ａ、４０３ｃは、接続電極としての機能を有し、導電膜４０３ｂは、画素電極としての機能を有する。なお、本実施の形態においては、導電膜４０２には、タングステン膜を用い、導電膜４０３ａ、４０３ｂ、４０３ｃには、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いる。また、当該Ｉｎ−Ｇａ−Ｚｎ酸化物としては、ＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）膜を用いる。
次に、導電膜４０２、及び導電膜４０３ａ、４０３ｂ、４０３ｃ上に絶縁膜を成膜し、当該絶縁膜の所望の領域に開口部を形成することで、絶縁膜４０４を形成する。続いて、導電膜４０３ａ、４０３ｂ、４０３ｃ、及び絶縁膜４０４上に導電膜を成膜し、当該導電膜を島状に加工することで、導電膜４０５ａ、４０５ｂ、４０５ｃ、４０５ｄを形成する（図９（Ｂ）参照）。
絶縁膜４０４としては、導電膜４０３ａ、４０３ｂ、４０３ｃが重なる位置に開口部を有する。また、当該開口部を介して、導電膜４０３ａ、４０３ｂ、４０３ｃと、導電膜４０５ａ、４０５ｂ、４０５ｃ、４０５ｄとが、電気的に接続される。なお、本実施の形態においては、絶縁膜４０４には、酸化窒化シリコン膜を用い、導電膜４０５ａ、４０５ｂ、４０５ｃ、４０５ｄには、銀、パラジウム、及び銅の合金膜を用いる。このように、導電膜４０５ａ、４０５ｂ、４０５ｄとしては、反射膜として機能するため、反射率の高い金属膜（例えば、銀を含む膜）を用いると好適である。
次に、絶縁膜４０４、及び導電膜４０５ａ、４０５ｂ、４０５ｃ、４０５ｄ上に絶縁膜を成膜し、当該絶縁膜の所望の領域に開口部を形成することで、絶縁膜４０６を形成する。続いて、導電膜４０５ａ、４０５ｂ、４０５ｃ、４０５ｄ及び絶縁膜４０６上に導電膜を成膜し、当該導電膜を島状に加工することで、導電膜４０７ａ、４０７ｂ、４０７ｃ、４０７ｄ、４０７ｅ、４０７ｆ、４０７ｇを形成する（図９（Ｃ）参照）。
絶縁膜４０６としては、導電膜４０５ａ、４０５ｃ、４０５ｄが重なる位置に開口部を有する。また、当該開口部を介して、導電膜４０５ａ、４０５ｃ、４０５ｄと、導電膜４０７ａ、４０７ｃ、４０７ｄとが、電気的に接続される。なお、本実施の形態においては、絶縁膜４０６には、酸化窒化シリコン膜を用い、導電膜４０７ａ、４０７ｂ、４０７ｃ、４０７ｄ、４０７ｅ、４０７ｆ、４０７ｇには、窒化タンタル膜と、銅膜との積層膜を用いる。
次に、絶縁膜４０６、及び導電膜４０７ａ、４０７ｂ、４０７ｃ、４０７ｄ、４０７ｅ、４０７ｆ、４０７ｇ上に絶縁膜４０８を形成する。続いて、絶縁膜４０８上に酸化物半導体膜を成膜し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃを形成する（図１０（Ａ）参照）。
本実施の形態においては、絶縁膜４０８には、酸化窒化シリコン膜を用い、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃには、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いる。なお、当該Ｉｎ−Ｇａ−Ｚｎ酸化物としては、導電膜４０３ａ、４０３ｂ、４０３ｃに用いる酸化物半導体膜と同一の組成であると好適である。酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃ、及び導電膜４０３ａ、４０３ｂ、４０３ｃに同一の組成の酸化物半導体膜を用いることで、製造コストを抑制することができる。
次に、絶縁膜４０８、及び酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃ上に絶縁膜及び酸化物半導体膜を成膜し、当該絶縁膜及び当該酸化物半導体膜を所望の形状に加工することで、島状の絶縁膜４１０ａ、４１０ｂ、４１０ｃと、島状の酸化物半導体膜４１１ａ、４１１ｂ、４１１ｃと、を形成する（図１０（Ｂ）参照）。
本実施の形態においては、絶縁膜４１０ａ、４１０ｂ、４１０ｃには、酸化窒化シリコン膜を用い、酸化物半導体膜４１１ａ、４１１ｂ、４１１ｃには、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いる。なお、当該Ｉｎ−Ｇａ−Ｚｎ酸化物としては、導電膜４０３ａ、４０３ｂ、４０３ｃ及び酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃに用いる酸化物半導体膜と同一の組成であると好適である。酸化物半導体膜４１１ａ、４１１ｂ、４１１ｃ、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃ、及び導電膜４０３ａ、４０３ｂ、４０３ｃに同一の組成の酸化物半導体膜を用いることで、製造コストを抑制することができる。
次に、絶縁膜４０８、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃ上に絶縁膜を成膜し、当該絶縁膜の所望の領域に開口部を形成することで、絶縁膜４１２、４１３を形成する（図１０（Ｃ）参照）。
なお、図１０（Ｃ）においては、絶縁膜４１２と、絶縁膜４１３との２層の積層構造について例示したが、これに限定されない。例えば、絶縁膜４１２の単層構造、絶縁膜４１３の単層構造、または絶縁膜４１２、４１３と、他の絶縁膜が積層された３層以上の積層構造としてもよい。なお、本実施の形態においては、絶縁膜４１２には窒化シリコン膜を用い、絶縁膜４１３には窒化酸化シリコン膜を用いる。
また、絶縁膜４１２、４１３に開口部を設ける際に、絶縁膜４０８の一部にも開口部が設けられる。なお、絶縁膜４０８、４１２、４１３に設けられる開口部は、導電膜４０７ａ、４０７ｃ、４０７ｄ、４０７ｆに達する。
次に、絶縁膜４１３上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電膜４１４ａ、４１４ｂ、４１４ｃ、４１４ｄ、４１４ｅ、４１４ｆ、４１４ｇ、４１４ｈを形成する（図１１（Ａ）参照）。
導電膜４１４ｂ、４１４ｃは、トランジスタＴｒ４のソース電極及びドレイン電極として機能する。また、導電膜４１４ｄ、４１４ｅは、トランジスタＴｒ３のソース電極及びドレイン電極として機能する。また、導電膜４１４ｆ、４１４ｇは、トランジスタＴｒ１のソース電極及びドレイン電極として機能する。
なお、トランジスタＴｒ１において、導電膜４１４ｇは、導電膜４０７ｃ及び導電膜４０５ｃを介して、導電膜４０３ｂと電気的に接続される。トランジスタＴｒ１により、導電膜４０３ｂの電位を制御することができる。
また、本実施の形態においては、導電膜４１４ａ、４１４ｂ、４１４ｃ、４１４ｄ、４１４ｅ、４１４ｆ、４１４ｇ、４１４ｈには、窒化タンタルと、銅との積層膜を用いる。なお、導電膜４０７ａ、４０７ｂ、４０７ｃ、４０７ｄ、４０７ｅ、４０７ｆ、４０７ｇ、及び導電膜４１４ａ、４１４ｂ、４１４ｃ、４１４ｄ、４１４ｅ、４１４ｆ、４１４ｇ、４１４ｈに用いる導電膜を同じ材料とすることで製造コストを抑制できるため好適である。また、当該導電膜が銅を含む構成とすることで、大面積（例えば、マザーガラスのサイズが、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等）の基板を用いた場合においても信号の遅延等を抑制することができるため好適である。
次に、トランジスタＴｒ１、Ｔｒ３、Ｔｒ４を覆うように絶縁膜４１６を形成する。なお、絶縁膜４１６は、導電膜４１４ｄと重なる領域に開口部を有する。続いて、絶縁膜４１６及び導電膜４１４ｄ上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電膜４１７を形成する。続いて、絶縁膜４１６及び導電膜４１７上の所望の領域に絶縁膜４１８を形成する（図１１（Ｂ）参照）。
なお、絶縁膜４１８は、導電膜４１７と重なる領域に開口部を有する。また、本実施の形態においては、絶縁膜４１６には、アクリル樹脂膜を用い、導電膜４１７には、Ｉｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯともいう）を用い、絶縁膜４１８には、ポリイミド樹脂膜を用いる。
次に、導電膜４１７、及び絶縁膜４１８上にＥＬ層４１９を形成し、続けてＥＬ層４１９上に導電膜４２０を形成する（図１１（Ｃ）参照）。
導電膜４１７、ＥＬ層４１９、及び導電膜４２０により、表示素子６３０が形成される。なお、導電膜４１７が表示素子６３０の一対の電極の一方として機能し、導電膜４２０が表示素子６３０の一対の電極の他方として機能する。また、図示しないが、ＥＬ層４１９は、色要素（ＲＧＢ）ごとに作り分ける。本実施の形態においては、Ｒ及びＧには、発光層に燐光材料を用い、Ｂには発光層に蛍光材料を用いる。また、本実施の形態においては、導電膜４２０には、銀とマグネシウムの合金膜を用いる。
以上の工程で、基板４０１上に形成される素子を作製することができる。
次に、基板４５２と対向して配置される基板６５２の作製方法について、図１２（Ａ）（Ｂ）（Ｃ）を用いて以下説明する。
まず、基板６５２上に遮光膜６０２を形成する。その後、基板６５２及び遮光膜６０２上に着色膜６０４を形成する（図１２（Ａ）参照）。
本実施の形態においては、遮光膜６０２にはチタン膜を用い、着色膜６０４には、顔料を含んだアクリル樹脂膜を用いる。
次に、遮光膜６０２及び着色膜６０４上に絶縁膜６０６を形成する。その後、絶縁膜６０６上に導電膜６０８を形成する（図１２（Ｂ）参照）。
本実施の形態においては、絶縁膜６０６には、アクリル樹脂膜を用い、導電膜６０８にはＩＴＳＯ膜を用いる。
次に、導電膜６０８上の所望の領域に構造体６１０ａ、６１０ｂを形成する。その後、導電膜６０８及び構造体６１０ａ、６１０ｂ上に配向膜６１８ｂを形成する（図１２（Ｃ）参照）。
なお、配向膜６１８ｂは、設けない構成としてもよい。なお、本実施の形態においては、構造体６１０ａ、６１０ｂには、アクリル樹脂膜を用い、配向膜６１８ｂには、ポリイミド樹脂膜を用いる。また、本実施の形態においては、構造体６１０ａ、６１０ｂを基板６５２上に形成する構成について例示したが、これに限定されない。例えば、先に示す基板４０１上に形成される素子上に構造体６１０ａ、６１０ｂを形成してもよい。
以上の工程で、基板６５２上に形成する素子を作製することができる。
次に、基板４０１上に形成された素子を、基板４０１から剥離する。具体的には、基板４０１上に形成された導電膜４０２と、導電膜４０２上に形成された導電膜４０３ａ、４０３ｂ、４０３ｃ及び絶縁膜４０４との界面で剥離する。当該剥離の方法としては、基板４０１上に形成された素子上に封止材４５４を形成する。その後、封止材４５４上に基板４５２を貼り合わせ、導電膜４０２の界面から素子を剥離する（図１３（Ａ）参照）。
導電膜４０２の界面から素子を剥離した際に、導電膜４０３ａ、４０３ｂ、４０３ｃの表面（図１３（Ａ）においては、導電膜４０３ａ、４０３ｂ、４０３ｃの裏面）が露出する。なお、導電膜４０３ａ、４０３ｂ、４０３ｃの表面に、絶縁膜または異物等が付着している場合においては、洗浄処理、アッシング処理、またはエッチング処理等を行い、当該絶縁膜及び当該異物等を除去すると好ましい。
また、導電膜４０２の界面から素子を剥離する際に、導電膜４０２と、導電膜４０２上に形成された導電膜４０３ａ、４０３ｂ、４０３ｃ及び絶縁膜４０４との界面に極性溶媒（代表的には水）または非極性溶媒等を添加すると好ましい。例えば、導電膜４０２の界面から素子を剥離する際に、水を用いることで、剥離帯電に伴うダメージを軽減することができるため好適である。
なお、導電膜４０２としては、例えば、以下の材料を用いることができる。導電膜４０２としては、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、シリコンから選択された元素、該元素を含む合金材料、または該元素を含む化合物材料を含み、単層または積層された構造を用いることができる。また、シリコンを含む層の場合、該シリコンを含む層の結晶構造としては、非晶質、微結晶、多結晶、単結晶のいずれでもよい。
また、導電膜４０２として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。また、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、一酸化二窒素（Ｎ２Ｏ）プラズマ処理、またはオゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラズマ処理や加熱処理は、酸素、窒素、一酸化二窒素単独、あるいは当該ガスとその他のガスとの混合気体雰囲気下で行ってもよい。上記プラズマ処理や加熱処理により、導電膜４０２の表面状態を変えることにより、導電膜４０２と後に形成される導電膜４０３ａ、４０３ｂ、４０３ｃ及び絶縁膜４０４との密着性を制御することが可能である。
なお、本実施の形態においては、導電膜４０２を設ける構成について例示したが、これに限定されない。例えば、導電膜４０２を設けない構成としてもよい。この場合、導電膜４０２が形成される位置に、有機樹脂膜を形成すればよい。当該有機樹脂膜としては、例えば、ポリイミド樹脂膜、ポリアミド樹脂膜、アクリル樹脂膜、エポキシ樹脂膜、またはフェノール樹脂膜等が挙げられる。
また、導電膜４０２の代わりに上記有機樹脂膜を用いる場合、基板４０１上に形成される素子の剥離方法としては、基板４０１の下方側から、レーザ光を照射することで、当該有機樹脂膜が脆弱化し、基板４０１と有機樹脂膜との界面、または有機樹脂膜と導電膜４０３ａ、４０３ｂ、４０３ｃ及び絶縁膜４０４との界面で剥離することができる。
また、上記レーザ光を照射する場合、レーザ光の照射エネルギー密度を調整することで、基板４０１と導電膜４０３ａ、４０３ｂ、４０３ｃ及び絶縁膜４０４との間に、密着性が高い領域と、密着性が弱い領域と、を作り分けることができる。当該密着性が高い領域と、密着性が弱い領域を作り分けたのち、密着性が弱い領域を剥離してもよい。
次に、素子を反転して、基板４５２を下方に配置し、絶縁膜４０４及び導電膜４０３ｂ上に配向膜６１８ａを形成する（図１３（Ｂ）参照）。
なお、配向膜６１８ａとしては、配向膜６１８ｂと同じ材料を用いればよい。
次に、基板４５２上の素子と、基板６５２上の素子とを貼り合わせ、シール材６２２を用いて封止する。その後、基板４５２と、基板６５２との間に液晶層６２０を形成し、表示素子４３０を形成する（図１４参照）。
なお、導電膜４０３ｃ上のシール材６２２中には、導電体６２４が設けられる。導電体６２４としては、ディスペンサ法等を用いてシール材６２２中の所望の領域に、導電性の粒子を形成すればよい。なお、導電体６２４を介して、導電膜４０３ｃと導電膜６０８とが電気的に接続される。
次に、基板６５２上に機能膜６２６を形成する（図１４参照）。
なお、機能膜６２６は、形成しなくてもよい。
その後、導電膜４０３ａにＡＣＦを介してＦＰＣを接着する。なお、ＡＣＦの代わりにＡＣＰ（異方性導電ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））を用いてもよい。
以上の工程で、図５に示す表示装置５００を作製することができる。
＜１−１０．表示装置の変形例１＞
また、図５に示す表示装置５００に、タッチパネルを設ける構成としてもよい。当該タッチパネルとしては、静電容量方式（表面型静電容量方式、投影型静電容量方式等）を好適に用いることができる。
表示装置５００にタッチパネルを設ける構成について、図１５乃至図１７を用いて説明する。
図１５は表示装置５００にタッチパネル６９１を設ける構成の断面図であり、図１６は表示装置５００にタッチパネル６９２を設ける構成の断面図であり、図１７は表示装置５００にタッチパネル６９３を設ける構成の断面図である。
図１５に示すタッチパネル６９１は、基板６５２と着色膜６０４との間に設けられる、所謂インセル型である。タッチパネル６９１は、遮光膜６０２、及び着色膜６０４を形成する前に、基板６５２上に形成すればよい。
なお、タッチパネル６９１は、遮光膜６６２と、絶縁膜６６３と、導電膜６６４と、導電膜６６５と、絶縁膜６６６と、導電膜６６７と、絶縁膜６６８と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、導電膜６６４と、導電膜６６５との相互容量の変化を検知することができる。
また、図１５に示すトランジスタＴｒ４の上方においては、導電膜６６４と、導電膜６６５との交差部を明示している。導電膜６６７は、絶縁膜６６６に設けられた開口部を介して、導電膜６６５を挟む２つの導電膜６６４と電気的に接続されている。なお、図１５においては、導電膜６６７が設けられる領域をゲートドライバ回路部５０４ａに相当する領域に設ける構成を例示したが、これに限定されず、例えば、画素回路５０１（ｍ，ｎ）が設けられる領域に形成してもよい。
導電膜６６４、及び導電膜６６５は、遮光膜６６２と重なる領域に設けられる。また、図１５に示すように、導電膜６６４は、表示素子６３０と重ならないように設けられると好ましい。別言すると、導電膜６６４は、表示素子６３０と重なる領域に開口部を有する。すなわち、導電膜６６４はメッシュ形状を有する。このような構成とすることで、導電膜６６４は、表示素子６３０が射出する光を遮らない構成とすることができる。したがって、タッチパネル６９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、導電膜６６５も同様の構成とすればよい。
また、導電膜６６４及び導電膜６６５が表示素子６３０と重ならないため、導電膜６６４及び導電膜６６５には、可視光の透過率が低い金属材料を用いることができる。そのため、可視光の透過率が高い酸化物材料を用いる場合と比較して、導電膜６６４及び導電膜６６５の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
なお、遮光膜６６２には、後述する遮光膜６０２に用いることのできる材料を適用できる。また、絶縁膜６６３、６６６、６６８には、後述する絶縁膜４０４、４０６、４０８、４１０ａ、４１０ｂ、４１０ｃ、４１２、４１３、４１６、４１８、６０６に用いることのできる材料を適用できる。また、導電膜６６４、６６５、６６７には、後述する導電膜４０２、４０３ａ、４０３ｂ、４０３ｃ、４０５ａ、４０５ｂ、４０５ｃ、４０５ｄ、４０７ａ、４０７ｂ、４０７ｃ、４０７ｄ、４０７ｅ、４１４ａ、４１４ｂ、４１４ｃ、４１４ｄ、４１４ｅ、４１４ｆ、４１４ｇ、４１４ｈ、４１７、４２０、６０８と酸化物半導体膜４１１ａ、４１１ｂ、４１１ｃに用いることのできる材料を適用できる。
また、導電膜６６４、６６５、６６７には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、導電膜６６４、６６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
図１６に示すタッチパネル６９２は、基板６５２の上方に設けられる、所謂オンセル型である。タッチパネル６９２は、タッチパネル６９１と同様の構成を有する。
図１７に示すタッチパネル６９３は、基板６７２上に設けられ、接着材６７４を介して基板６５２と接着されている。タッチパネル６９３は、所謂アウトセル型（外付け型ともいう）である。タッチパネル６９３は、タッチパネル６９１と同様の構成を有する。このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
＜１−１１．表示装置の変形例２＞
また、図５に示す表示装置５００の液晶素子を、横電界方式、ここではＦＦＳモードの液晶素子とする構成の一例を図１８に示す。
図１８に示す表示装置５００は、先の説明の構成に加え、導電膜４０３ｂ、４０３ｃ上の絶縁膜６８１と、絶縁膜６８１上の導電膜６８２と、を有する。
また、一点鎖線Ａ９−Ａ１０に示す接続領域において、絶縁膜６８１は開口部を有し、当該開口部を介して、導電膜６８２と、導電膜４０３ｃとが電気的に接続されている。また、図１８においては、シール材６２２中に含まれる導電体６２４が、設けられない構成である。
導電膜６８２は、共通電極としての機能を有する。また、導電膜６８２は、上面形状において、スリットを有する形状または櫛歯形状とすればよい。また、図１８に示す表示装置５００においては、導電膜６８２を設ける構成のため、基板６５２側に設けられる導電膜６０８が設けられない構成である。なお、導電膜６８２を設け、さらに基板６５２側に導電膜６０８を設ける構成としてもよい。
なお、絶縁膜６８１には、後述する絶縁膜４０４、４０６、４０８、４１０ａ、４１０ｂ、４１０ｃ、４１２、４１３、４１６、４１８、６０６に用いることのできる材料を適用できる。また、導電膜６８２には、後述する導電膜４０２、４０３ａ、４０３ｂ、４０３ｃ、４０５ａ、４０５ｂ、４０５ｃ、４０５ｄ、４０７ａ、４０７ｂ、４０７ｃ、４０７ｄ、４０７ｅ、４１４ａ、４１４ｂ、４１４ｃ、４１４ｄ、４１４ｅ、４１４ｆ、４１４ｇ、４１４ｈ、４１７、４２０、６０８と酸化物半導体膜４１１ａ、４１１ｂ、４１１ｃに用いることのできる材料を適用できる。
なお、導電膜６８２を、透光性を有する材料にて形成することで、透光性を有する容量素子を形成することができる。当該透光性を有する容量素子は、導電膜６８２と、導電膜６８２と重なる絶縁膜６８１と、導電膜４０３ｃと、により構成される。このような構成とすることで、容量素子に蓄積される電荷量を大きくすることができるため好適である。
＜１−１２．表示装置の構成要素＞
次に、図５乃至図１４に例示した表示装置５００及び表示装置５００の作製方法に記載の各構成要素について、以下説明を行う。
［基板］
基板４０１、４５２、６５２として、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を用いることができる。また、無機絶縁膜を用いてもよい。当該無機絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、アルミナ膜等が挙げられる。
また、上記無アルカリガラスとしては、例えば、０．２ｍｍ以上０．７ｍｍ以下の厚さとすればよい。または、無アルカリガラスを研磨することで、上記の厚さとしてもよい。
また、基板４０１、４５２、６５２として、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。
また、基板４０１、４５２、６５２として、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を用いてもよい。
また、基板４０１、４５２、６５２として、金属等の無機材料を用いてもよい。金属等の無機材料としては、ステンレススチールまたはアルミニウム等が挙げられる。
また、基板４０１、４５２、６５２として、樹脂、樹脂フィルムまたはプラスチック等の有機材料を用いてもよい。当該樹脂フィルムとしては、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、またはシロキサン結合を有する樹脂等が挙げられる。
また、基板４０１、４５２、６５２として、無機材料と有機材料とを組み合わせた複合材料を用いてもよい。当該複合材料としては、金属板または薄板状のガラス板と、樹脂フィルムとを貼り合わせた材料、繊維状の金属、粒子状の金属、繊維状のガラス、または粒子状のガラスを樹脂フィルムに分散した材料、もしくは繊維状の樹脂、粒子状の樹脂を無機材料に分散した材料等が挙げられる。
［導電膜］
導電膜４０２、４０３ａ、４０３ｂ、４０３ｃ、４０５ａ、４０５ｂ、４０５ｃ、４０５ｄ、４０７ａ、４０７ｂ、４０７ｃ、４０７ｄ、４０７ｅ、４１４ａ、４１４ｂ、４１４ｃ、４１４ｄ、４１４ｅ、４１４ｆ、４１４ｇ、４１４ｈ、４１７、４２０、６０８と酸化物半導体膜４１１ａ、４１１ｂ、４１１ｃとしては、導電性を有する金属膜、可視光を反射する機能を有する導電膜、または可視光を透過する機能を有する導電膜を用いればよい。
導電性を有する金属膜として、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素を含む材料を用いることができる。または、上述した金属元素を含む合金を用いてもよい。
上述の導電性を有する金属膜として、具体的には、チタン膜上に銅膜を積層する二層構造、窒化チタン膜上に銅膜を積層する二層構造、窒化タンタル膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いればよい。特に、銅元素を含む導電膜を用いることで、抵抗を低くすることが出来るため好適である。また、銅元素を含む導電膜としては、銅とマンガンとを含む合金膜が挙げられる。当該合金膜は、ウエットエッチング法を用いて加工できるため好適である。
また、上述の導電性を有する金属膜として、導電性高分子または導電性ポリマーを用いてもよい。
また、上述の可視光を反射する機能を有する導電膜としては、金、銀、銅、またはパラジウムから選ばれた金属元素を含む材料を用いることができる。特に、銀元素を含む導電膜を用いることで、可視光における反射率を高めることができるため好適である。
また、上述の可視光を透過する機能を有する導電膜としては、インジウム、錫、亜鉛、ガリウム、またはシリコンから選ばれた元素を含む材料を用いることができる。具体的には、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等が挙げられる。
また、上述の可視光を透過する機能を有する導電膜としては、グラフェンまたはグラファイトを含む膜を用いてもよい。グラフェンを含む膜としては、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等が挙げられる。
なお、画素電極としての機能を有する、導電膜４０３ｃ及び導電膜４１７は、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃが有する金属元素を、少なくとも１以上有する。例えば、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物等の（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）の金属酸化物で構成される場合、導電膜４０３ｃ及び導電膜４１７は、Ｉｎ、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、Ｚｎのいずれか一つを有する。
［絶縁膜］
絶縁膜４０４、４０６、４０８、４１０ａ、４１０ｂ、４１０ｃ、４１２、４１３、４１６、４１８、６０６としては、絶縁性の無機材料、絶縁性の有機材料、または絶縁性の無機材料と絶縁性の有機材料とを含む絶縁性の複合材料を用いることができる。
上述の絶縁性の無機材料としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜等が挙げられる。また、上述の無機材料を複数積層してもよい。
また、上述の絶縁性の有機材料としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、もしくはシロキサン結合を有する樹脂を含む材料が挙げられる。また、上述の絶縁性の有機材料としては、感光性を有する材料を用いてもよい。
［酸化物半導体膜］
酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃとして、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
なお、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、ＩｎとＭの原子数比率は、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃは、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、または３ｅＶ以上であると好ましい。
酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等が好ましい。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％程度変動することがある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。
また、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型となる場合がある。このため、酸化物半導体膜１０８、特にチャネル領域１０８ｉにおいて、シリコンあるいは炭素の濃度を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。なお、上述のシリコンまたは炭素の濃度としては、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。
また、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃにおいて、ＳＩＭＳにより得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型となる場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃにおいて、窒素はできる限り低減されていることが好ましい。例えば、ＳＩＭＳにより得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下とすればよい。
また、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃにおいて、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃにおいては、キャリア密度を１×１０１７ｃｍ−３以下、または１×１０１５ｃｍ−３以下、または１×１０１３ｃｍ−３以下、または１×１０１１ｃｍ−３以下とすることができる。
酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。あるいは、真性、または実質的に真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さい特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
また、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃは、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。
［液晶層］
液晶層６２０としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等が挙げられる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いてもよい。または、ブルー相を示す液晶材料を用いてもよい。
また、液晶層６２０の駆動方法としては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどが挙げられる。また、垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いてもよい。
［ＥＬ層］
ＥＬ層４１９としては、少なくとも発光材料を有する。当該発光材料としては、有機化合物、または量子ドットなどの無機化合物が挙げられる。
上述の有機化合物、及び無機化合物としては、例えば、蒸着法（真空蒸着法を含む）、インクジェット法、塗布法、グラビア印刷法等の方法を用いて形成することができる。
有機化合物に用いることのできる材料としては、蛍光材料または燐光材料が挙げられる。寿命の観点からは、蛍光材料を用いればよく、効率の観点からは燐光材料を用いればよい。または、蛍光材料及び燐光材料の双方を有する構成としてもよい。
また、量子ドットは、数ｎｍサイズの半導体ナノ結晶であり、１×１０３個から１×１０６個程度の原子から構成されている。量子ドットはサイズに依存してエネルギーシフトするため、同じ物質から構成される量子ドットであっても、サイズによって発光波長が異なり、用いる量子ドットのサイズを変更することによって容易に発光波長を調整することができる。
また、量子ドットは、発光スペクトルのピーク幅が狭いため、色純度のよい発光を得ることができる。さらに、量子ドットの理論的な内部量子効率はほぼ１００％であると言われており、蛍光発光を呈する有機化合物の２５％を大きく上回り、燐光発光を呈する有機化合物と同等となっている。このことから、量子ドットを発光材料として用いることによって発光効率の高い発光素子を得ることができる。その上、無機化合物である量子ドットはその本質的な安定性にも優れているため、寿命の観点からも好ましい発光素子を得ることができる。
量子ドットを構成する材料としては、周期表第１４族元素、周期表第１５族元素、周期表第１６族元素、複数の周期表第１４族元素からなる化合物、周期表第４族から周期表第１４族に属する元素と周期表第１６族元素との化合物、周期表第２族元素と周期表第１６族元素との化合物、周期表第１３族元素と周期表第１５族元素との化合物、周期表第１３族元素と周期表第１７族元素との化合物、周期表第１４族元素と周期表第１５族元素との化合物、周期表第１１族元素と周期表第１７族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、各種半導体クラスターなどを挙げることができる。
具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化砒素、セレン化砒素、テルル化砒素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、四酸化三鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムと砒素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、インジウムとガリウムと砒素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物およびこれらの組合せなどを挙げることができるが、これらに限定されるものではない。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いても良い。例えば、カドミウムとセレンと硫黄の合金型量子ドットは、元素の含有比率を変化させることで発光波長を変えることができるため、青色発光を得るには有効な手段の一つである。
量子ドットの構造としては、コア型、コア−シェル型、コア−マルチシェル型などがあり、そのいずれを用いても良いが、コアを覆ってより広いバンドギャップを持つ別の無機材料でシェルを形成することによって、ナノ結晶表面に存在する欠陥やダングリングボンドの影響を低減することができる。これにより、発光の量子効率が大きく改善するためコア−シェル型やコア−マルチシェル型の量子ドットを用いることが好ましい。シェルの材料の例としては、硫化亜鉛や酸化亜鉛が挙げられる。
また、量子ドットは、表面原子の割合が高いことから、反応性が高く、凝集が起こりやすい。そのため、量子ドットの表面には保護剤が付着している又は保護基が設けられていることが好ましい。当該保護剤が付着している又は保護基が設けられていることによって、凝集を防ぎ、溶媒への溶解性を高めることができる。また、反応性を低減させ、電気的安定性を向上させることも可能である。保護剤（又は保護基）としては、例えば、ポリオキシエチレンラウリルエーテル、ポリオキシエチレンステアリルエーテル、ポリオキシエチレンオレイルエーテル等のポリオキシエチレンアルキルエーテル類、トリプロピルホスフィン、トリブチルホスフィン、トリヘキシルホスフィン、トリオクチルホスフィン等のトリアルキルホスフィン類、ポリオキシエチレンｎ−オクチルフェニルエーテル、ポリオキシエチレンｎ−ノニルフェニルエーテル等のポリオキシエチレンアルキルフェニルエーテル類、トリ（ｎ−ヘキシル）アミン、トリ（ｎ−オクチル）アミン、トリ（ｎ−デシル）アミン等の第３級アミン類、トリプロピルホスフィンオキシド、トリブチルホスフィンオキシド、トリヘキシルホスフィンオキシド、トリオクチルホスフィンオキシド、トリデシルホスフィンオキシド等の有機リン化合物、ポリエチレングリコールジラウレート、ポリエチレングリコールジステアレート等のポリエチレングリコールジエステル類、また、ピリジン、ルチジン、コリジン、キノリン類等の含窒素芳香族化合物等の有機窒素化合物、ヘキシルアミン、オクチルアミン、デシルアミン、ドデシルアミン、テトラデシルアミン、ヘキサデシルアミン、オクタデシルアミン等のアミノアルカン類、ジブチルスルフィド等のジアルキルスルフィド類、ジメチルスルホキシドやジブチルスルホキシド等のジアルキルスルホキシド類、チオフェン等の含硫黄芳香族化合物等の有機硫黄化合物、パルミチン酸、ステアリン酸、オレイン酸等の高級脂肪酸、アルコール類、ソルビタン脂肪酸エステル類、脂肪酸変性ポリエステル類、３級アミン変性ポリウレタン類、ポリエチレンイミン類等が挙げられる。
量子ドットは、サイズが小さくなるに従いバンドギャップが大きくなるため、所望の波長の光が得られるようにそのサイズを適宜調節する。結晶サイズが小さくなるにつれて、量子ドットの発光は青色側へ、つまり、高エネルギー側へとシフトするため、量子ドットのサイズを変化させることにより、紫外領域、可視領域、赤外領域のスペクトルの波長領域にわたって、その発光波長を調節することができる。量子ドットのサイズ（直径）は０．５ｎｍ乃至２０ｎｍ、好ましくは１ｎｍ乃至１０ｎｍの範囲のものが通常良く用いられる。なお、量子ドットはそのサイズ分布が狭いほど、より発光スペクトルが狭線化し、色純度の良好な発光を得ることができる。また、量子ドットの形状は特に限定されず、球状、棒状、円盤状、その他の形状であってもよい。なお、棒状の量子ドットである量子ロッドはｃ軸方向に偏光した指向性を有する光を呈するため、量子ロッドを発光材料として用いることにより、より外部量子効率が良好な発光素子を得ることができる。
また、ＥＬ素子では多くの場合、発光材料をホスト材料に分散することによって発光効率を高めるが、ホスト材料は発光材料以上の一重項励起エネルギー又は三重項励起エネルギーを有する物質であることが必要である。特に青色の燐光材料を用いる場合においては、それ以上の三重項励起エネルギーを有する材料であり、且つ、寿命の観点で優れたホスト材料の開発は困難を極めている。一方で、量子ドットはホスト材料を用いずに量子ドットのみで発光層を構成しても発光効率を保つことができるため、この点でも寿命という観点から好ましい発光素子を得ることができる。量子ドットのみで発光層を形成する場合には、量子ドットはコア−シェル構造（コア−マルチシェル構造を含む）であることが好ましい。
［配向膜］
配向膜６１８ａ、６１８ｂとしては、ポリイミド等を含む材料を用いることができる。具体的には、ポリイミド等を含む材料が、所定の方向に配向するようにラビング処理または光配向処理を行えばよい。
［遮光膜］
遮光膜６０２は、所謂ブラックマトリクスとしての機能を有する。遮光膜６０２としては、光の透過を妨げる材料を用いればよい。当該光の透過を妨げる材料としては、金属材料、または黒色顔料を含んだ有機樹脂材料等が挙げられる。
［着色膜］
着色膜６０４は、所謂カラーフィルタとしての機能を有する。着色膜６０４としては、所定の色の光を透過する材料（例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、黄色の光を透過する材料または白色の光を透過する材料など）を用いればよい。
［構造体］
構造体６１０ａ、６１０ｂは、構造体６１０ａ、６１０ｂを挟む構成の間に所定の間隙を設ける機能を有する。構造体６１０ａ、６１０ｂとしては、有機材料、無機材料、または有機材料と無機材料との複合材料を用いることができる。当該無機材料及び当該有機材料としては、絶縁膜４０４、４０６、４０８、４１０ａ、４１０ｂ、４１０ｃ、４１２、４１３、４１６、４１８、６０６に列挙した材料を用いることができる。
［機能膜］
機能膜６２６としては、偏光板、位相差板、拡散フィルム、反射防止フィルムまたは集光フィルム等を用いることができる。また、機能膜６２６として、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜など用いてもよい。
［封止材］
封止材４５４としては、無機材料、有機材料、または無機材料と有機材料との複合材料等を用いることができる。上述の有機材料としては、例えば、熱溶融性の樹脂または硬化性の樹脂を含む有機材料が挙げられる。また、封止材４５４としては、樹脂材料を含む接着剤（反応硬化型の接着剤、光硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等）を用いてもよい。また、上述の樹脂材料としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。
［シール材］
シール材６２２としては、封止材４５４に列挙した材料を用いることができる。また、シール材６２２としては、上述の材料に加え、ガラスフリット等の材料を用いてもよい。シール材６２２に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
以上の説明のように、本発明の一態様の表示装置は、２つの表示素子を有する。また、当該２つの表示素子を駆動するための２つのトランジスタを有する。表示素子の一方を反射型の液晶素子とし、他方を透過型のＥＬ素子とすることで、利便性または信頼性に優れた新規な表示装置を提供することができる。また、上記表示素子を駆動するためのトランジスタのチャネル領域と、２つの表示素子が有する一方の電極とに、酸化物半導体膜を用いることで、製造コストの抑制された新規な表示装置を提供することができる。また、トランジスタの構造をスタガ型構造とすることで、ゲート電極とソース電極及びドレイン電極との間の寄生容量を低減することができるため、消費電力が抑制された新規な表示装置を提供することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の表示装置に用いることのできるトランジスタ、及び当該トランジスタの作製方法について、図１９乃至図３６を用いて説明する。
＜２−１．トランジスタの構成例１＞
図１９（Ａ）（Ｂ）（Ｃ）に、トランジスタの一例を示す。なお、図１９（Ａ）（Ｂ）（Ｃ）に示すトランジスタは、スタガ型（トップゲート構造）である。
図１９（Ａ）は、トランジスタ１００の上面図であり、図１９（Ｂ）は図１９（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図１９（Ｃ）は図１９（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、図１９（Ａ）では、明瞭化のため、絶縁膜１１０などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図１９（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
図１９（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、基板１０２上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。なお、酸化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
また、絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６と、ソース領域１０８ｓ及びドレイン領域１０８ｄと、が接することで、絶縁膜１１６中の窒素または水素がソース領域１０８ｓ及びドレイン領域１０８ｄ中に添加される。ソース領域１０８ｓ及びドレイン領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称する場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を有する。
また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１０８が有するチャネル領域１０８ｉ中に過剰酸素を供給することができる。よって、チャネル領域１０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。ただし、この場合、絶縁膜１０４中に含まれる過剰酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄにも供給されうる。ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなる場合がある。
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ及びドレイン領域１０８ｄのキャリア密度を選択的に高めることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなることを抑制することができる。
また、酸化物半導体膜１０８が有するソース領域１０８ｓ及びドレイン領域１０８ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。上記酸素欠損を形成する元素が、絶縁膜１１６中に１つまたは複数含まれる場合、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに拡散する。および／または、上記酸素欠損を形成する元素は、不純物添加処理によりソース領域１０８ｓ、及びドレイン領域１０８ｄ中に添加される。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
次に、図１９（Ａ）（Ｂ）（Ｃ）に示す半導体装置の構成要素の詳細について説明する。
［基板］
基板１０２としては、様々な基板を用いることができ、特定のものに限定されることはない。基板１０２に用いることの材料としては、実施の形態１に示す基板４０１、４５２、６５２と同様の材料を用いることができる。
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができる。
［酸化物半導体膜］
酸化物半導体膜１０８としては、実施の形態１に示す酸化物半導体膜４０９ａ、４０９ｂ、４０９ｃと同様の材料を用いることができる。
［第２の絶縁膜］
絶縁膜１１０は、トランジスタ１００のゲート絶縁膜として機能する。また、絶縁膜１１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有する。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターに起因するシグナルが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。また、絶縁膜１１６は、フッ素を有していてもよい。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、フッ化窒化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。したがって、絶縁膜１１６と接するソース領域１０８ｓ、及びドレイン領域１０８ｄ中の不純物（窒素または水素）濃度が高くなり、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を高めることができる。
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
［導電膜］
導電膜１１２、１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜１１２、１２０ａ、１２０ｂとしては、実施の形態１に示す導電膜４０２、４０３ａ、４０３ｂ、４０３ｃ、４０５ａ、４０５ｂ、４０５ｃ、４０５ｄ、４０７ａ、４０７ｂ、４０７ｃ、４０７ｄ、４０７ｅ、４１４ａ、４１４ｂ、４１４ｃ、４１４ｄ、４１４ｅ、４１４ｆ、４１４ｇ、４１４ｈ、４１７、４２０、６０８と酸化物半導体膜４１１ａ、４１１ｂ、４１１ｃと同様の材料を用いることができる。
また、導電膜１１２、１２０ａ、１２０ｂは、ＩＴＯ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、ＩＴＳＯ等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
なお、導電膜１１２として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いてよい。当該酸化物半導体は、絶縁膜１１６から窒素または水素が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極として用いることができる。
例えば、導電膜１１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
なお、導電膜１１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電膜１１２の下方に形成されるチャネル領域１０８ｉを遮光することができるため、好適である。また、導電膜１１２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チタン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体または酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化する。
導電膜１１２、１２０ａ、１２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
＜２−２．トランジスタの構成例２＞
次に、図１９（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図２０（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図２０（Ａ）は、トランジスタ１００Ａの上面図であり、図２０（Ｂ）は図２０（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２０（Ｃ）は図２０（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０６と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。なお、酸化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
トランジスタ１００Ａは、先に示すトランジスタ１００の構成に加え、導電膜１０６と、開口部１４３と、を有する。
なお、開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開口部１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導電膜１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６と、導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により形成することで、チャネル領域１０８ｉに照射される下方からの光を抑制することができる。
また、トランジスタ１００Ａの構成とする場合、導電膜１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。
導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を用いることができる。特に導電膜１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１２０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とすると好適である。この場合、トランジスタ１００Ａを表示装置の画素トランジスタ及び駆動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜１２０ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄生容量を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電膜１２０ｂを、トランジスタ１００Ａの第１のゲート電極、ソース電極、及びドレイン電極として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の配線等に用いる事も可能となる。
このように、図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、先に説明したトランジスタ１００と異なり、酸化物半導体膜１０８の上下にゲート電極として機能する導電膜を有する構造である。トランジスタ１００Ａに示すように、本発明の一態様の半導体装置には、複数のゲート電極を設けてもよい。
また、図２０（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を介して導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を介して導電膜１１２と対向している。
別言すると、トランジスタ１００Ａのチャネル幅方向において、導電膜１０６及び導電膜１１２は、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続すると共に、絶縁膜１０４、及び絶縁膜１１０を介して酸化物半導体膜１０８を取り囲む構成である。
このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、酸化物半導体膜１０８が導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有するため、トランジスタ１００Ａの機械的強度を高めることができる。
なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体膜１０８の開口部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
また、トランジスタ１００Ａに示すように、トランジスタが、半導体膜を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることができる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすることで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲート−ソース間電圧Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その結果、ゲート−ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、トランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることができる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応するゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３−Ｖ４）を、信号Ａの電位振幅（Ｖ１−Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすることができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎチャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａがアナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ１００Ａのその他の構成は、先に示すトランジスタ１００と同様であり、同様の効果を奏する。
＜２−３．トランジスタの構成例３＞
次に、図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図２１乃至図２４を用いて説明する。
図２１（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図であり、図２２（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図であり、図２３（Ａ）（Ｂ）は、トランジスタ１００Ｄの断面図であり、図２４（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図である。なお、トランジスタ１００Ｂ、トランジスタ１００Ｃ、トランジスタ１００Ｄ、及びトランジスタ１００Ｅの上面図としては、図２０（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
図２１（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、先に示すトランジスタ１００Ａと絶縁膜１１０、及び導電膜１１２の形状が異なる。具体的には、トランジスタのチャネル長（Ｌ）方向の断面において、トランジスタ１００Ａは、絶縁膜１１０、及び導電膜１１２の形状が矩形状であるのに対し、トランジスタ１００Ｂは、絶縁膜１１０、及び導電膜１１２の形状がテーパー形状である。より詳しくは、トランジスタ１００Ａは、トランジスタのチャネル長（Ｌ）方向の断面において、導電膜１１２の上端部と、絶縁膜１１０の下端部とが概略同じ位置に形成される。一方で、トランジスタ１００Ｂは、トランジスタのチャネル長（Ｌ）方向の断面において、導電膜１１２の上端部が絶縁膜１１０の下端部よりも内側に形成される。別言すると、絶縁膜１１０の側端部は、導電膜１１２の側端部よりも外側に位置する。
トランジスタ１００Ａとしては、導電膜１１２と、絶縁膜１１０と、を同じマスクで加工し、ドライエッチング法を用いて、一括して加工することで形成できる。トランジスタ１００Ｂとしては、導電膜１１２と、絶縁膜１１０と、を同じマスクで加工し、ウエットエッチング法及びドライエッチング法を組み合わせて加工することで形成できる。
トランジスタ１００Ａのような構成とすることで、ソース領域１０８ｓ及びドレイン領域１０８ｄと、導電膜１１２との端部が概略同じ位置に形成されるため好ましい。一方で、トランジスタ１００Ｂのような構成とすることで、絶縁膜１１６の被覆性が向上するため好ましい。
図２２（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、先に示すトランジスタ１００Ａと比較し、導電膜１１２、及び絶縁膜１１０の形状が異なる。具体的には、トランジスタ１００Ｃは、トランジスタのチャネル長（Ｌ）方向の断面において、導電膜１１２の下端部と、絶縁膜１１０の上端部との位置が異なる。導電膜１１２の下端部は、絶縁膜１１０の上端部よりも内側に形成される。
例えば、導電膜１１２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２をウエットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加工することで、トランジスタ１００Ｃの構造とすることができる。
また、トランジスタ１００Ｃの構造とすることで、酸化物半導体膜１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電膜１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１００Ｃのオン電流の低下を抑制するために、チャネル長（Ｌ）方向の断面において、領域１０８ｆを１μｍ以下とすればよい。
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁膜１１６から領域１０８ｆに窒素または水素を供給する、あるいは、導電膜１１２及び絶縁膜１１０をマスクとして、導電膜１１２及び絶縁膜１１０の上方から不純物元素を添加することで、当該不純物元素が絶縁膜１１０を介し、酸化物半導体膜１０８に添加されることで形成することができる。
図２３（Ａ）（Ｂ）に示すトランジスタ１００Ｄは、先に示すトランジスタ１００Ａと比較し、導電膜１１２、及び絶縁膜１１０の形状が異なる。具体的には、トランジスタ１００Ｄは、トランジスタのチャネル長（Ｌ）方向の断面において、導電膜１１２の下端部と、絶縁膜１１０の上端部との位置が異なる。具体的には、導電膜１１２の下端部は、絶縁膜１１０の上端部よりも外側に形成される。
例えば、導電膜１１２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２をドライエッチング法で、絶縁膜１１０をウエットエッチング法で、それぞれ加工することで、トランジスタ１００Ｄの構造とすることができる。
なお、トランジスタ１００Ｄの構造とすることで、ゲート電極として機能する導電膜１１２よりも内側にソース領域１０８ｓ及びドレイン領域１０８ｄの一部が設けられる。なお、導電膜１１２と、ソース領域１０８ｓとが重なる領域、及び導電膜１１２と、ドレイン領域１０８ｄとが重なる領域は、所謂オーバーラップ領域（Ｌｏｖ領域ともいう）として機能する。なお、Ｌｏｖ領域とは、ゲート電極として機能する導電膜１１２と重なり、且つチャネル領域１０８ｉよりも抵抗が低い領域である。Ｌｏｖ領域を有する構造とすることで、チャネル領域１０８ｉと、ソース領域１０８ｓ及びドレイン領域１０８ｄとの間に高抵抗領域が形成されないため、トランジスタのオン電流を高めることが可能となる。
図２４（Ａ）（Ｂ）に示すトランジスタ１００Ｅは、先に示すトランジスタ１００Ａと比較し、絶縁膜１１８上に平坦化膜として機能する絶縁膜１２２が設けられている点が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
なお、図２４（Ａ）（Ｂ）においては、絶縁膜１２２が有する開口部の形状は、開口部１４１ａ、１４１ｂよりも大きい形状としたが、これに限定されず、例えば、開口部１４１ａ、１４１ｂと同じ形状、または開口部１４１ａ、１４１ｂよりも小さい形状としてもよい。
また、図２４（Ａ）（Ｂ）においては、絶縁膜１２２上に導電膜１２０ａ、１２０ｂを設ける構成について例示したがこれに限定されず、例えば、絶縁膜１１８上に導電膜１２０ａ、１２０ｂを設け、導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を設ける構成としてもよい。
＜２−４．トランジスタの構成例４＞
次に、図２０（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図２５乃至図３０を用いて説明する。
図２５（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図であり、図２６（Ａ）（Ｂ）は、トランジスタ１００Ｇの断面図であり、図２７（Ａ）（Ｂ）は、トランジスタ１００Ｈの断面図であり、図２８（Ａ）（Ｂ）は、トランジスタ１００Ｊの断面図であり、図２９（Ａ）（Ｂ）は、トランジスタ１００Ｋの断面図である。なお、トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ１００Ｊ、及びトランジスタ１００Ｋの上面図としては、図２０（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ１００Ｊ、及びトランジスタ１００Ｋは、先に示すトランジスタ１００Ａと酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
図２５（Ａ）（Ｂ）に示すトランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造である。
図２６（Ａ）（Ｂ）に示すトランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造である。
図２７（Ａ）（Ｂ）に示すトランジスタ１００Ｈが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。
図２８（Ａ）（Ｂ）に示すトランジスタ１００Ｊが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｊのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２の側面を覆う。
図２９（Ａ）（Ｂ）に示すトランジスタ１００Ｋが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２の単層構造である。なお、トランジスタ１００Ｋのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿２の側面を覆う。
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の付着により汚染されやすい。そのため、チャネル領域１０８ｉが実質的に真性であっても、電界などのストレスが印加されることによって、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
そこで、トランジスタ１００Ｊ、及びトランジスタ１００Ｋにおいては、チャネル領域１０８ｉを積層構造とし、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層構造の一方の層で覆う構成とする。当該構成とすることで、チャネル領域１０８ｉの側面またはその近傍の欠陥を抑制する、あるいはチャネル領域１０８ｉの側面またはその近傍への不純物の付着を低減することが可能となる。
＜２−５．バンド構造＞
ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、並びに絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁膜１１０のバンド構造について、図３０（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、図３０（Ａ）（Ｂ）（Ｃ）は、チャネル領域１０８ｉにおけるバンド構造である。
図３０（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図３０（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図３０（Ｃ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図３０（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図３０（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図３０（Ｃ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
図３０（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図３０（Ｂ）に示すように、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図３０（Ｃ）に示すように、酸化物半導体膜１０８＿１、１０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図３０（Ａ）（Ｂ）（Ｃ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８＿２に形成されることがわかる。
なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、トラップ準位を酸化物半導体膜１０８＿２より遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和力と、酸化物半導体膜１０８＿２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。すなわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このような構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜１０８＿１、１０８＿３を、その物性及び／または機能から、それぞれ酸化物絶縁膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
また、酸化物半導体膜１０８＿１、１０８＿３は、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜１０８＿１、１０８＿３の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０ａ、１２０ｂの構成元素が酸化物半導体膜１０８＿２へ拡散してしまう場合がある。なお、酸化物半導体膜１０８＿１、１０８＿３が後述するＣＡＡＣ−ＯＳである場合、導電膜１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１０：１［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。あるいは、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。この場合、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿１、１０８＿３として金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いると、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差を０．６ｅＶ以上とすることができるため好適である。
なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
＜２−６．トランジスタの作製方法１＞
次に、図１９に示すトランジスタ１００の作製方法の一例について、図３１乃至図３３を用いて説明する。なお、図３１乃至図３３は、トランジスタ１００の作製方法を説明するチャネル長（Ｌ）方向及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上に絶縁膜１０４を形成する。続いて、絶縁膜１０４上に酸化物半導体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図３１（Ａ）参照）。
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁膜１０４として、プラズマＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。なお、絶縁膜１０４を形成せずに、基板１０２上に酸化物半導体膜１０８を形成してもよい。
また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる。
酸化物半導体膜１０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半導体膜１０７への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで形成することができる。また、印刷法を用いて、素子分離された酸化物半導体膜１０７を直接形成してもよい。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができるため好ましい。
なお、本実施の形態においては、酸化物半導体膜１０７として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、膜厚３５ｎｍの酸化物半導体膜を成膜する。
また、酸化物半導体膜１０７を形成した後、加熱処理を行い、酸化物半導体膜１０７の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、ＳＩＭＳにより得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する（図３１（Ｂ）参照）。
絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜１１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするプラズマＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０として、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成することができる。
また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１１０＿０を形成することができる。
本実施の形態では絶縁膜１１０＿０として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜１１０＿０上に導電膜１１２＿０を形成する。また、導電膜１１２＿０として、例えば金属酸化膜を用いる場合、導電膜１１２＿０の形成時に導電膜１１２＿０から絶縁膜１１０＿０中に酸素が添加される場合がある（図３１（Ｃ）参照）。
なお、図３１（Ｃ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表している。
導電膜１１２＿０として、金属酸化膜を用いる場合、導電膜１１２＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で導電膜１１２＿０を形成することで、絶縁膜１１０＿０中に酸素を好適に添加することができる。なお、導電膜１１２＿０の形成方法としては、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、導電膜１１２＿０として、スパッタリング法を用いて、膜厚が１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比））を成膜する。また、導電膜１１２＿０の形成前、または導電膜１１２＿０の形成後に、絶縁膜１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理の方法としては、絶縁膜１０４の形成後に行うことのできる酸素の添加と同様とすればよい。
次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図３１（Ｄ）参照）。
次に、マスク１４０上からエッチングを行い、導電膜１１２＿０と、絶縁膜１１０＿０と、を加工する。その後、マスク１４０を除去することで、島状の導電膜１１２と、島状の絶縁膜１１０とを形成する（図３２（Ａ）参照）。
本実施の形態においては、導電膜１１２＿０、及び絶縁膜１１０＿０の加工としては、ドライエッチング法を用いて行う。
なお、導電膜１１２＿０、及び絶縁膜１１０＿０の加工の際に、導電膜１１２が重畳しない領域の酸化物半導体膜１０７の膜厚が薄くなる場合がある。または、導電膜１１２＿０、及び絶縁膜１１０＿０の加工の際に、酸化物半導体膜１０７が重畳しない領域の絶縁膜１０４の膜厚が薄くなる場合がある。また、導電膜１１２＿０、及び絶縁膜１１０＿０の加工の際に、エッチャントまたはエッチングガス（例えば、塩素など）が酸化物半導体膜１０７中に添加される、あるいは導電膜１１２＿０、または絶縁膜１１０＿０の構成元素が酸化物半導体膜１０７中に添加される場合がある。
次に、絶縁膜１０４、酸化物半導体膜１０７、及び導電膜１１２上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。また、絶縁膜１１０と接する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８が形成される（図３２（Ｂ）参照）。
絶縁膜１１６として、窒化酸化シリコン膜を用いることで、絶縁膜１１６に接するソース領域１０８ｓ、及びドレイン領域１０８ｄに窒化酸化シリコン膜中の窒素または水素を供給することができる。
また、絶縁膜１１６の形成前に、酸化物半導体膜１０７に、不純物元素の添加処理を行う、または絶縁膜１１６の形成後に、絶縁膜１１６を介して、酸化物半導体膜１０７に、不純物元素の添加処理を行ってもよい。
上記不純物元素の添加処理としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
なお、不純物元素の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用いることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。なお、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
または、希ガスを添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体膜１０７に添加してもよい。または、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を添加した後、希ガスを酸化物半導体膜１０７に添加してもよい。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図３２（Ｃ）参照）。
絶縁膜１１８としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜１１８として、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ａと、ドレイン領域１０８ｄに達する開口部１４１ｂと、を形成する（図３３（Ａ）参照）。
絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。
次に、開口部１４１ａ、１４１ｂを覆うように、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及び絶縁膜１１８上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜１２０ａ、１２０ｂを形成する（図３３（Ｂ）参照）。
導電膜１２０ａ、１２０ｂとしては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１２０ａ、１２０ｂとなる導電膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜１２０ａ、１２０ｂを形成する。
以上の工程により、図１９に示すトランジスタ１００を作製することができる。
なお、トランジスタ１００を構成する膜（絶縁膜、金属酸化膜、酸化物半導体膜、導電膜等）としては、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、及びジメチル亜鉛を用いる（Ｚｎ（ＣＨ３）２）。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
また、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
また、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
＜２−７．トランジスタの作製方法２＞
次に、図２０に示すトランジスタ１００Ａの作製方法の一例について、図３４乃至図３６を用いて説明する。なお、図３４乃至図３６は、トランジスタ１００Ａの作製方法を説明するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上に導電膜１０６を形成する。次に、基板１０２、及び導電膜１０６上に絶縁膜１０４を形成し、絶縁膜１０４上に酸化物半導体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図３４（Ａ）参照）。
導電膜１０６としては、導電膜１２０ａ、１２０ｂと同様の材料、及び同様の手法により形成することができる。本実施の形態においては、導電膜１０６として、厚さ５０ｎｍの窒化タンタル膜と、厚さ１００ｎｍの銅膜との積層膜をスパッタリング法により形成する。
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する。（図３４（Ｂ）参照）。
次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１０＿０、及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達する開口部１４３を形成する（図３４（Ｃ）参照）。
開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、開口部１４３を形成する。
次に、開口部１４３を覆うように、導電膜１０６及び絶縁膜１１０＿０上に導電膜１１２＿０を形成する。また、導電膜１１２＿０として、例えば金属酸化膜を用いる場合、導電膜１１２＿０の形成時に導電膜１１２＿０から絶縁膜１１０＿０中に酸素が添加される場合がある（図３４（Ｄ）参照）。
なお、図３４（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表している。また、開口部１４３を覆うように、導電膜１１２＿０を形成することで、導電膜１０６と、導電膜１１２＿０とが電気的に接続される。
次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図３５（Ａ）参照）。
次に、マスク１４０上から、エッチングを行い、導電膜１１２＿０、及び絶縁膜１１０＿０を加工する。また、導電膜１１２＿０及び絶縁膜１１０＿０の加工後に、マスク１４０を除去する。導電膜１１２＿０、及び絶縁膜１１０＿０を加工することで、島状の導電膜１１２、及び島状の絶縁膜１１０が形成される（図３５（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、導電膜１１２＿０、及び絶縁膜１１０＿０を加工する。
次に、絶縁膜１０４、酸化物半導体膜１０７、及び導電膜１１２上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。また、絶縁膜１１０と接する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８が形成される（図３５（Ｃ）参照）。
絶縁膜１１６としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜１１６として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と、成膜処理との２つのステップを２２０℃の温度で行う。なお、当該プラズマ処理及び当該成膜処理としては、先の記載と同じ方法を用いればよい。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図３６（Ａ）参照）。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ａと、ドレイン領域１０８ｄに達する開口部１４１ｂと、を形成する（図３６（Ｂ）参照）。
次に、開口部１４１ａ、１４１ｂを覆うように、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及び絶縁膜１１８上に導電膜を形成し、当該導電膜を所望の形状に加工することで導電膜１２０ａ、１２０ｂを形成する（図３６（Ｃ）参照）。
以上の工程により、図２０に示すトランジスタ１００Ａを作製することができる。
また、本実施の形態において、トランジスタが酸化物半導体膜を有する場合の例を示したが、本発明の一態様は、これに限定されない。本発明の一態様では、トランジスタが酸化物半導体膜を有さなくてもよい。一例としては、トランジスタのチャネル領域、チャネル領域の近傍、ソース領域、またはドレイン領域において、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、酸化物半導体の構造等について、図３７乃至図４１を参照して説明する。
＜３−１．酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜３−２．ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図３７（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３７（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３７（Ｅ）に示す。図３７（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３７（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因する。また、図３７（Ｅ）における第２リングは（１１０）面などに起因する。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図３８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図３８（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図３８（Ｂ）および図３８（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３８（Ｄ）および図３８（Ｅ）は、それぞれ図３８（Ｂ）および図３８（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図３８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図３８（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図３８（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形、歪んだ五角形、または歪んだ七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜３−３．ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３９（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図３９（Ｂ）に示す。図３９（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図３９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンが観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図３９（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜３−４．ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図４０に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図４０（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図４０（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図４０（Ａ）および図４０（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図４１は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図４１より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図４１より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図４１より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜、組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を有する表示モジュール及び電子機器について、図４２乃至図４５を用いて説明を行う。
＜４−１．表示モジュール＞
図４２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３が接続されたタッチパネル８００４、ＦＰＣ８００５が接続された表示パネル８００６、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜４−２．電子機器＞
図４３（Ａ）乃至図４３（Ｅ）、及び図４４（Ａ）乃至図４４（Ｅ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、カメラ９００２、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８等を有する。
図４３（Ａ）乃至図４３（Ｅ）、及び図４４（Ａ）乃至図４４（Ｅ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図４３（Ａ）乃至図４３（Ｅ）、及び図４４（Ａ）乃至図４４（Ｅ）に示す電子機器が有する機能はこれらに限定されず、その他の機能を有していてもよい。
図４３（Ａ）乃至図４３（Ｅ）、及び図４４（Ａ）乃至図４４（Ｅ）に示す電子機器の詳細について、以下説明を行う。
図４３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、表示部９００１を大画面、例えば、５０インチ以上、８０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図４３（Ｂ）は携帯情報端末９１０１を、図４３（Ｃ）は携帯情報端末９１０２を、図４３（Ｄ）は携帯情報端末９１０３を、図４３（Ｅ）は携帯情報端末９１０４を、それぞれ示す斜視図である。
図４３（Ｂ）に示す携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、図示していないが、携帯情報端末９１０１には、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面（例えば、側面）に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、受信信号の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。また、携帯情報端末９１０１が有する表示部９００１は、一部に曲面を有する。
図４３（Ｃ）に示す携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。また、携帯情報端末９１０２が有する表示部９００１は、一部に曲面を有する。
図４３（Ｄ）に示す携帯情報端末９１０３は、先に示す携帯情報端末９１０１、９１０２と異なり、表示部９００１が曲面を有さない構成である。
また、図４３（Ｅ）に示す携帯情報端末９１０４は、表示部９００１が湾曲している。また、図４３（Ｅ）に図示するように、携帯情報端末９１０４にカメラ９００２を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部９００１に表示する機能等を有すると好ましい。
図４４（Ａ）は腕時計型の携帯情報端末９２００を、図４４（Ｂ）は腕時計型の携帯情報端末９２０１を、それぞれ示す斜視図である。
図４４（Ａ）に示す携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
また、図４４（Ｂ）に示す携帯情報端末９２０１は、図４４（Ａ）に示す携帯情報端末と異なり、表示部９００１の表示面が湾曲していない。また、携帯情報端末９２０１の表示部の外形が非矩形状（図４４（Ｂ）においては円形状）である。
図４４（Ｃ）（Ｄ）（Ｅ）は、折り畳み可能な携帯情報端末９２０２を示す斜視図である。なお、図４４（Ｃ）が携帯情報端末９２０２を展開した状態の斜視図であり、図４４（Ｄ）が携帯情報端末９２０２を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図４４（Ｅ）が携帯情報端末９２０２を折り畳んだ状態の斜視図である。
携帯情報端末９２０２は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０２が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０２を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０２は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
なお、本発明の一態様である表示装置は、表示部９００１に好適に用いることができる。
また、図４５（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置９５００の斜視図である。なお、図４５（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図４５（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
図４５（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
また、図４５（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
なお、本発明の一態様である表示装置は、表示パネル９５０１に好適に用いることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置を有する情報処理装置の構成について、図４６（Ａ）（Ｂ）を参照して説明する。
図４６（Ａ）は本発明の一態様の表示装置を有する情報処理装置９６００の構成を説明するブロック図であり、図４６（Ｂ）は操作されている情報処理装置９６００の状態を説明する模式図である。
以下に、情報処理装置９６００を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
＜５．情報処理装置の構成例＞
情報処理装置９６００は、演算装置９６１０と、入出力装置９６２０とを有する。
［演算装置］
演算装置９６１０は、演算部９６１１と、記憶部９６１２と、伝送路９６１４と、入出力インターフェース９６１５と、を有する。
［演算部］
演算部９６１１は、プログラムを実行する機能を有する。
［記憶部］
記憶部９６１２は、演算部９６１１が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタを用いたメモリ等を用いることができる。
［プログラム］
演算部９６１１が実行するプログラムは、例えば、以下の３つのステップを有する。図４６（Ｂ）を用いて、３つのステップについて説明する。
第１のステップにおいて、位置情報Ｐ１を取得する。
第２のステップにおいて、位置情報Ｐ１に基づいて、第１の領域９６８１を決定する。
第３のステップにおいて、第１の領域９６８１に表示する画像として、他の領域に表示する画像よりも輝度が高められた画像（画像情報Ｑ１）を生成する。
例えば、演算装置９６１０は、位置情報Ｐ１に基づいて、第１の領域９６８１を決定する。具体的には、第１の領域９６８１の形状を楕円状、円形状、多角形状または矩形状等にすることができる。例えば、位置情報Ｐ１を含む半径６０ｃｍ以下好ましくは５ｃｍ以上３０ｃｍ以下の範囲を第１の領域９６８１に決定する。
なお、第１の領域９６８１に表示する画像として、他の領域に表示する画像よりも輝度が高められた画像を生成する方法としては、第１の領域９６８１に表示する画像の輝度を、他の領域に表示する画像の輝度の１１０％以上好ましくは１２０％以上２００％以下に高める。または、第１の領域９６８１に表示する画像の輝度の平均を、他の領域に表示する画像の輝度の平均の１１０％以上好ましくは１２０％以上２００％以下に高める。
上述のプログラムを実行することにより、情報処理装置９６００は、位置情報Ｐ１に基づいて第１の領域９６８１に表示する画像として、他の領域に表示する画像よりも輝度が高められた画像情報Ｑ１を生成することができる。その結果、操作者は操作を快適に行うことが可能となり、利便性に優れた情報処理装置９６００を提供することができる。
［入出力インターフェース］
入出力インターフェース９６１５は、端子または配線を有する。また、入出力インターフェース９６１５は、情報を供給する機能と、情報を供給される機能とを有する。例えば、入出力インターフェース９６１５は、伝送路９６１４及び入出力装置９６２０のいずれか一方または双方と電気的に接続することができる。
［伝送路］
伝送路９６１４は配線を有する。また、伝送路９６１４は、情報を供給する機能と、情報を供給される機能とを有する。例えば、伝送路９６１４は、演算部９６１１、記憶部９６１２または入出力インターフェース９６１５と電気的に接続することができる。
［入出力装置］
入出力装置９６２０は、表示部９６３０と、入力部９６４０と、検知部９６５０と、通信部９６９０と、を有する。
［表示部］
表示部９６３０は表示パネルを有する。当該表示パネルは、画素を有し、画素は反射型の表示素子と、透過型の発光素子とを有する構成とすればよい。また、画像情報を用いて反射型の表示素子の反射率を高め、表示する画像の輝度を高めることができる。または、画像情報を用いて発光素子の輝度を高め、表示する画像の輝度を高めることができる。すなわち、表示部９６３０に、本発明の一態様の表示装置を好適に用いることができる。
［入力部］
入力部９６４０は入力パネルを有する。例えば、入力パネルは、近接センサを有する。当該近接センサは、ポインタ９６８２を検知する機能を有する。なお、ポインタ９６８２は、指やスタイラスペン等を用いればよい。また、当該スタイラスペンとしては、発光ダイオード等の発光素子、金属片またはコイル等用いればよい。
また、近接センサとしては、静電容量型の近接センサ、電磁誘導型の近接センサ、赤外線検知型の近接センサ、光電変換素子を用いた近接センサ等を用いればよい。
静電容量型の近接センサは、導電膜を有し、当該導電膜に対する近接を、検知する機能を有する。例えば、入力パネルの互いに異なる領域に複数の導電膜を配設し、ポインタ９６８２に用いられる指等が近接する領域を、導電膜に寄生する容量の変化に基づいて特定し、位置情報を決定できる。
電磁誘導型の近接センサは、金属片やコイル等の検知回路に対する近接を検知する機能を有する。例えば、入力パネルの互いに異なる領域に複数の発振回路を配設し、ポインタ９６８２に用いるスタイラスペン等に配設された金属片やコイル等が近接する領域を、発振回路の回路定数の変化に基づいて特定し、位置情報を決定できる。
光検知型の近接センサは、発光素子の近接を、検知する機能を有する。例えば、入力パネルの互いに異なる領域に複数の光電変換素子を配設し、ポインタ９６８２に用いるスタイラスペン等に配設された発光素子が近接する領域を、光電変換素子の起電力の変化に基づいて特定し、位置情報を決定できる。
［検知部］
検知部９６５０としては、環境の明るさを検知する照度センサや人感センサ等を用いればよい。
［通信部］
通信部９６９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を有する。
上記説明した情報処理装置９６００としては、例えば、教育、デジタルサイネージまたはスマートテレビジョンシステム等に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１００Ｈ トランジスタ
１００Ｊ トランジスタ
１００Ｋ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０７ 酸化物半導体膜
１０８ 酸化物半導体膜
１０８＿１ 酸化物半導体膜
１０８＿２ 酸化物半導体膜
１０８＿３ 酸化物半導体膜
１０８ｄ ドレイン領域
１０８ｆ 領域
１０８ｉ チャネル領域
１０８ｓ ソース領域
１１０ 絶縁膜
１１０＿０ 絶縁膜
１１２ 導電膜
１１２＿０ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１４０ マスク
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
４０１ 基板
４０２ 導電膜
４０３ａ 導電膜
４０３ｂ 導電膜
４０３ｃ 導電膜
４０４ 絶縁膜
４０５ａ 導電膜
４０５ｂ 導電膜
４０５ｃ 導電膜
４０５ｄ 導電膜
４０６ 絶縁膜
４０７ａ 導電膜
４０７ｂ 導電膜
４０７ｃ 導電膜
４０７ｄ 導電膜
４０７ｅ 導電膜
４０７ｆ 導電膜
４０７ｇ 導電膜
４０８ 絶縁膜
４０９ａ 酸化物半導体膜
４０９ｂ 酸化物半導体膜
４０９ｃ 酸化物半導体膜
４１０ａ 絶縁膜
４１０ｂ 絶縁膜
４１０ｃ 絶縁膜
４１１ａ 酸化物半導体膜
４１１ｂ 酸化物半導体膜
４１１ｃ 酸化物半導体膜
４１２ 絶縁膜
４１３ 絶縁膜
４１４ａ 導電膜
４１４ｂ 導電膜
４１４ｃ 導電膜
４１４ｄ 導電膜
４１４ｅ 導電膜
４１４ｆ 導電膜
４１４ｇ 導電膜
４１４ｈ 導電膜
４１６ 絶縁膜
４１７ 導電膜
４１８ 絶縁膜
４１９ ＥＬ層
４２０ 導電膜
４３０ 表示素子
４３０ｄ 表示領域
４５０ 開口部
４５２ 基板
４５４ 封止材
５００ 表示装置
５０１ 画素回路
５０２ 画素部
５０４ａ ゲートドライバ回路部
５０４ｂ ゲートドライバ回路部
５０６ ソースドライバ回路部
５０８ａ 外部回路
５０８ｂ 外部回路
６０２ 遮光膜
６０４ 着色膜
６０６ 絶縁膜
６０８ 導電膜
６１０ａ 構造体
６１０ｂ 構造体
６１８ａ 配向膜
６１８ｂ 配向膜
６２０ 液晶層
６２２ シール材
６２４ 導電体
６２６ 機能膜
６３０ 表示素子
６３０ｄ 表示領域
６５２ 基板
６６２ 遮光膜
６６３ 絶縁膜
６６４ 導電膜
６６５ 導電膜
６６６ 絶縁膜
６６７ 導電膜
６６８ 絶縁膜
６７２ 基板
６７４ 接着材
６８１ 絶縁膜
６８２ 導電膜
６９１ タッチパネル
６９２ タッチパネル
６９３ タッチパネル
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００２ カメラ
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９１０３ 携帯情報端末
９１０４ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９２０２ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部
９６００ 情報処理装置
９６１０ 演算装置
９６１１ 演算部
９６１２ 記憶部
９６１４ 伝送路
９６１５ 入出力インターフェース
９６２０ 入出力装置
９６３０ 表示部
９６４０ 入力部
９６５０ 検知部
９６８１ 領域
９６８２ ポインタ
９６９０ 通信部

Claims (6)

  1. 第１の表示素子と、第２の表示素子と、第１のトランジスタと、第２のトランジスタと、を有する表示装置であって、
    前記第１の表示素子は、第１の画素電極と、液晶層と、を有し、
    前記第２の表示素子は、第２の画素電極と、発光層と、を有し、
    前記第１のトランジスタは、前記第１の画素電極と電気的に接続され、
    前記第２のトランジスタは、前記第２の画素電極と電気的に接続され、
    前記第１のトランジスタ及び前記第２のトランジスタは、
    酸化物半導体膜を有し、
    前記第１の画素電極及び前記第２の画素電極は、
    前記酸化物半導体膜が有する金属元素を、少なくとも１以上有する、
    ことを特徴とする表示装置。
  2. 請求項１において、
    第１の表示素子は、
    さらに、反射膜を有し、
    前記反射膜は、前記第１の画素電極と電気的に接続され、且つ入射する光を反射する機能を有し、
    前記反射膜には、入射する光を透過する開口部が設けられ、
    前記第２の表示素子は、
    前記開口部に向けて光を射出する機能を有する、
    ことを特徴とする表示装置。
  3. 請求項１または請求項２において、
    前記酸化物半導体膜は、
    Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、を有する、
    ことを特徴とする表示装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記酸化物半導体膜は、
    結晶部を有し、
    前記結晶部は、ｃ軸配向性を有する、
    ことを特徴とする表示装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第１のトランジスタ、及び前記第２のトランジスタのいずれか一方または双方は、
    スタガ型構造を有する、
    ことを特徴とする表示装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第１のトランジスタ及び前記第２のトランジスタのいずれか一方または双方は、
    第１の導電膜と、
    前記第１の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２の酸化物半導体膜と、を有し、
    前記第２の酸化物半導体膜は、
    チャネル幅方向の断面において、前記第２の絶縁膜を介して前記第１の酸化物半導体膜の側面を覆い、
    前記第１の酸化物半導体膜は、
    チャネル幅方向の断面において、前記第１の導電膜と、前記第２の酸化物半導体膜とで、囲まれた構造を有する、
    ことを特徴とする表示装置。
JP2016176344A 2015-09-11 2016-09-09 表示装置およびその作製方法 Withdrawn JP2017054124A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015179114 2015-09-11
JP2015179114 2015-09-11

Publications (1)

Publication Number Publication Date
JP2017054124A true JP2017054124A (ja) 2017-03-16

Family

ID=58239310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016176344A Withdrawn JP2017054124A (ja) 2015-09-11 2016-09-09 表示装置およびその作製方法

Country Status (4)

Country Link
US (1) US20170075155A1 (ja)
JP (1) JP2017054124A (ja)
KR (1) KR20170031620A (ja)
WO (1) WO2017042749A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018180723A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2019187069A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 トランジスタおよび表示装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10254856B2 (en) 2014-01-17 2019-04-09 Osterhout Group, Inc. External user interface for head worn computing
US9810906B2 (en) 2014-06-17 2017-11-07 Osterhout Group, Inc. External user interface for head worn computing
US9939934B2 (en) 2014-01-17 2018-04-10 Osterhout Group, Inc. External user interface for head worn computing
US10139966B2 (en) 2015-07-22 2018-11-27 Osterhout Group, Inc. External user interface for head worn computing
US11003246B2 (en) 2015-07-22 2021-05-11 Mentor Acquisition One, Llc External user interface for head worn computing
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
WO2017081575A1 (en) 2015-11-11 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2017125834A1 (en) 2016-01-18 2017-07-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and data processor
US10684478B2 (en) 2016-05-09 2020-06-16 Mentor Acquisition One, Llc User interface systems for head-worn computers
US10466491B2 (en) 2016-06-01 2019-11-05 Mentor Acquisition One, Llc Modular systems for head-worn computers
US10824253B2 (en) 2016-05-09 2020-11-03 Mentor Acquisition One, Llc User interface systems for head-worn computers
US10180605B2 (en) 2016-07-27 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
TWI724060B (zh) 2016-08-17 2021-04-11 日商半導體能源研究所股份有限公司 顯示裝置、電子裝置以及攜帶資訊終端
TWI713003B (zh) 2016-09-20 2020-12-11 日商半導體能源研究所股份有限公司 顯示裝置及電子機器
KR102387859B1 (ko) * 2016-09-30 2022-04-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10152141B1 (en) 2017-08-18 2018-12-11 Osterhout Group, Inc. Controller movement tracking with light emitters
CN108962967B (zh) * 2018-08-03 2020-06-30 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置及显示控制方法
KR20200042660A (ko) * 2018-10-16 2020-04-24 현대자동차주식회사 차량 디스플레이 제어 장치, 그를 포함한 시스템 및 그 방법
CN109817090B (zh) * 2019-01-30 2021-12-10 京东方科技集团股份有限公司 显示装置和显示装置的制造方法
CN111415948B (zh) * 2020-03-30 2022-11-08 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3898012B2 (ja) * 2001-09-06 2007-03-28 シャープ株式会社 表示装置
US7248235B2 (en) * 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
TW544944B (en) * 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
US20060072047A1 (en) * 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
JP5235011B2 (ja) * 2009-11-16 2013-07-10 株式会社神戸製鋼所 有機ｅｌディスプレイ用の反射アノード電極
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8953120B2 (en) * 2011-01-07 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102173801B1 (ko) * 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9461179B2 (en) * 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
CN104362127A (zh) * 2014-11-21 2015-02-18 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制造设备
KR102281844B1 (ko) * 2015-01-02 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
DE112016000030T5 (de) * 2015-04-13 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigefeld, Datenprozessor und Herstellungsverfahren für ein Anzeigefeld
US9704893B2 (en) * 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018180723A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US11038001B2 (en) 2017-03-27 2021-06-15 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
WO2019187069A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 トランジスタおよび表示装置
US11437520B2 (en) 2018-03-30 2022-09-06 Sharp Kabushiki Kaisha Transistor and display device

Also Published As

Publication number Publication date
US20170075155A1 (en) 2017-03-16
WO2017042749A1 (en) 2017-03-16
KR20170031620A (ko) 2017-03-21

Similar Documents

Publication Publication Date Title
JP2017054124A (ja) 表示装置およびその作製方法
TWI721985B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
JP6570486B2 (ja) 半導体装置
WO2017085591A1 (ja) 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
JP7293282B2 (ja) 半導体装置
JP2020080410A (ja) 半導体装置
JP2018006731A (ja) 半導体装置、当該半導体装置の作製方法、及び当該半導体装置を有する表示装置
JP2023009058A (ja) 半導体装置
JP2021184485A (ja) 半導体装置の作製方法
JP2022008388A (ja) 半導体装置の作製方法
JP2018006729A (ja) 半導体装置
JP2016027649A (ja) 半導体装置、該半導体装置を有する表示装置
US20160155759A1 (en) Semiconductor device and display device including the same
JP2017076785A (ja) 半導体装置、及び半導体装置の作製方法
JP2017034251A (ja) 半導体装置、該半導体装置を有する表示装置
WO2017125796A1 (ja) 金属酸化物膜、半導体装置、及び表示装置
JP2017112369A (ja) 酸化物半導体膜、半導体装置、または表示装置
JP2017108065A (ja) 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法
JP2018006732A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
JP2018093166A (ja) 半導体装置の作製方法
JP7066672B2 (ja) 半導体装置
JP2017135271A (ja) 処理システム、及び半導体装置の作製方法
JP2017054899A (ja) 半導体装置、表示装置及び該表示装置を用いた電子機器
KR20240132436A (ko) 반도체 장치 및 표시 장치

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190909