JP2018006731A - 半導体装置、当該半導体装置の作製方法、及び当該半導体装置を有する表示装置 - Google Patents

半導体装置、当該半導体装置の作製方法、及び当該半導体装置を有する表示装置 Download PDF

Info

Publication number
JP2018006731A
JP2018006731A JP2017037854A JP2017037854A JP2018006731A JP 2018006731 A JP2018006731 A JP 2018006731A JP 2017037854 A JP2017037854 A JP 2017037854A JP 2017037854 A JP2017037854 A JP 2017037854A JP 2018006731 A JP2018006731 A JP 2018006731A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017037854A
Other languages
English (en)
Other versions
JP7008415B2 (ja
Inventor
山崎 舜平
Shunpei Yamazaki
舜平 山崎
純一 肥塚
Junichi Hizuka
純一 肥塚
岡崎 健一
Kenichi Okazaki
健一 岡崎
安孝 中澤
Yasutaka Nakazawa
安孝 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018006731A publication Critical patent/JP2018006731A/ja
Priority to JP2022002127A priority Critical patent/JP7361811B2/ja
Application granted granted Critical
Publication of JP7008415B2 publication Critical patent/JP7008415B2/ja
Priority to JP2023172137A priority patent/JP2024009865A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01Head-up displays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01Head-up displays
    • G02B27/017Head mounted
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134381Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

【課題】酸化物半導体膜を有するトランジスタにおいて、電界効果移動度を向上させると共に信頼性を向上させる。【解決手段】酸化物半導体膜を有する半導体装置であって、半導体装置は、ゲート電極と、ゲート電極上の絶縁膜と、絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の一対の電極と、を有し、酸化物半導体膜は、第1の酸化物半導体膜と、第1の酸化物半導体膜上の第2の酸化物半導体膜と、第2の酸化物半導体膜上の第3の酸化物半導体膜と、を有し、第1乃至第3の酸化物半導体膜は、それぞれ、同じ元素を有し、第2の酸化物半導体膜は、第1の酸化物半導体膜及び第3の酸化物半導体膜のいずれか一方または双方よりも結晶性が低い領域を有する。【選択図】図1

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置及び当該半導体装置の作製方法に関する。または、本発明の一態様は、上記半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は、半導体装置を有している場合がある。
トランジスタに適用可能な半導体材料として、酸化物半導体が注目されている。例えば、特許文献1では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度(単に移動度、またはμFEという場合がある)を高めた半導体装置が開示されている。
また、非特許文献1では、インジウムと、ガリウムと、亜鉛とを有する酸化物半導体は、In1−xGa1+x(ZnO)(xは−1≦x≦1を満たす数、mは自然数)で表されるホモロガス相を有することについて開示されている。また、非特許文献1では、ホモロガス相の固溶域(solid solution range)について開示されている。例えば、m=1の場合のホモロガス相の固溶域は、xが−0.33から0.08の範囲であり、m=2の場合のホモロガス相の固溶域は、xが−0.68から0.32の範囲である。
特開2014−7399号公報
M. Nakamura, N. Kimizuka, and T. Mohri、「The Phase Relations in the In2O3−Ga2ZnO4−ZnO System at 1350℃」、J. Solid State Chem.、1991、Vol.93, pp.298−315
酸化物半導体膜をチャネル領域に用いるトランジスタとしては、電界効果移動度が高い方が好ましい。しかしながら、トランジスタの電界効果移動度を高めると、トランジスタの特性がノーマリーオンの特性になりやすいといった問題がある。なお、ノーマリーオンとは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れてしまう状態のことである。
また、酸化物半導体膜をチャネル領域に用いるトランジスタにおいて、酸化物半導体膜中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜中にキャリア供給源が生成されると、酸化物半導体膜を有するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。
例えば、酸化物半導体膜中に酸素欠損が多すぎると、トランジスタのしきい値電圧がマイナス側にシフトしてしまい、ノーマリーオンの特性になる。よって、酸化物半導体膜中、特にチャネル領域においては、酸素欠損が少ない、あるいはノーマリーオンの特性にならない程度の酸素欠損量であることが好ましい。
上記問題に鑑み、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、電界効果移動度を向上させると共に信頼性を向上させることを課題の1つとする。または、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の1つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の1つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の1つとする。または、本発明の一態様は、新規な表示装置を提供することを課題の1つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装置は、ゲート電極と、ゲート電極上の絶縁膜と、絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の一対の電極と、を有し、酸化物半導体膜は、第1の酸化物半導体膜と、第1の酸化物半導体膜上の第2の酸化物半導体膜と、第2の酸化物半導体膜上の第3の酸化物半導体膜と、を有し、第1乃至第3の酸化物半導体膜は、それぞれ、同じ元素を有し、第2の酸化物半導体膜は、第1の酸化物半導体膜及び第3の酸化物半導体膜のいずれか一方または双方よりも結晶性が低い領域を有する半導体装置である。
上記態様において、第1乃至第3の酸化物半導体膜は、それぞれ独立に、Inと、M(MはAl、Ga、Y、またはSn)と、Znと、を有すると好ましい。また、上記態様において、In、M、及びZnの原子数比は、In:M:Zn=4:2:3近傍であり、Inが4の場合、Mが1.5以上2.5以下であり、且つZnが2以上4以下であると好ましい。また、上記態様において、In、M、及びZnの原子数比は、In:M:Zn=5:1:6近傍であり、Inが5の場合、Mが0.5以上1.5以下であり、且つZnが5以上7以下であると好ましい。
また、上記態様において、第2の酸化物半導体膜は、InZn(MはAl、Ga、Y、またはSnを表し、a、b、c、及びdは任意数を表す)を有する第1の領域と、InZn(x、y、及びzは任意数を表す)を有する第2の領域と、を有する、複合酸化物半導体であると好ましい。
また、上記態様において、第2の酸化物半導体膜は、第1の酸化物半導体膜及び第3の酸化物半導体膜のいずれか一方または双方よりも厚い領域を有すると好ましい。
また、上記態様において、第1の酸化物半導体膜及び第3の酸化物半導体膜のいずれか一方または双方は、結晶部を有し、結晶部は、c軸配向性を有すると好ましい。
また、本発明の他の一態様は、上記各態様にいずれか一つに記載の半導体装置と、表示素子と、を有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記態様にいずれか一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたはバッテリとを有する電子機器である。
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置の作製方法であって、ゲート電極を形成する工程と、ゲート電極上に絶縁膜を形成する工程と、絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜上に一対の電極を形成する工程と、を有し、酸化物半導体膜を形成する工程は、第1の酸化物半導体膜を形成する工程と、第1の酸化物半導体膜上に第2の酸化物半導体膜を形成する工程と、第2の酸化物半導体膜上に第3の酸化物半導体膜を形成する工程と、を有し、第1の酸化物半導体膜乃至第3の酸化物半導体膜は、スパッタリング装置を用いて、真空中で連続して形成される作製方法である。
また、上記態様において、第2の酸化物半導体膜は、第1の酸化物半導体膜及び第3の酸化物半導体膜のいずれか一方または双方よりも、低い酸素分圧で形成されると好ましい。
本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電界効果移動度を向上させると共に信頼性を向上させることができる。または、本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 酸化物半導体膜中に拡散する酸素または過剰酸素の拡散経路を表す概念図。 酸化物半導体膜の上面及び断面の構造を説明する概念図。 酸化物半導体膜の上面及び断面の構造を説明する概念図。 酸化物半導体膜の上面及び断面の構造を説明する概念図。 酸化物半導体膜の上面及び断面の構造を説明する概念図。 酸化物半導体膜の原子数比を説明する図。 スパッタリング装置を説明する図。 酸化物半導体をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図。 酸化物半導体膜の断面TEM像、及び断面HR−TEM像を説明する図。 酸化物半導体膜の断面TEM像、及び断面HR−TEM像を説明する図。 酸化物半導体膜の断面TEM像、及び断面HR−TEM像を説明する図。 酸化物半導体膜のXRD測定結果、及び電子線回折パターンを説明する図。 酸化物半導体膜のXRD測定結果、及び電子線回折パターンを説明する図。 酸化物半導体膜のXRD測定結果、及び電子線回折パターンを説明する図。 電子線回折パターンを説明する図。 電子線回折パターンのラインプロファイルを説明する図。 電子線回折パターンのラインプロファイル、ラインプロファイルの相対輝度R、及びラインプロファイルの半値幅を説明する図。 電子線回折パターン、及びラインプロファイルを説明する図。 酸化物半導体膜の電子線回折パターンから見積もった相対輝度を説明する図。 酸化物半導体膜の断面TEM像及び画像解析後の断面TEM像を説明する図。 酸化物半導体膜のSIMS測定結果を説明する図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。 酸化物半導体膜のXRD測定結果を説明する図。 実施例に係る試料の断面のEDXマッピングを説明する図。 実施例に係る試料の断面のBF−STEM像を説明する図。 実施例に係る試料のXRD測定結果とXRD分析位置を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネル領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも高い状態をいう。例えば、nチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Vgsに依存する場合がある。従って、トランジスタのオフ電流がI以下である、とは、トランジスタのオフ電流がI以下となるVgsの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のVgsにおけるオフ状態、所定の範囲内のVgsにおけるオフ状態、または、十分に低減されたオフ電流が得られるVgsにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Vthが0.5Vであり、Vgsが0.5Vにおけるドレイン電流が1×10−9Aであり、Vgsが0.1Vにおけるドレイン電流が1×10−13Aであり、Vgsが−0.5Vにおけるドレイン電流が1×10−19Aであり、Vgsが−0.8Vにおけるドレイン電流が1×10−22Aであるようなnチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Vgsが−0.5Vにおいて、または、Vgsが−0.5V乃至−0.8Vの範囲において、1×10−19A以下であるから、当該トランジスタのオフ電流は1×10−19A以下である、と言う場合がある。当該トランジスタのドレイン電流が1×10−22A以下となるVgsが存在するため、当該トランジスタのオフ電流は1×10−22A以下である、と言う場合がある。
また、本明細書等では、チャネル幅Wを有するトランジスタのオフ電流を、チャネル幅Wあたりを流れる電流値で表す場合がある。また、所定のチャネル幅(例えば1μm)あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流/長さの次元を持つ単位(例えば、A/μm)で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、60℃、85℃、95℃、または125℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度(例えば、5℃乃至35℃のいずれか一の温度)におけるオフ電流、を表す場合がある。トランジスタのオフ電流がI以下である、とは、室温、60℃、85℃、95℃、125℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度(例えば、5℃乃至35℃のいずれか一の温度)、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Vdsに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Vdsが0.1V、0.8V、1V、1.2V、1.8V、2.5V,3V、3.3V、10V、12V、16V、または20Vにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるVds、または、当該トランジスタが含まれる半導体装置等において使用されるVdsにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がI以下である、とは、Vdsが0.1V、0.8V、1V、1.2V、1.8V、2.5V,3V、3.3V、10V、12V、16V、20V、当該トランジスタが含まれる半導体装置の信頼性が保証されるVds、または、当該トランジスタが含まれる半導体装置等において使用されるVds、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧(Vg)を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧(Vg)を横軸に、ドレイン電流(Id)の平方根を縦軸にプロットした曲線(Vg−√Id特性)において、最大傾きである接線を外挿したときの直線と、ドレイン電流(Id)の平方根が0(Idが0A)との交点におけるゲート電圧(Vg)を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をL、チャネル幅をWとし、Id[A]×L[μm]/W[μm]の値が1×10−9[A]となるゲート電圧(Vg)を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物である。不純物が含まれることにより、半導体にDOS(Density of States)が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に、水素(水にも含まれる)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
また、本明細書等において、CAAC(C−Axis Aligned Crystal)、及びCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
酸化物半導体または金属酸化物の結晶構造の一例について説明する。なお、以下では、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて、スパッタリング法にて成膜された酸化物半導体を一例として説明する。上記ターゲットを用いて、基板温度を100℃以上130℃以下として、スパッタリング法により形成した酸化物半導体をsIGZOと呼称し、上記ターゲットを用いて、基板温度を室温(R.T.)として、スパッタリング法により形成した酸化物半導体をtIGZOと呼称する。例えば、sIGZOは、nc(nano crystal)及びCAACのいずれか一方または双方の結晶構造を有する。また、tIGZOは、ncの結晶構造を有する。なお、ここでいう室温(R.T.)とは、基板を意図的に加熱しない場合の温度を含む。
また、本明細書等において、CAC−OSまたはCAC−metal oxideとは、材料の一部では導電体の機能と、材料の一部では誘電体(または絶縁体)の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタの活性層に用いる場合、導電体は、キャリアとなる電子(またはホール)を流す機能を有し、誘電体は、キャリアとなる電子を流さない機能を有する。導電体としての機能と、誘電体としての機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与することができる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、CAC−OSまたはCAC−metal oxideは、導電体領域、及び誘電体領域を有する。導電体領域は、上述の導電体の機能を有し、誘電体領域は、上述の誘電体の機能を有する。また、材料中において、導電体領域と、誘電体領域とは、ナノ粒子レベルで分離している場合がある。また、導電体領域と、誘電体領域とは、それぞれ材料中に偏在する場合がある。また、導電体領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。
また、CAC−OSまたはCAC−metal oxideにおいて、導電体領域と、誘電体領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、図1乃至図10を参照して説明する。
<1−1.半導体装置の構成例1>
図1(A)は、本発明の一態様の半導体装置であるトランジスタ100の上面図であり、図1(B)は、図1(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図1(C)は、図1(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。なお、図1(A)において、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶縁膜として機能する絶縁膜等)を省略して図示している。また、一点鎖線X1−X2方向をチャネル長方向、一点鎖線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図1(A)と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ100は、基板102上の導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の酸化物半導体膜108と、酸化物半導体膜108上の導電膜112aと、酸化物半導体膜108上の導電膜112bと、を有する。また、トランジスタ100上、具体的には、酸化物半導体膜108、導電膜112a、及び導電膜112b上には、絶縁膜114と、絶縁膜114上の絶縁膜116と、絶縁膜116上の絶縁膜118とが形成されている。
なお、トランジスタ100は、所謂チャネルエッチ型のトランジスタである。
また、酸化物半導体膜108は、絶縁膜106上の酸化物半導体膜108_1と、酸化物半導体膜108_1上の酸化物半導体膜108_2と、酸化物半導体膜108_2上の酸化物半導体膜108_3と、を有する。なお、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3は、それぞれ同じ元素を有する。例えば、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3は、それぞれ独立に、Inと、M(MはAl、Ga、Y、またはSn)と、Znと、を有すると好ましい。
また、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3は、それぞれ独立に、Inの原子数比がMの原子数比より多い領域を有すると好ましい。一例としては、酸化物半導体膜108_1のIn、M、及びZnの原子数の比を、In:M:Zn=4:2:3近傍とすると好ましい。また、酸化物半導体膜108_2のIn、M、及びZnの原子数の比を、In:M:Zn=4:2:3近傍とすると好ましい。また、酸化物半導体膜108_3のIn、M、及びZnの原子数の比を、In:M:Zn=4:2:3近傍とすると好ましい。ここで、近傍とは、Inが4の場合、Mが1.5以上2.5以下であり、且つZnが2以上4以下を含む。このように、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3を概略同じ組成とすることで、同じスパッタリングターゲットを用いて形成できるため、製造コストを抑制することが可能である。
酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3が、それぞれ独立に、Inの原子数比がMの原子数比より多い領域を有することで、トランジスタ100の電界効果移動度を高くすることができる。具体的には、トランジスタ100の電界効果移動度が10cm/Vsを超える、さらに好ましくはトランジスタ100の電界効果移動度が30cm/Vsを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い(狭額縁ともいう)表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの信号の供給を行うソースドライバ(とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
一方で、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3が、それぞれ独立に、Inの原子数比がMの原子数比より多い領域を有していても、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3それぞれの結晶性が高い場合、電界効果移動度が低くなる場合がある。
しかしながら、本発明の一態様の半導体装置においては、酸化物半導体膜108_2は、酸化物半導体膜108_1、及び酸化物半導体膜108_3のいずれか一方または双方よりも結晶性が低い領域を有する。なお、酸化物半導体膜108の結晶性としては、例えば、X線回折(XRD:X−Ray Diffraction)を用いて分析する、あるいは、透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて分析することで解析できる。
酸化物半導体膜108_2が結晶性の低い領域を有する場合、以下の優れた効果を有する。
まず、酸化物半導体膜108中に形成されうる酸素欠損について説明を行う。
酸化物半導体膜108に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜108中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜108中にキャリア供給源が生成されると、酸化物半導体膜108を有するトランジスタ100の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜108においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜108近傍の絶縁膜、具体的には、酸化物半導体膜108の上方に形成される絶縁膜114、116が過剰酸素を含有する構成である。絶縁膜114、116から酸化物半導体膜108へ酸素または過剰酸素を移動させることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。
ここで、図10(A)(B)を用いて、酸化物半導体膜108中に拡散する酸素または過剰酸素の経路について説明する。図10(A)(B)は、酸化物半導体膜108中に拡散する酸素または過剰酸素の拡散経路を表す概念図であり、図10(A)はチャネル長方向の概念図であり、図10(B)はチャネル幅方向の概念図である。
絶縁膜114、116が有する酸素または過剰酸素は、上方側から、すなわち酸化物半導体膜108_3を通過して、酸化物半導体膜108_2と、酸化物半導体膜108_1とに拡散する(図10(A)(B)に示すRoute 1)。
あるいは、絶縁膜114、116が有する酸素または過剰酸素は、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3それぞれの側面から酸化物半導体膜108中に拡散する(図10(B)に示すRoute 2)。
例えば、図10(A)(B)に示すRoute 1の場合、酸化物半導体膜108_3の結晶性が高い場合、酸素または過剰酸素の拡散を阻害する場合がある。一方で、図10(B)に示すRoute 2の場合、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3それぞれの側面から、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3に酸素または過剰酸素を拡散させることが可能となる。
また、図10(B)に示すRoute 2の場合、酸化物半導体膜108_2の結晶性が、酸化物半導体膜108_1及び酸化物半導体膜108_3の結晶性よりも低い領域を有するため、当該領域が過剰酸素の拡散経路となり、酸化物半導体膜108_2よりも結晶性の高い酸化物半導体膜108_1及び酸化物半導体膜108_3にも過剰酸素を拡散させることができる。よって、酸化物半導体膜108_2の厚さは、酸化物半導体膜108_1及び酸化物半導体膜108_3よりも厚い方が、酸素の拡散経路が大きくなるため好ましい。なお、図10(A)(B)中には、図示しないが、絶縁膜106が酸素または過剰酸素を有する場合、絶縁膜106からも酸化物半導体膜108中に酸素または過剰酸素が拡散しうる。
このように、本発明の一態様の半導体装置においては、結晶構造が異なる酸化物半導体膜の積層構造とし、結晶性の低い領域を過剰酸素の拡散経路とすることで、信頼性の高い半導体装置を提供することができる。
なお、酸化物半導体膜108を結晶性が低い酸化物半導体膜のみで構成する場合、バックチャネル側、すなわち酸化物半導体膜108_3に相当する領域に不純物(例えば、水素または水分など)の付着、または不純物が混入することにより、信頼性が悪くなる場合がある。
酸化物半導体膜108に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、酸化物半導体膜108においては、水素または水分などの不純物が少ないほど好ましい。
そこで、本発明の一態様において、酸化物半導体膜の下層及び上層の酸化物半導体膜の結晶性を高めることで、酸化物半導体膜108に混入しうる不純物を抑制することができる。特に、酸化物半導体膜108_3の結晶性を高めることで、導電膜112a、112bを加工する際のダメージを抑制することができる。酸化物半導体膜108の表面、すなわち酸化物半導体膜108_3の表面は、導電膜112a、112bの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、酸化物半導体膜108_3は、結晶性が高い領域を有するため、エッチングストッパとして機能する。
なお、酸化物半導体膜108としては、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅Wが1×10μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。
また、酸化物半導体膜108_2は、酸化物半導体膜108_1及び酸化物半導体膜108_3よりも結晶性が低い領域を有することで、キャリア密度が高くなる場合がある。
また、酸化物半導体膜108_2のキャリア密度が高くなると、酸化物半導体膜108_2の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、酸化物半導体膜108_2の伝導帯の下端が低くなり、酸化物半導体膜108_2の伝導帯下端と、ゲート絶縁膜(ここでは、絶縁膜106)中に形成されうるトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくできる場合がある。また、酸化物半導体膜108_2のキャリア密度が高くなると、酸化物半導体膜108の電界効果移動度を高めることができる。
また、酸化物半導体膜108_2は、InZn(MはAl、Ga、Y、またはSnを表し、a、b、c、及びdは任意数を表す)を有する第1の領域と、InZn(x、y、及びzは任意数を表す)を有する第2の領域と、を有する、複合酸化物半導体であると好適である。当該複合酸化物半導体膜については、実施の形態2にて詳細に説明する。
なお、図1(A)(B)(C)に示すトランジスタ100において、絶縁膜106は、トランジスタ100のゲート絶縁膜としての機能を有し、絶縁膜114、116、118は、トランジスタ100の保護絶縁膜としての機能を有する。また、トランジスタ100において、導電膜104は、ゲート電極としての機能を有し、導電膜112aは、ソース電極としての機能を有し、導電膜112bは、ドレイン電極としての機能を有する。なお、本明細書等において、絶縁膜106を第1の絶縁膜と、絶縁膜114、116を第2の絶縁膜と、絶縁膜118を第3の絶縁膜と、それぞれ呼称する場合がある。
<1−2.半導体装置の構成要素>
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
[基板]
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100を形成してもよい。または、基板102とトランジスタ100の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ100は耐熱性の劣る基板や可撓性の基板にも転載できる。
[導電膜]
ゲート電極として機能する導電膜104、ソース電極として機能する導電膜112a、ドレイン電極として機能する導電膜112bとしては、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜104、112a、112bには、インジウムと錫とを有する酸化物(In−Sn酸化物)、インジウムとタングステンとを有する酸化物(In−W酸化物)、インジウムとタングステンと亜鉛とを有する酸化物(In−W−Zn酸化物)、インジウムとチタンとを有する酸化物(In−Ti酸化物)、インジウムとチタンと錫とを有する酸化物(In−Ti−Sn酸化物)、インジウムと亜鉛とを有する酸化物(In−Zn酸化物)、インジウムと錫とシリコンとを有する酸化物(In−Sn−Si酸化物)、インジウムとガリウムと亜鉛とを有する酸化物(In−Ga−Zn酸化物)等の酸化物導電体または酸化物半導体を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をOC(Oxide Conductor)と呼称してもよい。例えば、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
また、導電膜104、112a、112bには、Cu−X合金膜(Xは、Mn、Ni、Cr、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu−X合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、導電膜112a、112bには、上述の金属元素の中でも、特に銅、チタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、導電膜112a、112bとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、酸化物半導体膜108と接する導電膜、または酸化物半導体膜108の近傍の導電膜として、最も好適に用いることができる。また、導電膜112a、112bとして、銅膜を用いると、導電膜112a、112bの抵抗を低くすることができるため好適である。
また、導電膜112a、112bを、無電解めっき法により形成することができる。当該無電解めっき法により形成できる材料としては、例えば、Cu、Ni、Al、Au、Sn、Co、Ag、及びPdの中から選ばれるいずれか一つまたは複数を用いることが可能である。特に、CuまたはAgを用いると、導電膜の抵抗を低くすることができるため、好適である。
[ゲート絶縁膜として機能する絶縁膜]
トランジスタ100のゲート絶縁膜として機能する絶縁膜106としては、プラズマ化学気相堆積(PECVD:Plasma Enhanced Chemical Vapor Deposition)法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁膜106を、2層以上の積層構造としてもよい。
また、トランジスタ100のチャネル領域として機能する酸化物半導体膜108と接する絶縁膜106は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(過剰酸素領域)を有することがより好ましい。別言すると、絶縁膜106は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜106に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁膜106を形成する、もしくは成膜後の絶縁膜106を酸素雰囲気下で熱処理すればよい。
また、絶縁膜106として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜106の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜106として、窒化シリコン膜と酸化シリコン膜との積層膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ100のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。
[酸化物半導体膜]
酸化物半導体膜108としては、先に示す材料を用いることができる。
酸化物半導体膜108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In>Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:8、In:M:Zn=6:1:6、In:M:Zn=5:2:5等が挙げられる。
また、酸化物半導体膜108が、In−M−Zn酸化物の場合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。多結晶のIn−M−Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜108を形成しやすくなる。なお、成膜される酸化物半導体膜108の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、酸化物半導体膜108に用いるスパッタリングターゲットの組成がIn:Ga:Zn=4:2:4.1[原子数比]の場合、成膜される酸化物半導体膜108の組成は、In:Ga:Zn=4:2:3[原子数比]の近傍となる場合がある。
また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。
また、酸化物半導体膜108は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
[保護絶縁膜として機能する絶縁膜 1]
絶縁膜114、116は、トランジスタ100の保護絶縁膜としての機能を有する。また、絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。すなわち、絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。
絶縁膜114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜114は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm以下であることが好ましい。これは、絶縁膜114に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の透過性が減少してしまうためである。
なお、絶縁膜114においては、外部から絶縁膜114に入った酸素が全て絶縁膜114の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱離する酸素を、絶縁膜114を介して酸化物半導体膜108に移動させることができる。
また、絶縁膜114は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー(Ev_os)と酸化物半導体膜の伝導帯の下端のエネルギー(Ec_os)の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が1×1018cm−3以上5×1019cm−3以下である。なお、アンモニアの放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以下の加熱処理による放出量とする。
窒素酸化物(NO、xは0よりも大きく2以下、好ましくは1以上2以下)、代表的にはNOまたはNOは、絶縁膜114などに準位を形成する。当該準位は、酸化物半導体膜108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び酸化物半導体膜108の界面に拡散すると、当該準位が絶縁膜114側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び酸化物半導体膜108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜114に含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応するため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び酸化物半導体膜108の界面において、電子がトラップされにくい。
絶縁膜114として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には300℃以上350℃未満の加熱処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにおいてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5mTである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が1×1018spins/cm未満であり、代表的には1×1017spins/cm以上1×1018spins/cm未満である。
なお、100K以下のESRスペクトルにおいて、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計は、窒素酸化物(NO、xは0より大きく2以下、好ましくは1以上2以下)起因のシグナルのスピン密度の合計に相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、SIMSで測定される窒素濃度が6×1020atoms/cm以下である。
基板温度が220℃以上350℃以下であり、シラン及び一酸化二窒素を用いたPECVD法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜116は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。上記の酸化物絶縁膜は、加熱により酸素の一部が脱離する。なお、TDSにおいて、上記の酸化物絶縁膜は、酸素の放出量が1.0×1019atoms/cm以上、好ましくは3.0×1020atoms/cm以上の領域を有する。また、上記の酸素の放出量は、TDSにおける加熱処理の温度が50℃以上650℃以下、または50℃以上550℃以下の範囲での総量である。また、上記の酸素の放出量は、TDSにおける酸素原子に換算しての総量である。
絶縁膜116としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜116は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm未満、さらには1×1018spins/cm以下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して酸化物半導体膜108から離れているため、絶縁膜114より、欠陥密度が多くともよい。
また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これに限定されず、例えば、絶縁膜114の単層構造、あるいは3層以上の積層構造としてもよい。
[保護絶縁膜として機能する絶縁膜 2]
絶縁膜118は、トランジスタ100の保護絶縁膜として機能する。
絶縁膜118は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜118は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防ぐことができる。
絶縁膜118としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜としては、スパッタリング法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法、またはALD(Atomic Layer Deposition)法などが挙げられる。
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。また、熱CVD法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
また、ALD法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
MOCVD法、ALD法などの熱CVD法としては、上記実施形態の導電膜、絶縁膜、酸化物半導体膜などの様々な膜を形成することができ、例えば、In−Ga−Zn−O膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、In(CHである。また、トリメチルガリウムの化学式は、Ga(CHである。また、ジメチル亜鉛の化学式は、Zn(CHである。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(化学式Ga(C)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(化学式Zn(C)を用いることもできる。
例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン(O)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はHf[N(CHである。また、他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。
例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気化させた原料ガスと、酸化剤としてHOの2種類のガスを用いる。なお、トリメチルアルミニウムの化学式はAl(CHである。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。
例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WFガスとBガスとを用いて第1のタングステン膜を形成し、その後、WFガスとHガスとを用いて第2のタングステン膜を形成する。なお、Bガスに代えてSiHガスを用いてもよい。
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−Zn−O膜を成膜する場合には、In(CHガスとOガスとを用いてIn−O層を形成し、その後、Ga(CHガスとOガスとを用いてGaO層を形成し、更にその後Zn(CHガスとOガスとを用いてZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、Oガスに代えてAr等の不活性ガスで水をバブリングして得られたHOガスを用いても良いが、Hを含まないOガスを用いる方が好ましい。また、In(CHガスに代えて、In(Cガスを用いても良い。また、Ga(CHガスに代えて、Ga(Cガスを用いても良い。また、Zn(CHガスを用いても良い。
<1−3.半導体装置の構成例2>
次に、図1(A)(B)(C)に示すトランジスタ100の変形例について、図2乃至図5を用いて説明する。
図2(A)は、本発明の一態様の半導体装置であるトランジスタ100Aの上面図であり、図2(B)は、図2(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図2(C)は、図2(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
図2(A)(B)(C)に示すトランジスタ100Aは、所謂チャネル保護型のトランジスタ構造である。このように、本発明の一態様の半導体装置は、チャネルエッチ型、及びチャネル保護型の双方のトランジスタ構造とすることができる。
なお、トランジスタ100Aにおいては、絶縁膜114、116は、開口部141a、141bを有する。また、開口部141a、141bを介して酸化物半導体膜108と導電膜112a、112bとが接続されている。また、導電膜112a、112b上に絶縁膜118が形成されている。また、絶縁膜114、116は、所謂チャネル保護膜としての機能を有する。なお、トランジスタ100Aのその他の構成は、先に示すトランジスタ100と同様であり、同様の効果を奏する。
また、図3(A)は、本発明の一態様の半導体装置であるトランジスタ100Bの上面図であり、図3(B)は、図3(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図3(C)は、図3(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ100Bは、基板102上の導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の酸化物半導体膜108と、酸化物半導体膜108上の導電膜112aと、酸化物半導体膜108上の導電膜112bと、酸化物半導体膜108、導電膜112a、及び導電膜112b上の絶縁膜114と、絶縁膜114上の絶縁膜116と、絶縁膜116上の導電膜120aと、絶縁膜116上の導電膜120bと、絶縁膜116、導電膜120a、及び導電膜120b上の絶縁膜118と、を有する。
また、絶縁膜114、116は、開口部142aを有する。また、絶縁膜106、114、116は、開口部142bを有する。導電膜120aは、開口部142bを介して、導電膜104と電気的に接続される。また、導電膜120bは、開口部142aを介して、導電膜112bと電気的に接続される。
なお、トランジスタ100Bにおいて、絶縁膜106は、トランジスタ100Bの第1のゲート絶縁膜としての機能を有し、絶縁膜114、116は、トランジスタ100Bの第2のゲート絶縁膜としての機能を有し、絶縁膜118は、トランジスタ100Bの保護絶縁膜としての機能を有する。また、トランジスタ100Bにおいて、導電膜104は、第1のゲート電極としての機能を有し、導電膜112aは、ソース電極としての機能を有し、導電膜112bは、ドレイン電極としての機能を有する。また、トランジスタ100Bにおいて、導電膜120aは、第2のゲート電極としての機能を有し、導電膜120bは、表示装置の画素電極としての機能を有する。
なお、図3(C)に示すように、導電膜120aは、開口部142bを介して導電膜104と電気的に接続される。よって、導電膜104と、導電膜120aとは、同じ電位が与えられる。
また、図3(C)に示すように、酸化物半導体膜108は、導電膜104、及び導電膜120aと対向するように位置し、2つのゲート電極として機能する導電膜に挟まれている。導電膜120aのチャネル長方向の長さ、及び導電膜120aのチャネル幅方向の長さは、酸化物半導体膜108のチャネル長方向の長さ、及び酸化物半導体膜108のチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜108の全体は、絶縁膜114、116を介して導電膜120aに覆われている。
別言すると、導電膜104及び導電膜120aは、絶縁膜106、114、116に設けられる開口部において接続され、且つ酸化物半導体膜108の側端部よりも外側に位置する領域を有する。
このような構成を有することで、トランジスタ100Bに含まれる酸化物半導体膜108を、導電膜104及び導電膜120aの電界によって電気的に囲むことができる。トランジスタ100Bのように、第1のゲート電極及び第2のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を、電気的に囲むトランジスタのデバイス構造をSurrounded channel(S−channel)構造と呼ぶことができる。
トランジスタ100Bは、S−channel構造を有するため、第1のゲート電極として機能する導電膜104によってチャネルを誘起させるための電界を効果的に酸化物半導体膜108に印加することができるため、トランジスタ100Bの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ100Bを微細化することが可能となる。また、トランジスタ100Bは、酸化物半導体膜108が、第1のゲート電極として機能する導電膜104及び第2のゲート電極として機能する導電膜120aによって囲まれた構造を有するため、トランジスタ100Bの機械的強度を高めることができる。
なお、導電膜120a、120bとしては、先に示す導電膜104、112a、112bに列挙した材料と同様の材料を用いることができる。特に導電膜120a、120bとしては、酸化物導電膜(OC)が好ましい。導電膜120a、120bに酸化物導電膜を用いることで、絶縁膜114、116中に酸素を添加することができる。
なお、トランジスタ100Bのその他の構成は、先に示すトランジスタ100と同様であり、同様の効果を奏する。
また、図4(A)は、本発明の一態様の半導体装置であるトランジスタ100Cの上面図であり、図4(B)は、図4(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図4(C)は、図4(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ100Cは、先に示すトランジスタ100Bが有する導電膜112a、112bを3層の積層構造とした構成である。
トランジスタ100Cが有する導電膜112aは、導電膜112a_1と、導電膜112a_1上の導電膜112a_2と、導電膜112a_2上の導電膜112a_3と、を有する。また、トランジスタ100Cが有する導電膜112bは、導電膜112b_1と、導電膜112b_1上の導電膜112b_2と、導電膜112b_2上の導電膜112b_3と、を有する。
例えば、導電膜112a_1、導電膜112b_1、導電膜112a_3、及び導電膜112b_3としては、チタン、タングステン、タンタル、モリブデン、インジウム、ガリウム、錫、及び亜鉛の中から選ばれるいずれか一つまたは複数を有すると好適である。また、導電膜112a_2及び導電膜112b_2としては、銅、アルミニウム、及び銀の中から選ばれるいずれか一つまたは複数を有すると好適である。
より具体的には、導電膜112a_1、導電膜112b_1、導電膜112a_3、及び導電膜112b_3にIn−Sn酸化物またはIn−Zn酸化物を用い、導電膜112a_2及び導電膜112b_2に銅を用いることができる。
上記構成とすることで、導電膜112a、112bの配線抵抗を低くし、且つ酸化物半導体膜108への銅の拡散を抑制できるため好適である。また、上記構成とすることで、導電膜112bと、導電膜120bとの接触抵抗を低くすることができるため好適である。なお、トランジスタ100Cのその他の構成は、先に示すトランジスタ100と同様であり、同様の効果を奏する。
また、図5(A)は、本発明の一態様の半導体装置であるトランジスタ100Dの上面図であり、図5(B)は、図5(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図5(C)は、図5(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ100Dは、先に示すトランジスタ100Bが有する導電膜112a、112bを3層の積層構造とした構成である。また、トランジスタ100Dは、先に示すトランジスタ100Cが有する導電膜112a、112bと導電膜112a、112bの形状が異なる。
トランジスタ100Dが有する導電膜112aは、導電膜112a_1と、導電膜112a_1上の導電膜112a_2と、導電膜112a_2上の導電膜112a_3と、を有する。また、トランジスタ100Cが有する導電膜112bは、導電膜112b_1と、導電膜112b_1上の導電膜112b_2と、導電膜112b_2上の導電膜112b_3と、を有する。なお、導電膜112a_1、導電膜112a_2、導電膜112a_3、導電膜112b_1、導電膜112b_2、及び導電膜112b_3としては、先に示す材料を用いることができる。
また、導電膜112a_1の端部は、導電膜112a_2の端部よりも外側に位置する領域を有し、導電膜112a_3は、導電膜112a_2の上面及び側面を覆い、且つ導電膜112a_1と接する領域を有する。また、導電膜112b_1の端部は、導電膜112b_2の端部よりも外側に位置する領域を有し、導電膜112b_3は、導電膜112b_2の上面及び側面を覆い、且つ導電膜112b_1と接する領域を有する。
上記構成とすることで、導電膜112a、112bの配線抵抗を低くし、且つ酸化物半導体膜108への銅の拡散を抑制できるため好適である。なお、先に示すトランジスタ100Cよりもトランジスタ100Dに示す構造とした方が、銅の拡散を好適に抑制することができる。また、上記構成とすることで、導電膜112bと、導電膜120bとの接触抵抗を低くすることができるため好適である。なお、トランジスタ100Dのその他の構成は、先に示すトランジスタ100と同様であり、同様の効果を奏する。
また、本実施の形態に係るトランジスタは、上記の構造のトランジスタを、それぞれ自由に組み合わせることが可能である。
<1−4.半導体装置の作製方法>
次に、本発明の一態様の半導体装置であるトランジスタ100Bの作製方法について、図6乃至図9を用いて説明する。
なお、図6(A)乃至図6(C)、図7(A)乃至図7(C)、図8(A)乃至図8(C)、及び図9(A)乃至図9(C)は、半導体装置の作製方法を説明する断面図である。また、図6(A)乃至図6(C)、図7(A)乃至図7(C)、図8(A)乃至図8(C)、及び図9(A)乃至図9(C)において、左側がチャネル長方向の断面図であり、右側がチャネル幅方向の断面図である。
まず、基板102上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、第1のゲート電極として機能する導電膜104を形成する。次に、導電膜104上に第1のゲート絶縁膜として機能する絶縁膜106を形成する(図6(A)参照)。
本実施の形態では、基板102としてガラス基板を用い、第1のゲート電極として機能する導電膜104として、厚さ50nmのチタン膜と、厚さ200nmの銅膜とを、それぞれスパッタリング法により形成する。また、絶縁膜106として厚さ400nmの窒化シリコン膜と、厚さ50nmの酸化窒化シリコン膜とをPECVD法により形成する。
なお、上記窒化シリコン膜は、第1の窒化シリコン膜と、第2の窒化シリコン膜と、第3の窒化シリコン膜とを有する、3層積層構造である。該3層積層構造の一例としては、以下のように形成することができる。
第1の窒化シリコン膜としては、例えば、流量200sccmのシラン、流量2000sccmの窒素、及び流量100sccmのアンモニアガスを原料ガスとしてPE−CVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。
第2の窒化シリコン膜としては、流量200sccmのシラン、流量2000sccmの窒素、及び流量2000sccmのアンモニアガスを原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが300nmとなるように形成すればよい。
第3の窒化シリコン膜としては、流量200sccmのシラン、及び流量5000sccmの窒素を原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。
なお、上記第1の窒化シリコン膜、第2の窒化シリコン膜、及び第3の窒化シリコン膜形成時の基板温度は350℃以下とすることができる。
窒化シリコン膜を上述の3層の積層構造とすることで、例えば、導電膜104に銅を含む導電膜を用いる場合において、以下の効果を奏する。
第1の窒化シリコン膜は、導電膜104からの銅元素の拡散を抑制することができる。第2の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第3の窒化シリコン膜は、第3の窒化シリコン膜からの水素放出が少なく、且つ第2の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
次に、絶縁膜106上に酸化物半導体膜108_1_0、酸化物半導体膜108_2_0、及び酸化物半導体膜108_3_0を形成する(図6(B)(C)参照)。
なお、図6(B)は、絶縁膜106上に酸化物半導体膜108_1_0、酸化物半導体膜108_2_0、及び酸化物半導体膜108_3_0を形成する際の成膜装置内部の断面模式図である。図6(B)では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット191と、ターゲット191の下方に形成されるプラズマ192とが、模式的に表されている。
まず、絶縁膜106上に酸化物半導体膜108_1_0を形成する。なお、酸化物半導体膜108_1_0を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させる。その際に、酸化物半導体膜108_1_0の被形成面となる絶縁膜106中に酸素が添加される。また、酸化物半導体膜108_1_0を形成する際に、酸素ガスの他に、不活性ガス(例えば、ヘリウムガス、アルゴンガス、キセノンガスなど)を混合させてもよい。なお、酸化物半導体膜108_1_0を形成する際の成膜ガス全体に占める酸素ガスの割合(以下、酸素流量比ともいう)としては、70%以上100%以下、好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下である。
なお、図6(B)において、絶縁膜106に添加される酸素または過剰酸素を模式的に破線の矢印で表している。上記範囲の酸素流量比で酸化物半導体膜108_1_0を形成することで、絶縁膜106中に好適に酸素を添加することができる。また、上記範囲の酸素流量比で酸化物半導体膜108_1_0を形成することで、酸化物半導体膜108_1_0の結晶性を高めることができる。
また、酸化物半導体膜108_1_0の厚さとしては、1nm以上20nm未満、好ましくは5nm以上10nm以下とすればよい。
次に、酸化物半導体膜108_1_0上に酸化物半導体膜108_2_0を形成する。酸化物半導体膜108_2_0は、不活性ガス及び酸素ガスのいずれか一方または双方を用いて形成される。酸化物半導体膜108_2_0を形成する際の酸素流量比としては、0%より大きく20%以下、好ましくは5%以上15%以下である。
上記範囲の酸素流量比で酸化物半導体膜108_2_0を形成することで、酸化物半導体膜108_2_0の結晶性を低くすることができる。
また、酸化物半導体膜108_2_0の厚さとしては、20nm以上100nm以下、好ましくは20nm以上50nm以下とすればよい。
次に、酸化物半導体膜108_2_0上に酸化物半導体膜108_3_0を形成する。酸化物半導体膜108_3_0は、酸素ガスを含む雰囲気にて形成される。酸化物半導体膜108_3_0を形成する際の酸素流量比としては、70%以上100%以下、好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下である。
上記範囲の酸素流量比で酸化物半導体膜108_3_0を形成することで、酸化物半導体膜108_2_0中に好適に酸素を添加することができる。また、上記範囲の酸素流量比で酸化物半導体膜108_3_0を形成することで、酸化物半導体膜108_3_0の結晶性を高めることができる。
また、酸化物半導体膜108_3_0の厚さとしては、1nm以上20nm未満、好ましくは5nm以上15nm以下とすればよい。
なお、上述したように酸化物半導体膜108_1_0及び酸化物半導体膜108_3_0の形成条件としては、酸化物半導体膜108_2_0よりも酸素流量比を高めると好ましい。別言すると、酸化物半導体膜108_2_0は、酸化物半導体膜108_1_0及び酸化物半導体膜108_3_0のいずれか一方または双方よりも低い酸素分圧で形成されると好ましい。
また、酸化物半導体膜108_1_0、酸化物半導体膜108_2_0、及び酸化物半導体膜108_3_0の形成時の基板温度としては、室温(25℃)以上200℃以下、好ましくは室温以上130℃以下とすればよい。基板温度を上記範囲とすることで、大面積のガラス基板(例えば、先に記載の第8世代または第10世代のガラス基板)を用いる場合に好適である。特に、酸化物半導体膜108_1_0、酸化物半導体膜108_2_0、及び酸化物半導体膜108_3_0の成膜時における基板温度を室温とすることで、基板の撓みまたは歪みを抑制することができる。
なお、酸化物半導体膜108_1_0、酸化物半導体膜108_2_0、及び酸化物半導体膜108_3_0を真空中で連続して形成することで、各界面に不純物が取り込まれないため、より好適である。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリング装置におけるチャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空(5×10−7Paから1×10−4Pa程度まで)に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のHOに相当するガス分子(m/z=18に相当するガス分子)の分圧を1×10−4Pa以下、好ましくは5×10−5Pa以下とすることが好ましい。
本実施の形態では、酸化物半導体膜108_1_0の形成条件としては、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて、スパッタリング法により形成する。また、酸化物半導体膜108_1_0の形成時の基板温度を室温とし、成膜ガスとして流量200sccmの酸素ガスを用いる(酸素流量比100%)。
また、酸化物半導体膜108_2_0の形成条件としては、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて、スパッタリング法により形成する。また、酸化物半導体膜108_2_0の形成時の基板温度を室温とし、成膜ガスとして流量20sccmの酸素ガスと、流量180sccmのアルゴンガスとを用いる(酸素流量比10%)。
また、酸化物半導体膜108_3_0の形成条件としては、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて、スパッタリング法により形成する。また、酸化物半導体膜108_3_0の形成時の基板温度を室温とし、成膜ガスとして流量200sccmの酸素ガスを用いる(酸素流量比100%)。
酸化物半導体膜108_1_0及び酸化物半導体膜108_3_0と、酸化物半導体膜108_2_0との成膜時の酸素流量比を変えることで、結晶性の異なる積層膜を形成することができる。
次に、酸化物半導体膜108_1_0、酸化物半導体膜108_2_0、及び酸化物半導体膜108_3_0を所望の形状に加工することで、島状の酸化物半導体膜108_1、島状の酸化物半導体膜108_2、及び島状の酸化物半導体膜108_3を形成する。なお、本実施の形態においては、酸化物半導体膜108_1、酸化物半導体膜108_2、及び酸化物半導体膜108_3により酸化物半導体膜108が構成される(図7(A)参照)。
また、酸化物半導体膜108を形成した後に、加熱処理(以下、第1の加熱処理とする)を行うと好適である。第1の加熱処理により、酸化物半導体膜108に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物半導体膜108を島状に加工する前に行ってもよい。なお、第1の加熱処理は、酸化物半導体膜の高純度化処理の一つである。
第1の加熱処理としては、例えば、150℃以上基板の歪み点未満、好ましくは200℃以上450℃以下、さらに好ましくは250℃以上350℃以下とする。
また、第1の加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。また、第1の加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損を低減することができる。
次に、絶縁膜106、及び酸化物半導体膜108上に導電膜112を形成する(図7(B)参照)。
本実施の形態では、導電膜112として、厚さ30nmのチタン膜と、厚さ200nmの銅膜と、厚さ10nmのチタン膜とを、それぞれ順に、スパッタリング法により成膜する。
次に、導電膜112を所望の形状に加工することで、島状の導電膜112aと、島状の導電膜112bと、を形成する(図7(C)参照)。
なお、本実施の形態においては、ウエットエッチング装置を用い、導電膜112を加工する。ただし、導電膜112の加工方法としては、これに限定されず、例えば、ドライエッチング装置を用いてもよい。
また、導電膜112a、112bの形成後に、酸化物半導体膜108(より具体的には酸化物半導体膜108_3)の表面(バックチャネル側)を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、酸化物半導体膜108_3の表面に付着した不純物(例えば、導電膜112a、112bに含まれる元素等)を除去することができる。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜112a、112bを形成する工程、及び上記洗浄工程のいずれか一方または双方において、酸化物半導体膜108の導電膜112a、112bから露出した領域が、薄くなる場合がある。
なお、本発明の一態様の半導体装置においては、導電膜112a、112bから露出した領域、すなわち、酸化物半導体膜108_3は結晶性が高められた酸化物半導体膜である。結晶性が高い酸化物半導体膜は、不純物、特に導電膜112a、112bに用いる構成元素が膜中に拡散しにくい構成である。したがって、信頼性の高い半導体装置を提供することができる。
また、図7(C)において、導電膜112a、112bから露出した酸化物半導体膜108の表面、すなわち酸化物半導体膜108_3の表面に凹部が形成される場合について例示したが、これに限定されず、導電膜112a、112bから露出した酸化物半導体膜108の表面は、凹部を有していなくてもよい。
次に、酸化物半導体膜108、及び導電膜112a、112b上に絶縁膜114、及び絶縁膜116を形成する(図8(A)参照)。
なお、絶縁膜114を形成した後、大気に曝すことなく、連続的に絶縁膜116を形成することが好ましい。絶縁膜114を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜116を連続的に形成することで、絶縁膜114と絶縁膜116との界面において大気成分由来の不純物濃度を低減することができる。
例えば、絶縁膜114として、PECVD法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を20倍以上5000倍以下、好ましくは40倍以上100倍以下とする。
本実施の形態においては、絶縁膜114として、基板102を保持する温度を220℃とし、流量50sccmのシラン及び流量2000sccmの一酸化二窒素を原料ガスとし、処理室内の圧力を20Paとし、平行平板電極に供給する高周波電力を13.56MHz、100W(電力密度としては1.6×10−2W/cm)とするPECVD法を用いて、酸化窒化シリコン膜を形成する。
絶縁膜116としては、PECVD装置の真空排気された処理室内に載置された基板を180℃以上350℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm以上0.5W/cm以下、さらに好ましくは0.25W/cm以上0.35W/cm以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜116の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜116中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
なお、絶縁膜116の形成工程において、絶縁膜114が酸化物半導体膜108の保護膜となる。したがって、酸化物半導体膜108へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜116を形成することができる。
なお、絶縁膜116の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜116の欠陥量を低減することが可能である。代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が6×1017spins/cm未満、好ましくは3×1017spins/cm以下、好ましくは1.5×1017spins/cm以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタ100の信頼性を高めることができる。
また、絶縁膜114、116を成膜した後に、加熱処理(以下、第2の加熱処理とする)を行うと好適である。第2の加熱処理により、絶縁膜114、116に含まれる窒素酸化物を低減することができる。または、第2の加熱処理により、絶縁膜114、116に含まれる酸素の一部を酸化物半導体膜108に移動させ、酸化物半導体膜108に含まれる酸素欠損を低減することができる。
第2の加熱処理の温度は、代表的には、400℃未満、好ましくは375℃未満、さらに好ましくは、150℃以上350℃以下とする。第2の加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、RTA等を用いることができる。
次に、絶縁膜114、116の所望の領域に開口部142a、142bを形成する(図8(B)参照)。
本実施の形態においては、開口部142a、142bを、ドライエッチング装置を用いて形成する。なお、開口部142aは、導電膜112bに達し、開口部142bは、導電膜104に達する。
次に、絶縁膜116上に導電膜120を形成する(図8(C)及び図9(A)参照)。
なお、図8(C)は、絶縁膜116上に導電膜120を形成する際の成膜装置内部の断面模式図である。図8(C)では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット193と、ターゲット193の下方に形成されるプラズマ194とが、模式的に表されている。
まず、導電膜120を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させる。その際に、導電膜120の被形成面となる絶縁膜116中に、酸素が添加される。また、導電膜120を形成する際に、酸素ガスの他に、不活性ガス(例えば、ヘリウムガス、アルゴンガス、キセノンガスなど)を混合させてもよい。
酸素ガスとしては、少なくとも導電膜120を形成する際に含まれていればよく、導電膜120を形成する際の成膜ガス全体に占める酸素ガスの割合としては、0%より大きく100%以下、好ましくは10%以上100%以下、さらに好ましくは30%以上100%以下である。
なお、図8(C)において、絶縁膜116に添加される酸素または過剰酸素を模式的に破線の矢印で表している。
本実施の形態では、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて、スパッタリング法により導電膜120を形成する。
なお、本実施の形態では、導電膜120を成膜する際に、絶縁膜116に酸素を添加する方法について例示したがこれに限定されない。例えば、導電膜120を形成後に、さらに絶縁膜116に酸素を添加してもよい。
絶縁膜116に酸素を添加する方法としては、例えば、インジウムと、錫と、シリコンとを有する酸化物(In−Sn−Si酸化物、ITSOともいう)ターゲット(In:SnO:SiO=85:10:5[重量%])を用いて、膜厚5nmのITSO膜を形成すればよい。この場合、ITSO膜の膜厚としては、1nm以上20nm以下、または2nm以上10nm以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため好ましい。その後、ITSO膜を通過させて、絶縁膜116に酸素を添加する。酸素の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等が挙げられる。また、酸素を添加する際に、基板側にバイアス電圧を印加することで効果的に酸素を絶縁膜116に添加することができる。上記バイアス電圧としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を1W/cm以上5W/cm以下とすればよい。また、酸素を添加する際の基板温度としては、室温以上300℃以下、好ましくは、100℃以上250℃以下とすることで、絶縁膜116に効率よく酸素を添加することができる。
次に、導電膜120を所望の形状に加工することで、島状の導電膜120aと、島状の導電膜120bと、を形成する(図9(B)参照)。
本実施の形態においては、ウエットエッチング装置を用い、導電膜120を加工する。
次に、絶縁膜116、及び導電膜120a、120b上に絶縁膜118を形成する(図9(C)参照)。
絶縁膜118は、水素及び窒素のいずれか一方または双方を有する。絶縁膜118としては、例えば、窒化シリコン膜を用いると好適である。また、絶縁膜118としては、例えば、スパッタリング法またはPECVD法を用いて形成することができる。例えば、絶縁膜118をPECVD法で成膜する場合、基板温度は400℃未満、好ましくは375℃未満、さらに好ましくは180℃以上350℃以下である。絶縁膜118を成膜する場合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、絶縁膜118を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜114、116中の酸素または過剰酸素を、酸化物半導体膜108に移動させることが可能となる。
また、絶縁膜118としてPECVD法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を5倍以上50倍以下、10倍以上50倍以下とすることが好ましい。
本実施の形態においては、絶縁膜118として、PECVD装置を用いて、シラン、窒素、及びアンモニアを原料ガスとして用いて、厚さ50nmの窒化シリコン膜を形成する。流量は、シランが50sccm、窒素が5000sccmであり、アンモニアが100sccmである。処理室の圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて1000Wの高周波電力を平行平板電極に供給する。PECVD装置は電極面積が6000cmである平行平板型のPECVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると1.7×10−1W/cmである。
なお、導電膜120a、120bとして、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて導電膜を形成した場合、絶縁膜118が形成されることで、絶縁膜118が有する水素及び窒素のいずれか一方または双方が、導電膜120a、120b中に入り込む場合がある。この場合、導電膜120a、120b中の酸素欠損と、水素及び窒素のいずれか一方または双方が結合することで、導電膜120a、120bの抵抗が低くなる場合がある。
また、絶縁膜118形成後に、先に記載の第1の加熱処理及び第2の加熱処理と同等の加熱処理(以下、第3の加熱処理とする)を行ってもよい。
第3の加熱処理を行うことで、絶縁膜116が有する酸素は、酸化物半導体膜108中に移動し、酸化物半導体膜108中の酸素欠損を補填する。
以上の工程で図3(A)(B)(C)に示すトランジスタ100Bを作製することができる。
なお、図1(A)(B)(C)に示すトランジスタ100としては、図8(A)に示す工程を行った後に、絶縁膜118を形成することで、作製することができる。また、図2(A)(B)(C)に示すトランジスタ100Aとしては、導電膜112a、112bと、絶縁膜114、116の形成順を変えて、且つ絶縁膜114、116に開口部141a、141bを形成する工程を追加することで、作製することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、本発明の一態様である酸化物半導体膜について、図11乃至図30を用いて説明を行う。
本発明の一態様の酸化物半導体膜は、少なくともインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体膜が、インジウム、元素M及び亜鉛を有する場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
<2−1.酸化物半導体膜の上面及び断面を表す概念図>
本発明の一態様の酸化物半導体膜の概念図を図11乃至図14に示す。なお、図11(A)、図12(A)、図13(A)、及び図14(A)は、酸化物半導体膜の上面(a−b面方向)の概念図であり、図11(B)、図12(B)、図13(B)、及び図14(B)は、基板(Sub.)上に酸化物半導体膜が形成された断面(c軸方向)の概念図である。
まず、図11(A)(B)を用いて説明を行う。
図11(A)(B)に示すように、本発明の一態様の酸化物半導体膜は、領域Aと、領域Bと、を有する。すなわち、本発明の一態様の酸化物半導体膜は、領域Aと、領域Bとが混合している複合酸化物半導体である。なお、領域Aは、InZn(x、y、及びzは任意数を表す)で表され、領域Bは、InZn(MはAl、Ga、Y、またはSnを表し、a、b、c、及びdは任意数を表す)で表される。ただし、領域AがMを含んでいても良い。
なお、領域Aは、領域BよりもInが高濃度に存在する。別言すると、領域Aは、In−richであり、領域BはIn−poorであるとも言える。例えば、領域Aは、領域BよりもInの濃度が1.1倍以上、好ましくは2倍以上10倍以下であると良い。
なお、図11(A)に示すように、領域Aは、a−b面方向において、基本的には、円に近い形状で形成される。また、図11(B)に示すように、領域Aは、c軸方向において、基本的には楕円に近い形状で形成される。つまり、領域Aは、アイランド状であり、領域Bに囲まれている。また、図11(A)(B)に示すように、領域Aは、領域B中に不規則に偏在している。そのため、領域Aは複数が連結し、円または楕円がつながった形状となる場合がある。ただし、全ての領域Aがc軸方向に連結した場合、トランジスタのスイッチング特性が悪くなる、例えばトランジスタのオフ電流が上昇するため、図11(A)(B)に示すように、領域Aは点在していた方が好ましい。
なお、領域Aが点在する割合は、複合酸化物半導体の作製条件、または組成等により調整することができる。例えば、図12(A)(B)に示すように、領域Aの割合が少ない複合酸化物半導体、または図13(A)(B)に示す様に、領域Aの割合が多い複合酸化物半導体を形成することができる。また、複合酸化物半導体は、領域Bに対し、領域Aの割合が小さいとは限らない。領域Aの割合が非常に大きい複合酸化物半導体では、観察する範囲により、領域A内に領域Bが形成されている場合もある。
また、例えば、領域Aが形成するアイランド状のサイズは、複合酸化物半導体の作製条件、または組成等により、調整することができる。図11(A)(B)、図12(A)(B)、及び図13(A)(B)では、様々なサイズのアイランド状の領域が形成されている概念図を示したが、図14(A)(B)に示すように、概略大きさが等しい領域Aが点在する場合もある。
また、図11(A)(B)に示すように、領域Aと領域Bとの境界は明確ではない、または領域Aと領域Bとの境界は観察できない場合がある。また、領域A及び領域Bの厚さは、断面写真のEDXマッピングで評価することができる。なお、領域Aは、断面写真のEDXマッピングにおいて、0.1nm以上5nm以下または0.3nm以上3nm以下で観察される場合がある。
領域Aは、In−richであるため、キャリア移動度を高める機能を有する。したがって、領域Aを有する酸化物半導体膜を用いたトランジスタのオン電流及び電界効果移動度を高めることができる。一方で、領域Bは、In−poorであるため、キャリア移動度を低くする機能を有する。したがって、領域Bを有する酸化物半導体膜を用いたトランジスタのオフ電流を低くすることができる。すなわち、領域Aがトランジスタのオン電流及び電界効果移動度に寄与し、領域Bがトランジスタのスイッチング特性に寄与する。
このように、本発明の一態様の酸化物半導体膜は、領域Aと領域Bとが混合している複合酸化物半導体であり、且つ領域Aの機能と領域Bの機能とがそれぞれ異なり、領域Aと領域Bとが、相補的に機能している。例えば、元素MをGaとしたIn−Ga−Zn酸化物(以下、IGZOとする)の場合、本発明の一態様の酸化物半導体膜を、Complementary IGZO(略称:C/IGZO)と呼称することができる。
一方で、例えば、領域Aと領域Bとが層状で積層された構成の場合、領域Aと領域Bとの間には相互作用がない、または相互作用が起きにくいため、領域Aの機能と領域Bの機能とが、それぞれ独立に機能する場合がある。この場合、領域Aによって、電界効果移動度を高くすることが出来たとしても、トランジスタのオフ電流が高くなる場合がある。したがって、本発明の一態様の酸化物半導体膜を、上述した複合酸化物半導体、またはC/IGZOとすることで、電界効果移動度が高い機能と、スイッチング特性が良好である機能と、を同時に兼ね備えることが出来る。これは、本発明の一態様の酸化物半導体膜で得られる優れた効果である。
なお、図11(A)(B)においては、基板上に酸化物半導体膜が形成される場合について例示したが、これに限定されず、基板と酸化物半導体膜との間に下地膜または層間膜などの絶縁膜、あるいは酸化物半導体膜などの他の半導体膜が形成されていてもよい。
<2−2.酸化物半導体膜の原子数比>
次に、本発明の一態様の酸化物半導体膜の原子数比について、図15を用いて説明する。
ある物質が元素X、元素Y、および元素Zを有する場合に、各元素の原子数比は図15に示す相図を用いて示すことができる。元素X、元素Y、および元素Zの原子数比を、x、y、およびzを用いて、x:y:zと表す。ここで原子数比は座標(x:y:z)として図中に表すことができる。なお、図15には、酸素の原子数比については記載しない。
図15において、破線は、[In]:[M]:[Zn]=(1+α):(1−α):1の原子数比(−1≦α≦1)となるライン、[In]:[M]:[Zn]=(1+α):(1−α):2の原子数比となるライン、[In]:[M]:[Zn]=(1+α):(1−α):3の原子数比となるライン、[In]:[M]:[Zn]=(1+α):(1−α):4の原子数比となるライン、および[In]:[M]:[Zn]=(1+α):(1−α):5の原子数比となるラインを表す。
また、一点鎖線は、[In]:[M]:[Zn]=1:1:βの原子数比(β≧0)となるライン、[In]:[M]:[Zn]=1:2:βの原子数比となるライン、[In]:[M]:[Zn]=1:3:βの原子数比となるライン、[In]:[M]:[Zn]=1:4:βの原子数比となるライン、[In]:[M]:[Zn]=2:1:βの原子数比となるライン、[In]:[M]:[Zn]=5:1:βの原子数比となるライン、及び[In]:[M]:[Zn]=1:7:βの原子数比となるラインを表す。
また、図15に示す、[In]:[M]:[Zn]=0:2:1の原子数比またはその近傍値の酸化物半導体膜は、スピネル型の結晶構造となる傾向がある。
また、図15に示す領域Aは、Inが多い領域([In]:[M]:[Zn]=x:y:z(x>0、y≧0、z≧0)となる領域)が有するIn、M、及びZnの原子数比の好ましい範囲の一例について示している。なお、領域Aは、[In]:[M]:[Zn]=(1+γ):0:(1−γ)の原子数比(−1<γ≦1)となるライン上も含むものとする。
また、図15に示す領域Bは、領域AよりもInが少ない領域([In]:[M]:[Zn]=m:n:l(m>0、n≧0、l≧0))が有する、In、M、及びZnの原子数比の好ましい範囲の一例について示している。なお、領域Bは、[In]:[M]:[Zn]=4:2:3から4.1、およびその近傍値を含む。近傍値には、例えば、原子数比が[In]:[M]:[Zn]=5:3:4が含まれる。また、領域Bは、[In]:[M]:[Zn]=5:1:6、およびその近傍値を含む。領域Bで示される原子数比を有する酸化物半導体膜は、特に、結晶性が良好な酸化物半導体膜である。
なお、酸化物半導体膜をスパッタリング装置にて成膜する場合、ターゲットの原子数比と異なる原子数比の膜が形成される場合がある。特に、成膜時の基板温度によっては、ターゲットの原子数比よりも膜の[Zn]の原子数比が小さくなる場合がある。
<2−3.スパッタリング装置>
ここで、スパッタリング装置の一例について、図16(A)(B)を用いて説明を行う。
図16(A)は、スパッタリング装置が有する成膜室2501を説明する断面図であり、図16(B)は、スパッタリング装置が有するマグネットユニット2530a、及びマグネットユニット2530bの平面図である。
図16(A)に示す成膜室2501は、ターゲットホルダ2520aと、ターゲットホルダ2520bと、バッキングプレート2510aと、バッキングプレート2510bと、ターゲット2500aと、ターゲット2500bと、部材2542と、基板ホルダ2570と、を有する。なお、ターゲット2500aは、バッキングプレート2510a上に配置される。また、バッキングプレート2510aは、ターゲットホルダ2520a上に配置される。また、マグネットユニット2530aは、バッキングプレート2510aを介してターゲット2500a下に配置される。また、ターゲット2500bは、バッキングプレート2510b上に配置される。また、バッキングプレート2510bは、ターゲットホルダ2520b上に配置される。また、マグネットユニット2530bは、バッキングプレート2510bを介してターゲット2500b下に配置される。
図16(A)(B)に示すように、マグネットユニット2530aは、マグネット2530N1と、マグネット2530N2と、マグネット2530Sと、マグネットホルダ2532と、を有する。なお、マグネットユニット2530aにおいて、マグネット2530N1、マグネット2530N2及びマグネット2530Sは、マグネットホルダ2532上に配置される。また、マグネット2530N1及びマグネット2530N2は、マグネット2530Sと間隔を空けて配置される。なお、マグネットユニット2530bは、マグネットユニット2530aと同様の構造を有する。なお、成膜室2501に基板2560を搬入する場合、基板2560は基板ホルダ2570に接して配置される。
ターゲット2500a、バッキングプレート2510a及びターゲットホルダ2520aと、ターゲット2500b、バッキングプレート2510b及びターゲットホルダ2520bと、は部材2542によって離間されている。なお、部材2542は絶縁体であることが好ましい。ただし、部材2542が導電体または半導体であっても構わない。また、部材2542が、導電体または半導体の表面を絶縁体で覆ったものであっても構わない。
ターゲットホルダ2520aとバッキングプレート2510aとは、ネジ(ボルトなど)を用いて固定されており、等電位となる。また、ターゲットホルダ2520aは、バッキングプレート2510aを介してターゲット2500aを支持する機能を有する。また、ターゲットホルダ2520bとバッキングプレート2510bとは、ネジ(ボルトなど)を用いて固定されており、等電位となる。また、ターゲットホルダ2520bは、バッキングプレート2510bを介してターゲット2500bを支持する機能を有する。
バッキングプレート2510aは、ターゲット2500aを固定する機能を有する。また、バッキングプレート2510bは、ターゲット2500bを固定する機能を有する。
なお、図16(A)には、マグネットユニット2530aによって形成される磁力線2580a、2580bが明示されている。
また、図16(B)に示すように、マグネットユニット2530aは、長方形または略長方形のマグネット2530N1と、長方形または略長方形のマグネット2530N2と、長方形または略長方形のマグネット2530Sと、がマグネットホルダ2532に固定されている構成を有する。そして、マグネットユニット2530aを、図16(B)に示す矢印のように左右に揺動させることができる。例えば、マグネットユニット2530aを、0.1Hz以上1kHz以下のビートで揺動させればよい。
ターゲット2500a上の磁場は、マグネットユニット2530aの揺動とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット2500aのスパッタリング現象が起こりやすい。これは、マグネットユニット2530bについても同様である。
ここで、ターゲット2500a及びターゲット2500bが、In−Ga−Zn酸化物ターゲットである場合を考える。例えば、ターゲット2500a及びターゲット2500bが、In:Ga:Zn=4:2:4.1[原子数比]の組成とする。上記ターゲットを有するスパッタリング装置の場合、本発明の一態様の酸化物半導体膜の成膜モデルを以下のように考えることができる。
なお、スパッタリング装置に導入されるガスとしては、アルゴンガスと、酸素ガスとを用いることとする。また、ターゲットホルダ2520aに接続する端子V1に印加される電位は、基板ホルダ2570に接続する端子V2に印加される電位よりも低い電位とする。また、ターゲットホルダ2520bに接続する端子V4に印加される電位は、基板ホルダ2570に接続する端子V2よりも低い電位とする。また、基板ホルダ2570に接続する端子V2に印加される電位は、接地電位とする。また、マグネットホルダ2532に接続する端子V3に印加される電位は、接地電位とする。
なお、端子V1、端子V2、端子V3、及び端子V4に印加される電位は上記の電位に限定されない。また、ターゲットホルダ2520、基板ホルダ2570、マグネットホルダ2532の全てに電位が印加されなくても構わない。例えば、基板ホルダ2570が電気的にフローティング状態であってもよい。なお、端子V1には、印加する電位の制御が可能な電源が電気的に接続されているものとする。電源には、DC電源、AC電源、またはRF電源を用いればよい。
まず、アルゴンガスまたは酸素ガスが成膜室2501中で電離し、陽イオンと電子とに分かれてプラズマを形成する。プラズマ中の陽イオンは、ターゲットホルダ2520aに印加された電位V1、及びターゲットホルダ2520bに印加された電位V4によって、ターゲット2500a、2500bに向けて加速される。陽イオンがターゲット2500a、2500bに衝突することで、スパッタ粒子が生成され、基板2560にスパッタ粒子が堆積する。
なお、ターゲット2500a、2500bがIn−Ga−Zn酸化物ターゲットである場合、陽イオンがターゲット2500a、2500bに衝突することで、相対原子質量がInよりも軽いGa及びZnがターゲット2500a、2500bから優先的に弾き出され基板2560に堆積する。この時、ターゲット2500a、2500bの表面には、Ga及びZnが脱離したため、Inが偏析した状態となる。その後、ターゲット2500a、2500bの表面に偏析したInがターゲット2500a、2500bから弾き出され基板2560に堆積する。
上記のような成膜モデルを経ることによって、図11乃至図14に示すような、領域Aと領域Bとが混合している複合酸化物半導体が形成されると考えられる。
<2−4.酸化物半導体膜のキャリア密度>
次に、酸化物半導体膜のキャリア密度について、以下に説明を行う。
酸化物半導体膜のキャリア密度に影響を与える因子としては、酸化物半導体膜中の酸素欠損(Vo)、または酸化物半導体膜中の不純物などが挙げられる。
酸化物半導体膜中の酸素欠損が多くなると、該酸素欠損に水素が結合(この状態をVoHともいう)した際に、欠陥準位密度が高くなる。または、酸化物半導体膜中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体膜中の欠陥準位密度を制御することで、酸化物半導体膜のキャリア密度を制御することができる。
ここで、酸化物半導体膜をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体膜のキャリア密度を低くする方が好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体膜のキャリア密度としては、8×1015cm−3未満、好ましくは1×1011cm−3未満、さらに好ましくは1×1010cm−3未満であり、1×10−9cm−3以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体膜のキャリア密度を高くする方が好ましい。酸化物半導体膜のキャリア密度を高くする場合においては、酸化物半導体膜の不純物濃度をわずかに高める、または酸化物半導体膜の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体膜のバンドギャップをより小さくするとよい。例えば、トランジスタのId−Vg特性のオン/オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体膜は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子(キャリア)の密度が増加した酸化物半導体膜は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体膜を用いた場合には、トランジスタのしきい値電圧がより低くなる。
実質的に真性の酸化物半導体膜のキャリア密度は、1×10cm−3以上1×1018cm−3未満が好ましく、1×10cm−3以上1×1017cm−3以下がより好ましく、1×10cm−3以上5×1016cm−3以下がさらに好ましく、1×1010cm−3以上1×1016cm−3以下がさらに好ましく、1×1011cm−3以上1×1015cm−3以下がさらに好ましい。
また、上述の実質的に真性の酸化物半導体膜を用いることで、トランジスタの信頼性が向上する場合がある。ここで、図17を用いて、酸化物半導体膜をチャネル領域に用いるトランジスタの信頼性が向上する理由について説明する。図17は、酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図である。
図17において、GEはゲート電極を、GIはゲート絶縁膜を、OSは酸化物半導体膜を、SDはソース電極またはドレイン電極を、それぞれ表す。すなわち、図17は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、酸化物半導体膜に接するソース電極またはドレイン電極のエネルギーバンドの一例である。
また、図17において、ゲート絶縁膜としては、酸化シリコン膜を用い、酸化物半導体膜にIn−Ga−Zn酸化物を用いる構成である。また、酸化シリコン膜中に形成されうる欠陥の遷移レベル(εf)はゲート絶縁膜の伝導帯下端から約3.1eV離れた位置に形成されるものとし、ゲート電圧(Vg)が30Vの場合の酸化物半導体膜と酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位(Ef)はゲート絶縁膜の伝導帯下端から約3.6eV離れた位置に形成されるものとする。なお、酸化シリコン膜のフェルミ準位は、ゲート電圧に依存し変動する。例えば、ゲート電圧を大きくすることで、酸化物半導体膜と、酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位(Ef)は低くなる。また、図17中の白丸は電子(キャリア)を表し、図17中のXは酸化シリコン膜中の欠陥準位を表す。
図17に示すように、ゲート電圧が印加された状態で、例えばキャリアが熱励起されると、欠陥準位(図中X)にキャリアがトラップされ、プラス(“+”)からニュートラル(“0”)に欠陥準位の荷電状態が変化する。すなわち、酸化シリコン膜のフェルミ準位(Ef)に上述の熱励起のエネルギーを足した値が欠陥の遷移レベル(εf)よりも高くなる場合、酸化シリコン膜中の欠陥準位の荷電状態は正の状態から中性となり、トランジスタのしきい値電圧がプラス方向に変動することになる。
また、電子親和力が異なる酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面のフェルミ準位が形成される深さが異なることがある。電子親和力の大きな酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面近傍において、ゲート絶縁膜の伝導帯下端が相対的に高くなる。この場合、ゲート絶縁膜中に形成されうる欠陥準位(図17中X)も相対的に高くなるため、ゲート絶縁膜のフェルミ準位と酸化物半導体膜のフェルミ準位とのエネルギー差が大きくなる。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなる。例えば、上述の酸化シリコン膜中に形成されうる欠陥準位の荷電状態の変化が少なくなり、ゲートバイアス熱(Gate Bias Temperature:GBTともいう)ストレスにおける、トランジスタのしきい値電圧の変動を小さくできる。
また、酸化物半導体膜をチャネル領域に用いるトランジスタは、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、酸化物半導体膜の欠陥準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、欠陥準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体膜中の不純物濃度を低減することが有効である。また、酸化物半導体膜中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体膜中における各不純物の影響について説明する。
酸化物半導体膜において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜において欠陥準位が形成される。このため、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、酸化物半導体膜にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
また、酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体膜において、SIMSにより得られる水素濃度を、1×1020atoms/cm未満、好ましくは1×1019atoms/cm未満、より好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とする。
不純物が十分に低減された酸化物半導体膜をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物半導体膜は、エネルギーギャップが2eV以上、または2.5eV以上であると好ましい。
<2−5.酸化物半導体の構造>
次に、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、CAAC−OS(c−axis−aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)、及び非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、及びnc−OSなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
すなわち、安定な酸化物半導体を完全な非晶質(completely amorphous)酸化物半導体とは呼べない。また、等方的でない(例えば、微小な領域において周期構造を有する)酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、a−like OSは、等方的でないが、鬆(ボイドともいう。)を有する不安定な構造である。不安定であるという点では、a−like OSは、物性的に非晶質酸化物半導体に近い。
[CAAC−OS]
まずは、CAAC−OSについて説明する。
CAAC−OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半導体の一種である。
CAAC−OSは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
[nc−OS]
次に、nc−OSについて説明する。
nc−OSをXRDによって解析した場合について説明する。例えば、nc−OSに対し、out−of−plane法による構造解析を行うと、配向性を示すピークが現れない。即ち、nc−OSの結晶は配向性を有さない。
nc−OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、nc−OSは、a−like OSや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、nc−OSは、CAAC−OSと比べて欠陥準位密度が高くなる場合がある。
[a−like OS]
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
a−like OSは、鬆または低密度領域を有する。a−like OSは、鬆を有するため、不安定な構造である。
また、a−like OSは、鬆を有するため、nc−OS及びCAAC−OSと比べて密度の低い構造である。具体的には、a−like OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満である。また、nc−OSの密度及びCAAC−OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満である。単結晶の密度の78%未満である酸化物半導体は、成膜すること自体が困難である。
例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱面体晶構造を有する単結晶InGaZnOの密度は6.357g/cmである。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、a−like OSの密度は5.0g/cm以上5.9g/cm未満である。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、nc−OSの密度及びCAAC−OSの密度は5.9g/cm以上6.3g/cm未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、本発明の一態様の酸化物半導体膜は、非晶質酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上が混在していてもよい。その場合の一例を以下に示す。
本発明の一態様の酸化物半導体膜を、2種類の結晶部を含む酸化物半導体膜とすることができる。すなわち、2種類の結晶部が混在している酸化物半導体膜である。結晶部の一(第1の結晶部ともいう)は、膜の厚さ方向(膜面方向、膜の被形成面、または膜の表面に垂直な方向ともいう)に配向性を有する、すなわちc軸配向性を有する結晶部である。結晶部の他の一(第2の結晶部ともいう)は、c軸配向性を有さずに様々な向きに配向する結晶部である。
なお、以下では説明を容易にするために、c軸配向性を有する結晶部を第1の結晶部、c軸配向性を有さない結晶部を第2の結晶部と分けて説明しているが、これらは結晶性や結晶の大きさなどに違いがなく区別できない場合がある。すなわち、本発明の一態様の酸化物半導体膜はこれらを区別せずに表現することもできる。
例えば、本発明の一態様の酸化物半導体膜は、複数の結晶部を有し、膜中に存在する結晶部のうち、少なくとも一の結晶部がc軸配向性を有していればよい。また、膜中に存在する結晶部のうち、c軸配向性を有さない結晶部が、c軸配向性を有する結晶部よりも存在割合を多くしてもよい。一例としては、本発明の一態様の酸化物半導体膜は、その膜厚方向の断面における透過型電子顕微鏡による観察像において、複数の結晶部が観察され、当該複数の結晶部のうちc軸配向性を有さない第2の結晶部が、c軸配向性を有する第1の結晶部よりも多く観察される場合がある。別言すると、本発明の一態様の酸化物半導体膜は、c軸配向性を有さない第2の結晶部の存在割合が多い。
酸化物半導体膜中にc軸配向性を有さない第2の結晶部の存在割合を多くすることで、以下の優れた効果を奏する。
酸化物半導体膜の近傍に十分な酸素供給源がある場合において、c軸配向性を有さない第2の結晶部は、酸素の拡散経路になりうる。よって、酸化物半導体膜の近傍に十分な酸素供給源がある場合に、c軸配向性を有さない第2の結晶部を介して、c軸配向性を有する第1の結晶部に酸素を供給することができる。よって、酸化物半導体膜の膜中の酸素欠損量を低減することができる。このような酸化物半導体膜をトランジスタの半導体膜に適用することで、高い信頼性を有し、且つ高い電界効果移動度を得ることが可能となる。
また、第1の結晶部は、特定の結晶面が膜の厚さ方向に対して配向性を有する。そのため、第1の結晶部を含む酸化物半導体膜について、膜の上面に概略垂直な方向に対するX線回折(XRD:X−ray Diffraction)測定を行うと、所定の回折角(2θ)に当該第1の結晶部に由来する回折ピークが確認される。一方で酸化物半導体膜が第1の結晶部を有していても、支持基板によるX線の散乱、またはバックグラウンドの上昇により、回折ピークが十分に確認されないこともある。なお、回折ピークの高さ(強度)は、酸化物半導体膜中に含まれる第1の結晶部の存在割合に応じて大きくなり、酸化物半導体膜の結晶性を推し量る指標にもなりえる。
また、酸化物半導体膜の結晶性の評価方法の一つとして、電子線回折が挙げられる。例えば、断面に対する電子線回折測定を行い、本発明の一態様の酸化物半導体膜の電子線回折パターンを観測した場合、第1の結晶部に起因する回折スポットを有する第1の領域と、第2の結晶部に起因する回折スポットを有する第2の領域とが観測される。
第1の結晶部に起因する回折スポットを有する第1の領域は、c軸配向性を有する結晶部に由来する。一方で第2の結晶部に起因する回折スポットを有する第2の領域は、配向性を有さない結晶部、または、あらゆる向きに無秩序に配向する結晶部に由来する。そのため電子線回折に用いる電子線のビーム径、すなわち観察する領域の面積によって、異なるパターンが確認される場合がある。なお、本明細書等において、電子線のビーム径を1nmΦ以上100nmΦ以下で測定する電子線回折を、ナノビーム電子線回折(NBED:Nano Beam Electron Diffraction)と呼ぶ。
ただし、本発明の一態様の酸化物半導体膜の結晶性を、NBEDと異なる方法で評価してもよい。酸化物半導体膜の結晶性の評価方法の一例としては、電子回折、X線回折、中性子回折などが挙げられる。電子回折の中でも、先に示すNBEDの他に、透過型電子顕微鏡(TEM:Transmission Electron Microscopy)、走査型電子顕微鏡(SEM:Scanning Electron Microscopy)、収束電子回折(CBED:Convergent Beam Electron Diffraction)、制限視野電子回折(SAED:Selected Area Electron Diffraction)などを好適に用いることができる。
また、NBEDにおいて、電子線のビーム径を大きくした条件(例えば、25nmΦ以上100nmΦ以下、または50nmΦ以上100nmΦ以下)のナノビーム電子線回折パターンでは、リング状のパターンが確認される。また当該リング状のパターンは、動径方向に輝度の分布を有する場合がある。一方、NBEDにおいて、電子線のビーム径を十分に小さくした条件(例えば1nmΦ以上10nmΦ以下)の電子線回折パターンでは、上記リング状のパターンの位置に、円周方向(θ方向ともいう)に分布した複数のスポットが確認される場合がある。すなわち、電子線のビーム径を大きくした条件でみられるリング状のパターンは、上記の複数のスポットの集合体により形成される。
<2−6.酸化物半導体膜の結晶性の評価>
以下では、条件の異なる3つの酸化物半導体膜が形成された試料(試料X1乃至試料X3)を作製し結晶性の評価を行った。まず、試料X1乃至試料X3の作製方法について、説明する。
[試料X1]
試料X1は、ガラス基板上に厚さ約100nmの酸化物半導体膜が形成された試料である。当該酸化物半導体膜は、インジウムと、ガリウムと、亜鉛とを有する。試料X1の酸化物半導体膜の形成条件としては、基板を170℃に加熱し、流量140sccmのアルゴンガスと流量60sccmの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を0.6Paとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])に、2.5kWの交流電力を印加することで形成した。なお、試料X1の作製条件における酸素流量比は30%である。
[試料X2]
試料X2は、ガラス基板上に厚さ約100nmの酸化物半導体膜が成膜された試料である。試料X2の酸化物半導体膜の形成条件としては、基板を130℃に加熱し、流量180sccmのアルゴンガスと、流量20sccmの酸素ガスとをスパッタリング装置のチャンバー内に導入して形成した。試料X2の作製条件における酸素流量比は10%である。なお、基板温度、及び酸素流量比以外の条件としては、先に示す試料X1と同様の条件とした。
[試料X3]
試料X3は、ガラス基板上に厚さ約100nmの酸化物半導体膜が成膜された試料である。試料X3の酸化物半導体膜の形成条件としては、基板温度を室温とし、流量180sccmのアルゴンガスと、流量20sccmの酸素ガスとをスパッタリング装置のチャンバー内に導入して形成した。試料X3の作製条件における酸素流量比は10%である。なお、基板温度、及び酸素流量比以外の条件としては、先に示す試料X1と同様の条件とした。
試料X1乃至試料X3の形成条件を表1に示す。
次に、上記作製した試料X1乃至試料X3の結晶性の評価を行った。本実施の形態においては、結晶性の評価として、断面TEM観察、XRD測定、及び電子線回折を行った。
[断面TEM観察]
図18乃至図20に、試料X1乃至試料X3の断面TEM観察結果を示す。なお、図18(A)(B)は試料X1の断面TEM像であり、図19(A)(B)は試料X2の断面TEM像であり、図20(A)(B)は試料X3の断面TEM像である。
また、図18(C)は試料X1の断面の高分解能透過型電子顕微鏡(HR−TEM:High Resolution−TEM)像であり、図19(C)は試料X2の断面HR−TEM像であり、図20(C)は試料X3の断面HR−TEM像である。なお、断面HR−TEM像の観察には、球面収差補正(Spherical Aberration Corrector)機能を用いてもよい。球面収差補正機能を用いた高分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fなどによって観察することができる。
図18及び図19に示すように、試料X1及び試料X2では、原子が膜厚方向に層状に配列している結晶部が観察される。特に、HR−TEM像において、層状に配列している結晶部が観察されやすい。また、図20に示すように、試料X3では原子が膜厚方向に層状に配列している様子が確認され難い。
[XRD測定]
次に、各試料のXRD測定結果について説明する。
図21(A)に試料X1のXRD測定結果を、図22(A)に試料X2のXRD測定結果を、図23(A)に試料X3のXRD測定結果を、それぞれ示す。
XRD測定では、out−of−plane法の一種である粉末法(θ−2θ法ともいう。)を用いた。θ−2θ法は、X線の入射角を変化させるとともに、X線源に対向して設けられる検出器の角度を入射角と同じにしてX線回折強度を測定する方法である。なお、X線を膜表面から約0.40°の角度から入射し、検出器の角度を変化させてX線回折強度を測定するout−of−plane法の一種であるGIXRD(Grazing−Incidence XRD)法(薄膜法またはSeemann−Bohlin法ともいう。)を用いてもよい。図21(A)、図22(A)、及び図23(A)における縦軸は回折強度を任意単位で示し、横軸は角度2θを示している。
図21(A)及び図22(A)に示すように、試料X1及び試料X2においては、2θ=31°付近に回折強度のピークが確認される。一方で、図23(A)に示すように、試料X3においては、2θ=31°付近の回折強度のピークが確認され難い、または2θ=31°付近の回折強度のピークが極めて小さい、あるいは2θ=31°付近の回折強度のピークが無い。
なお、回折強度のピークがみられた回折角(2θ=31°付近)は、単結晶InGaZnOの構造モデルにおける(009)面の回折角と一致する。したがって、試料X1及び試料X2において、上記ピークが観測されることから、c軸が膜厚方向に配向する結晶部(以下、c軸配向性を有する結晶部、または第1の結晶部ともいう)が含まれていることが確認できる。なお、試料X3については、XRD測定からでは、c軸配向性を有する結晶部が含まれているかを判断するのが困難である。
[電子線回折]
次に、試料X1乃至試料X3について、電子線回折測定を行った結果について説明する。電子線回折測定では、各試料の断面に対して電子線を垂直に入射したときの電子線回折パターンを取得する。また電子線のビーム径を、1nmΦ及び100nmΦの2つとした。
なお、電子線回折において、入射する電子線のビーム径だけでなく、試料の厚さが厚いほど、電子線回折パターンには、その奥行き方向の情報が現れることとなる。そのため、電子線のビーム径を小さくするだけでなく、試料の奥行方向の厚さを薄くすることで、より局所的な領域の情報を得ることができる。一方で、試料の奥行き方向の厚さが薄すぎる場合(例えば試料の奥行き方向の厚さが5nm以下の場合)、極微細な領域の情報しか得られない。そのため、極微細な領域に結晶が存在していた場合には、得られる電子線回折パターンは、単結晶のものと同様のパターンとなる場合がある。極微細な領域を解析する目的でない場合には、試料の奥行き方向の厚さを、例えば10nm以上100nm以下、代表的には10nm以上50nm以下とすることが好ましい。
図21(B)(C)に試料X1の電子線回折パターンを、図22(B)(C)に試料X2の電子線回折パターンを、図23(B)(C)に試料X3の電子線回折パターンを、それぞれ示す。
なお、図21(B)(C)、図22(B)(C)、及び図23(B)(C)に示す電子線回折パターンは、電子線回折パターンが明瞭になるようにコントラストが調整された画像データである。また、図21(B)(C)、図22(B)(C)、及び図23(B)(C)において、中央の最も明るい輝点は入射される電子線ビームによるものであり、電子線回折パターンの中心(ダイレクトスポットまたは透過波ともいう)である。
また、図21(B)に示すように、入射する電子線のビーム径を1nmΦとした場合に、円周状に分布した複数のスポットがみられることから、酸化物半導体膜は、極めて微小で且つ面方位があらゆる向きに配向した複数の結晶部が混在していることが分かる。また、図21(C)に示すように、入射する電子線のビーム径を100nmΦとした場合に、この複数の結晶部からの回折スポットが連なり、輝度が平均化されてリング状の回折パターンとなることが確認できる。また、図21(C)では、半径の異なる2つのリング状の回折パターンが確認できる。ここで、径の小さいほうから第1のリング、第2のリングと呼ぶこととする。第2のリングに比べて、第1のリングの方が輝度が高いことが確認できる。また、第1のリングと重なる位置に、輝度の高い2つのスポット(第1の領域)が確認される。
第1のリングの中心からの動径方向の距離は、単結晶InGaZnOの構造モデルにおける(009)面の回折スポットの中心からの動径方向の距離とほぼ一致する。また、第1の領域は、c軸配向性に起因する回折スポットである。
また、図21(C)に示すように、リング状の回折パターンが見られていることから、酸化物半導体膜中には、あらゆる向きに配向している結晶部(以下、c軸配向性を有さない結晶部、または第2の結晶部ともいう)が存在するとも言い換えることもできる。
また、2つの第1の領域は、電子線回折パターンの中心点に対して対称に配置され、輝度が同程度であることから、2回対称性を有することが推察される。また上述のように、2つの第1の領域はc軸配向性に起因する回折スポットであることから、2つの第1の領域と中心を通る線を結ぶ直線の方向が、結晶部のc軸の向きと一致する。図21(C)において上下方向が膜厚方向であることから、酸化物半導体膜中には、c軸が膜厚方向に配向する結晶部が存在していることが分かる。
このように、試料X1の酸化物半導体膜は、c軸配向性を有する結晶部と、c軸配向性を有さない結晶部とが混在している膜であることが確認できる。
図22(B)(C)及び図23(B)(C)に示す電子線回折パターンにおいても、図21(B)(C)に示す電子線回折パターンと概ね同じ結果である。ただし、c軸配向性に起因する2つのスポット(第1の領域)の輝度は、試料X1、試料X2、試料X3の順で明るく、c軸配向性を有する結晶部の存在割合が、この順で高いことが示唆される。
[酸化物半導体膜の結晶性の定量化方法]
次に、図24乃至図26を用いて、酸化物半導体膜の結晶性の定量化方法の一例について説明する。
まず、電子線回折パターンを用意する(図24(A)参照)。
なお、図24(A)は、膜厚100nmの酸化物半導体膜に対して、ビーム径100nmΦで測定した電子線回折パターンであり、図24(B)は、図24(A)に示す電子線回折パターンを、コントラスト調整した後の電子線回折パターンである。
図24(B)において、ダイレクトスポットの上下に2つの明瞭なスポット(第1の領域)が観察されている。この2つのスポット(第1の領域)はInGaZnOの構造モデルにおける(00l)に対応する回折スポット、すなわちc軸配向性を有する結晶部に起因する。一方で、上記第1の領域とは別に、第1の領域とおおよそ同心円上に輝度の低いリング状のパターン(第2の領域)が重なって見える。これは電子ビーム径を100nmΦとしたことによって、c軸配向性を有さない結晶部(第2の結晶部)の構造に起因したスポットの輝度が平均化され、リング状になったものである。
ここで、電子線回折パターンは、c軸配向性を有する結晶部に起因する回折スポットを有する第1の領域と、第2の結晶部に起因する回折スポットを有する第2の領域とが、重なって観察される。よって、第1の領域を含むラインプロファイルと、第2の領域を含むラインプロファイルとを取得し比較することで、酸化物半導体膜の結晶性の定量化が可能となる。
まず、第1の領域を含むラインプロファイル及び第2の領域を含むラインプロファイルについて、図25を用いて説明する。
図25は、InGaZnOの構造モデルに対して、(100)面より電子ビームを照射した際に得られる電子線回折のシミュレーションパターンに、領域A−A’、領域B−B’、及び領域C−C’の補助線を付した図である。
図25に示す領域A−A’は、c軸配向性を有する第1の結晶部に起因する2つの回折スポットと、ダイレクトスポットとを通る直線を含む。また、図25に示す領域B−B’及び領域C−C’は、c軸配向性を有する第1の結晶部に起因する回折スポットが観察されない領域と、ダイレクトスポットとを通る直線を含む。なお、領域A−A’と領域B−B’または領域C−C’とが交わる角度は、34°近傍、具体的には、30°以上38°以下、好ましくは32°以上36°以下、さらに好ましくは33°以上35°以下とすればよい。
なお、ラインプロファイルは、酸化物半導体膜の構造に応じて、図26に示すような傾向を有する。図26は、各構造に対するラインプロファイルを説明する図、相対輝度R、及びラインプロファイルの半値幅(FWHM:Full Width at Half Maximum)を説明する図である。
なお、図26に示す相対輝度Rとは、領域A−A’における輝度の積分強度を、領域B−B’における輝度の積分強度または領域C−C’における輝度の積分強度で割った値である。なお、領域A−A’、領域B−B’、及び領域C−C’における輝度の積分強度としては、中央の位置に現れるダイレクトスポットに起因するバックグラウンドとを除去したものである。
相対輝度Rを計算することによって、c軸配向性の強さを定量的に規定することができる。例えば、図26に示すように、単結晶の酸化物半導体膜では、領域A−A’のc軸配向性を有する第1の結晶部に起因する回折スポットのピーク強度が高く、領域B−B’及び領域C−C’にはc軸配向性を有する第1の結晶部に起因する回折スポットが見られないため、相対輝度Rは、1を超えて極めて大きくなる。また、相対輝度Rは、単結晶、CAAC(CAACの詳細については後述する)のみ、CAAC+Nanocrystal、Nanocrystal、Amorphousの順で低くなる。特に、特定の配向性を有さないNanocrystal、及びamorphousでは、相対輝度Rは1となる。
また、結晶の周期性の高い構造ほど、c軸配向性を有する第1の結晶部に起因するスペクトルの強度は高くなり、当該スペクトルの半値幅も小さくなる。そのため、単結晶の半値幅が最も小さく、CAACのみ、CAAC+Nanocrystal、Nanocrystalの順に半値幅が大きくなり、amorphousでは、半値幅が非常に大きく、ハローと呼ばれるプロファイルになる。
[ラインプロファイルによる解析]
上述のように、第1の領域における輝度の積分強度と、第2の領域における輝度の積分強度との強度比は、配向性を有する結晶部の存在割合を推し量る点で重要な情報である。
そこで、先に示す試料X1乃至試料X3の電子線回折パターンから、ラインプロファイルによる解析を行った。
試料X1のラインプロファイルによる解析結果を図27(A1)(A2)に、試料X2のラインプロファイルによる解析結果を図27(B1)(B2)に、試料X3のラインプロファイルによる解析結果を図27(C1)(C2)に、それぞれ示す。
なお、図27(A1)は、図21(C)に示す電子線回折パターンに領域A−A’、領域B−B’、及び領域C−C’を記載した電子線回折パターンであり、図27(B1)は、図22(C)に示す電子線回折パターンに領域A−A’、領域B−B’、及び領域C−C’を記載した電子線回折パターンであり、図27(C1)は、図23(C)に示す電子線回折パターンに領域A−A’、領域B−B’、及び領域C−C’を記載した電子線回折パターンである。
また、領域A−A’、領域B−B’、及び領域C−C’としては、電子線回折パターンの中心位置に現れるダイレクトスポットの輝度で規格化することにより求めることができる。またこれにより、各試料間での相対的な比較を行うことができる。
また、輝度のプロファイルを算出する際に、試料からの非弾性散乱等に起因する輝度の成分を、バックグラウンドとして差し引くと、より精度の高い比較を行うことができる。ここで非弾性散乱に起因する輝度の成分は、動径方向において極めてブロードなプロファイルを取るため、バックグラウンドの輝度を直線近似で算出してもよい。例えば、対象となるピークの両側の裾に沿って直線を引き、その直線よりも低輝度側に位置する領域をバックグラウンドとして差し引くことができる。
ここでは、上述の方法によりバックグラウンドを差し引いたデータから、領域A−A’、領域B−B’、及び領域C−C’における輝度の積分強度を算出した。そして、領域A−A’における輝度の積分強度を、領域B−B’における輝度の積分強度、または領域C−C’における輝度の積分強度で割った値を、相対輝度Rとして求めた。
図28に試料X1乃至試料X3の相対輝度Rを示す。なお、図28においては、図27(A2)、図27(B2)、及び図27(C2)に示す輝度のプロファイル中のダイレクトスポットの左右に位置するスペクトルにおいて、領域A−A’における輝度の積分強度を領域B−B’における輝度の積分強度で割った値、及び領域A−A’における輝度の積分強度を領域C−C’における輝度の積分強度で割った値をそれぞれ求めた。
図28に示すように、試料X1乃至試料X3の相対輝度は以下に示す通りである。
・試料X1の相対輝度R=25.00
・試料X2の相対輝度R=3.04
・試料X3の相対輝度R=1.05
なお、上述の相対輝度Rは、4つの位置での平均値とした。このように、相対輝度Rは、試料X1、試料X2、試料X3の順で高い。
本発明の一態様の酸化物半導体膜をトランジスタのチャネルが形成される半導体膜に用いる場合には、相対輝度Rが1を超えて40以下、好ましくは1を超えて10以下、さらに好ましくは1を超えて3以下の強度比となる酸化物半導体膜を用いると好適である。このような酸化物半導体膜を半導体膜に用いることで、電気特性の高い安定性と、ゲート電圧が低い領域での高い電界効果移動度を両立することができる。
<2−7.結晶部の存在割合>
酸化物半導体膜中の結晶部の存在割合は、断面TEM像を解析することで見積もることができる。
まず、画像解析の方法について説明する。画像解析の方法としては、高分解能で撮像されたTEM像に対して2次元高速フーリエ変換(FFT:Fast Fourier Transform)処理し、FFT像を取得する。得られたFFT像に対し、周期性を有する範囲を残し、それ以外を除去するマスク処理を施す。そしてマスク処理したFFT像を、2次元逆フーリエ変換(IFFT:Inverse Fast Fourier Transform)処理し、FFTフィルタリング像を取得する。
これにより、結晶部のみを抽出した実空間像を得ることができる。ここで、残存した像の面積の割合から、結晶部の存在割合を見積もることができる。また、計算に用いた領域(元の像の面積ともいう)の面積から、残存した面積を差し引くことにより、結晶部以外の部分の存在割合を見積もることができる。
図29(A1)に試料X1の断面TEM像を、図29(A2)に試料X1の断面TEM像を画像解析した後に得られた像を、それぞれ示す。また、図29(B1)に試料X2の断面TEM像を、図29(B2)に試料X2の断面TEM像を画像解析した後に得られた像を、それぞれ示す。また、図29(C1)に試料X3の断面TEM像を、図29(C2)に試料X3の断面TEM像を画像解析した後に得られた像を、それぞれ示す。
画像解析後に得られた像において、酸化物半導体膜中の白く表示されている領域が、配向性を有する結晶部を含む領域に対応し、黒く表示されている領域が、配向性を有さない結晶部、または様々な向きに配向する結晶部を含む領域に対応する。
図29(A2)に示す結果より、試料X1における配向性を有する結晶部を含む領域を除く面積の割合は約43.1%であった。また、図29(B2)に示す結果より、試料X2における配向性を有する結晶部を含む領域を除く面積の割合は約61.7%であった。また、図29(C2)に示す結果より、試料X3における配向性を有する結晶部を含む領域を除く面積の割合は約89.5%であった。
このように見積もられた、酸化物半導体膜中の配向性を有する結晶部を除く部分の割合が、5%以上40%未満である場合、その酸化物半導体膜は極めて結晶性の高い膜であり、酸素欠損を作り難く、電気特性が非常に安定であるため好ましい。一方で、酸化物半導体膜中の配向性を有する結晶部を除く部分の割合が、40%以上100%未満、好ましくは60%以上90%以下である場合、その酸化物半導体膜は配向性を有する結晶部と配向性を有さない結晶部が適度な割合で混在し、電気特性の安定性と高移動度化を両立させることができる。
ここで、断面TEM像により、または断面TEM像の画像解析等により明瞭に確認できる結晶部を除く領域のことを、Lateral Growth Buffer Region(LGBR)と呼称することもできる。
<2−8.酸化物半導体膜への酸素拡散について>
次に、酸化物半導体膜への酸素の拡散のしやすさを評価した結果について説明する。
ここでは、以下に示す3つの試料(試料Y1乃至試料Y3)を作製した。
[試料Y1]
まず、ガラス基板上に、先に示す試料X1と同様の方法により、厚さ約50nmの酸化物半導体膜を成膜した。続いて、酸化物半導体膜上に、厚さ約30nmの酸化窒化シリコン膜、厚さ約100nmの酸化窒化シリコン膜、厚さ約20nmの酸化窒化シリコン膜を、PECVD法により積層して形成した。なお、以下の説明において、酸化物半導体膜をOSと、酸化窒化シリコン膜をGIとしてそれぞれ記載する場合がある。
次に、窒素雰囲気下で350℃、1時間の熱処理を行った。
続いて、厚さ5nmのIn−Sn−Si酸化物膜をスパッタリング法により成膜した。
続いて、酸化窒化シリコン膜中に酸素添加処理を行った。当該酸素添加条件としては、アッシング装置を用い、基板温度を40℃とし、流量150sccmの酸素ガス(16O)と、流量100sccmの酸素ガス(18O)とをチャンバー内に導入し、圧力を15Paとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に4500WのRF電力を600sec供給して行った。なお、酸素ガス(18O)を用いた理由としては、酸化窒化シリコン膜中に酸素(16O)が主成分レベルで含有されているため、酸素添加処理によって、添加される酸素を正確に測定するためである。
続いて、厚さ約100nmの窒化シリコン膜をPECVD法により成膜した。
[試料Y2]
試料Y2は、試料Y1の酸化物半導体膜の成膜条件を異ならせた試料である。試料Y2は、先に示す試料X2と同様の方法により、厚さ約50nmの酸化物半導体膜を成膜した。
[試料Y3]
試料Y3は、試料Y1の酸化物半導体膜の成膜条件を異ならせた試料である。試料Y3は、先に示す試料X3と同様の方法により、厚さ約50nmの酸化物半導体膜を成膜した。
以上の工程により試料Y1乃至試料Y3を作製した。
[SIMS分析]
試料Y1乃至試料Y3について、SIMS(Secondary Ion Mass Spectrometry)分析により、18Oの濃度を測定した。なお、SIMS分析においては、上記作製した試料Y1乃至試料Y3を、熱処理を行わず評価する条件と、試料Y1乃至試料Y3を窒素雰囲気下にて350℃ 1時間の熱処理を行う条件と、試料Y1乃至試料Y3を窒素雰囲気下にて450℃、1時間の熱処理を行う条件と、の3つの条件とした。
図30(A)(B)(C)に、SIMS測定結果を示す。なお、図30(A)が試料Y1のSIMS測定結果であり、図30(B)が試料Y2のSIMS測定結果であり、図30(C)が試料Y3のSIMS測定結果である。
また、図30(A)(B)(C)においては、GI及びOSを含む領域の分析結果を示している。なお、図30(A)(B)(C)は、基板側からSIMS分析(SSDP(Substrate Side Depth Profile)−SIMSともいう)した結果である。
また、図30(A)(B)(C)において、灰色の破線が熱処理を行っていない試料のプロファイルであり、黒色の破線が350℃の熱処理を行った試料のプロファイルであり、黒色の実線が450℃の熱処理を行った試料のプロファイルである。
試料Y1乃至試料Y3のそれぞれにおいて、GI中に18Oが拡散していること、及びOS中に18Oが拡散していることが確認できる。また、試料Y1、試料Y2、試料Y3の順に、より深い位置まで18Oが拡散していることが確認できる。また、350℃及び450℃の熱処理を行うことで、さらに深い位置まで18Oが拡散していることが確認できる。
以上の結果から、配向性を有する結晶部と配向性を有さない結晶部が混在し、且つ配向性を有する結晶部の存在割合が低い酸化物半導体膜は、酸素が透過しやすい膜、言い換えると酸素が拡散しやすい膜であることが確認できる。また、350℃及び450℃の熱処理を行うことで、GI膜中の酸素がOS中に拡散することが確認できる。
以上の結果は、配向性を有する結晶部の存在割合(密度)が高いほど、厚さ方向へ酸素が拡散しにくく、当該密度が低いほど厚さ方向へ酸素が拡散しやすいことを示している。酸化物半導体膜における酸素の拡散のしやすさについて、以下のように考察することができる。
配向性を有する結晶部と、配向性を有さない極微細な結晶部が混在している酸化物半導体膜において、断面観察像で明瞭に観察できる結晶部以外の領域(LGBR)は、酸素が拡散しやすい領域、すなわち酸素の拡散経路になりうる。したがって、酸化物半導体膜の近傍に十分な酸素供給源がある場合において、LGBRを介して配向性を有する結晶部にも、酸素が供給されやすくなるため、膜中の酸素欠損量を低減することができると考えられる。
例えば、酸化物半導体膜に接して酸素を放出しやすい酸化膜を設け、加熱処理を施すことにより、当該酸化膜から放出される酸素は、LGBRにより酸化物半導体膜の膜厚方向に拡散する。そして、LGBRを経由して、配向性を有する結晶部に横方向から酸素が供給されうる。これにより、酸化物半導体膜の配向性を有する結晶部、及びこれ以外の領域に、十分に酸素が行き渡り、膜中の酸素欠損を効果的に低減することができる。
例えば、酸化物半導体膜中に、金属原子と結合していない水素原子が存在すると、これと酸素原子が結合し、OHが形成され、固定化してしまう場合がある。そこで、成膜時に低温で成膜することで酸化物半導体膜中に酸素欠損(Vo)に水素原子がトラップされた状態(VoHと呼ぶ)を一定量(例えば1×1017cm−3程度)形成することで、OHが生成されることを抑制する。またVoHは、キャリアを生成するため、酸化物半導体膜中にキャリアが一定量存在する状態となる。これにより、キャリア密度が高められた酸化物半導体膜を形成できる。また成膜時には、酸素欠損も同時に形成されるが、当該酸素欠損は、上述のようにLGBRを介して酸素を導入することにより低減することができる。このような方法により、キャリア密度が比較的高く、且つ酸素欠損が十分に低減された酸化物半導体膜を形成することができる。
また、酸化物半導体膜中に好適に酸素を導入することで、酸化物半導体膜中の酸素欠損(Vo)を低減することができる。つまり、酸化物半導体膜中の酸素欠損(V)に、酸素が補填されることで、酸素欠損(Vo)は補填される。従って、酸化物半導体膜中に、酸素を拡散させることで、トランジスタの酸素欠損(Vo)を低減し、信頼性を向上させることができる。
また、配向性を有する結晶部以外の領域は、成膜時に配向性を有さない極めて微細な結晶部を構成するため、酸化物半導体膜には明瞭な結晶粒界は確認できない。また当該微細な結晶部は、配向性を有する複数の結晶部の間に位置する。当該微細な結晶部は、成膜時の熱により横方向に成長することで、隣接する配向性を有する結晶部と結合する。また当該微細な結晶部はキャリアを発生する領域としても機能する。これにより、このような構成を有する酸化物半導体膜は、トランジスタに適用することでその電界効果移動度を著しく向上させることができると考えられる。
また酸化物半導体膜を形成し、その上に酸化シリコン膜などの酸化物絶縁膜を成膜した後に、酸素雰囲気でのプラズマ処理を行うことが好ましい。このような処理により、膜中に酸素を供給すること以外に、水素濃度を低減することができる。例えば、プラズマ処理中に、同時にチャンバー内に残存するフッ素も酸化物半導体膜中にドープされる場合がある。フッ素はマイナスの電荷を帯びたフッ素原子として存在し、プラスの電荷を帯びた水素原子とクーロン力により結合し、HFが生成される。HFは当該プラズマ処理中に酸化物半導体膜外へ放出され、その結果として、酸化物半導体膜中の水素濃度を低減することができる。また、プラズマ処理において、酸素原子と水素原子とが結合してHOとして膜外へ放出される場合もある。
また、酸化物半導体膜に酸化シリコン膜(または酸化窒化シリコン膜)が積層された構成を考える。酸化シリコン膜中のフッ素は、膜中の水素と結合し、電気的に中性であるHFとして存在しうるため、酸化物半導体膜の電気特性に影響を与えない。なお、Si−F結合が生じる場合もあるがこれも電気的に中性となる。また酸化シリコン膜中のHFは、酸素の拡散に対して影響しないと考えられる。
以上のようなメカニズムにより、酸化物半導体膜中の酸素欠損が低減され、且つ膜中の金属原子と結合していない水素が低減されることにより、信頼性を高めることができると考えられる。また酸化物半導体膜のキャリア密度が一定以上であることで、電気特性が向上すると考えられる。
<2−9.酸化物半導体膜の成膜方法>
次に、本発明の一態様の酸化物半導体膜の成膜方法について説明する。
本発明の一態様の酸化物半導体膜は、酸素を含む雰囲気下にてスパッタリング法によって成膜することができる。
酸化物半導体膜の成膜に用いることの可能な酸化物ターゲットとしては、In−Ga−Zn系酸化物に限られず、例えば、In−M−Zn系酸化物(Mは、Al、Ga、Y、またはSn)を適用することができる。
また、複数の結晶粒を有する多結晶酸化物を含むスパッタリングターゲットを用いて、酸化物半導体膜である結晶部を含む酸化物半導体膜を成膜すると、多結晶酸化物を含まないスパッタリングターゲットを用いた場合に比べて、結晶性を有する酸化物半導体膜が得られやすい。
以下に、酸化物半導体膜の成膜メカニズムにおける一考察について説明する。
スパッタリング用ターゲットが複数の結晶粒を有し、且つ、その結晶粒が層状構造を有しており、当該結晶粒に劈開しやすい界面が存在する場合、当該スパッタリング用ターゲットにイオンを衝突させることで、結晶粒が劈開して、平板状又はペレット状のスパッタリング粒子が得られることがある。該得られた平板状又はペレット状のスパッタリング粒子が、基板上に堆積することでナノ結晶を含む酸化物半導体膜が成膜されると考えられる。また、基板を加熱することにより、基板表面において当該ナノ結晶同士の結合、または再配列が進むことにより、配向性を有する結晶部を含む酸化物半導体膜が形成されやすくなると考えられる。
なお、ここではスパッタリング法により形成する方法について説明したが、特にスパッタリング法を用いることで、結晶性の制御が容易であるため好ましい。なお、スパッタリング法以外に、例えばパルスレーザー堆積(PLD)法、プラズマ化学気相堆積(PECVD)法、熱CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、真空蒸着法などを用いてもよい。熱CVD法の例としては、MOCVD(Metal Organic Chemical Vapor Deposition)法が挙げられる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図31乃至図37を用いて以下説明を行う。
図31は、表示装置の一例を示す上面図である。図31に示す表示装置700は、第1の基板701上に設けられた画素部702と、第1の基板701に設けられたソースドライバ回路部704及びゲートドライバ回路部706と、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706を囲むように配置されるシール材712と、第1の基板701に対向するように設けられる第2の基板705と、を有する。なお、第1の基板701と第2の基板705は、シール材712によって封止されている。すなわち、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706は、第1の基板701とシール材712と第2の基板705によって封止されている。なお、図31には図示しないが、第1の基板701と第2の基板705の間には表示素子が設けられる。
また、表示装置700は、第1の基板701上のシール材712によって囲まれている領域とは異なる領域に、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706と、それぞれ電気的に接続されるFPC端子部708(FPC:Flexible printed circuit)が設けられる。また、FPC端子部708には、FPC716が接続され、FPC716によって画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706に各種信号等が供給される。また、画素部702、ソースドライバ回路部704、ゲートドライバ回路部706、及びFPC端子部708には、信号線710が各々接続されている。FPC716により供給される各種信号等は、信号線710を介して、画素部702、ソースドライバ回路部704、ゲートドライバ回路部706、及びFPC端子部708に与えられる。
また、表示装置700にゲートドライバ回路部706を複数設けてもよい。また、表示装置700としては、ソースドライバ回路部704、及びゲートドライバ回路部706を画素部702と同じ第1の基板701に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部706のみを第1の基板701に形成しても良い、またはソースドライバ回路部704のみを第1の基板701に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を、第1の基板701に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法などを用いることができる。
また、表示装置700が有する画素部702、ソースドライバ回路部704及びゲートドライバ回路部706は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置700は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス(EL)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子、LEDなど)、発光トランジスタ素子(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)ディスプレイ(例えば、グレーティングライトバルブ(GLV)、デジタルマイクロミラーデバイス(DMD)、デジタル・マイクロ・シャッター(DMS)素子、インターフェロメトリック・モジュレーション(IMOD)素子など)、圧電セラミックディスプレイなどが挙げられる。
また、EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置700における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、Rの画素とGの画素とBの画素とW(白)の画素の四画素から構成されてもよい。または、ペンタイル配列のように、RGBのうちの2色分で一つの色要素を構成し、色要素によって、異なる2色を選択して構成してもよい。またはRGBに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト(有機EL素子、無機EL素子、LED、蛍光灯など)に白色発光(W)を用いて表示装置をフルカラー表示させるために、着色層(カラーフィルタともいう。)を用いてもよい。着色層は、例えば、レッド(R)、グリーン(G)、ブルー(B)、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2割から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光素子を用いてフルカラー表示する場合、R、G、B、Y、Wを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式(カラーフィルタ方式)の他、赤色、緑色、青色の発光をそれぞれ用いる方式(3色方式)、または青色発光からの発光の一部を赤色や緑色に変換する方式(色変換方式、量子ドット方式)を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びEL素子を用いる構成について、図32及び図34を用いて説明する。なお、図32は、図31に示す一点鎖線Q−Rにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図34は、図31に示す一点鎖線Q−Rにおける断面図であり、表示素子としてEL素子を用いた構成である。
まず、図32及び図34に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
<3−1.表示装置の共通部分に関する説明>
図32及び図34に示す表示装置700は、引き回し配線部711と、画素部702と、ソースドライバ回路部704と、FPC端子部708と、を有する。また、引き回し配線部711は、信号線710を有する。また、画素部702は、トランジスタ750及び容量素子790を有する。また、ソースドライバ回路部704は、トランジスタ752を有する。
トランジスタ750及びトランジスタ752は、先に示すトランジスタ100Dと同様の構成である。なお、トランジスタ750及びトランジスタ752の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子790は、トランジスタ750が有する第1のゲート電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ750が有するソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ750が有する第1のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子790は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図32及び図34において、トランジスタ750、トランジスタ752、及び容量素子790上に平坦化絶縁膜770が設けられている。
平坦化絶縁膜770としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜770を形成してもよい。また、平坦化絶縁膜770を設けない構成としてもよい。
また、図32及び図34においては、画素部702が有するトランジスタ750と、ソースドライバ回路部704が有するトランジスタ752と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部702と、ソースドライバ回路部704とは、異なるトランジスタを用いてもよい。具体的には、画素部702にスタガ型のトランジスタを用い、ソースドライバ回路部704に実施の形態1に示す逆スタガ型のトランジスタを用いる構成、あるいは画素部702に実施の形態1に示す逆スタガ型のトランジスタを用い、ソースドライバ回路部704にスタガ型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部704を、ゲートドライバ回路部と読み替えてもよい。
また、信号線710は、トランジスタ750、752のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線710として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、FPC端子部708は、接続電極760、異方性導電膜780、及びFPC716を有する。なお、接続電極760は、トランジスタ750、752のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極760は、FPC716が有する端子と異方性導電膜780を介して、電気的に接続される。
また、第1の基板701及び第2の基板705としては、例えばガラス基板を用いることができる。また、第1の基板701及び第2の基板705として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第1の基板701と第2の基板705の間には、構造体778が設けられる。構造体778は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第1の基板701と第2の基板705の間の距離(セルギャップ)を制御するために設けられる。なお、構造体778として、球状のスペーサを用いていても良い。
また、第2の基板705側には、ブラックマトリクスとして機能する遮光膜738と、カラーフィルタとして機能する着色膜736と、遮光膜738及び着色膜736に接する絶縁膜734が設けられる。
<3−2.液晶素子を用いる表示装置の構成例>
図32に示す表示装置700は、液晶素子775を有する。液晶素子775は、導電膜772、導電膜774、及び液晶層776を有する。導電膜774は、第2の基板705側に設けられ、対向電極としての機能を有する。図32に示す表示装置700は、導電膜772と導電膜774に印加される電圧によって、液晶層776の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜772は、トランジスタ750が有するソース電極及びドレイン電極として機能する導電膜と電気的に接続される。導電膜772は、平坦化絶縁膜770上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜772は、反射電極としての機能を有する。図32に示す表示装置700は、外光を利用し導電膜772で光を反射して着色膜736を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜772としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜772として、可視光において、反射性のある導電膜を用いる。
なお、図32においては、導電膜772をトランジスタ750のドレイン電極として機能する導電膜に接続する構成について例示したが、これに限定されない。例えば、図33に示すように、導電膜772を接続電極として機能する導電膜777を間に挟んでトランジスタ750のドレイン電極として機能する導電膜と電気的に接続させる構成としてもよい。なお、導電膜777としては、トランジスタ750の第2のゲート電極として機能する導電膜と同じ導電膜を加工する工程を経て形成されるため、製造工程を増やすことなく形成することができる。
また、図32に示す表示装置700は、反射型のカラー液晶表示装置について例示したが、これに限定されない、例えば、導電膜772を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。あるいは、反射型のカラー液晶表示装置と、透過型のカラー液晶表示装置と、を組み合わせた所謂半透過型のカラー液晶表示装置としてもよい。
ここで、透過型のカラー液晶表示装置の一例を図35に示す。図35は、図31に示す一点鎖線Q−Rにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図35に示す表示装置700は、液晶素子の駆動方式として横電界方式(例えば、FFSモード)を用いる構成の一例である。図35に示す構成の場合、画素電極として機能する導電膜772上に絶縁膜773が設けられ、絶縁膜773上に導電膜774が設けられる。この場合、導電膜774は、共通電極(コモン電極ともいう)としての機能を有し、絶縁膜773を介して、導電膜772と導電膜774との間に生じる電界によって、液晶層776の配向状態を制御することができる。
また、図32及び図35において図示しないが、導電膜772または導電膜774のいずれか一方または双方に、液晶層776と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図32及び図35において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。
<3−3.発光素子を用いる表示装置>
図34に示す表示装置700は、発光素子782を有する。発光素子782は、導電膜772、EL層786、及び導電膜788を有する。図34に示す表示装置700は、発光素子782が有するEL層786が発光することによって、画像を表示することができる。なお、EL層786は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、12族と16族、13族と15族、または14族と16族の元素グループを含む材料を用いてもよい。または、カドミウム(Cd)、セレン(Se)、亜鉛(Zn)、硫黄(S)、リン(P)、インジウム(In)、テルル(Te)、鉛(Pb)、ガリウム(Ga)、ヒ素(As)、アルミニウム(Al)、等の元素を有する量子ドット材料を用いてもよい。
また、図34に示す表示装置700には、平坦化絶縁膜770及び導電膜772上に絶縁膜730が設けられる。絶縁膜730は、導電膜772の一部を覆う。なお、発光素子782はトップエミッション構造である。したがって、導電膜788は透光性を有し、EL層786が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜772側に光を射出するボトムエミッション構造や、導電膜772及び導電膜788の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子782と重なる位置に、着色膜736が設けられ、絶縁膜730と重なる位置、引き回し配線部711、及びソースドライバ回路部704に遮光膜738が設けられている。また、着色膜736及び遮光膜738は、絶縁膜734で覆われている。また、発光素子782と絶縁膜734の間は封止膜732で充填されている。なお、図34に示す表示装置700においては、着色膜736を設ける構成について例示したが、これに限定されない。例えば、EL層786を塗り分けにより形成する場合においては、着色膜736を設けない構成としてもよい。
<3−4.表示装置に入出力装置を設ける構成例>
また、図34及び図35に示す表示装置700に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
図34及び図35に示す表示装置700にタッチパネル791を設ける構成を図36及び図37に示す。
図36は図34に示す表示装置700にタッチパネル791を設ける構成の断面図であり、図37は図35に示す表示装置700にタッチパネル791を設ける構成の断面図である。
まず、図36及び図37に示すタッチパネル791について、以下説明を行う。
図36及び図37に示すタッチパネル791は、第2の基板705と着色膜736との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル791は、着色膜736を形成する前に、第2の基板705側に形成すればよい。
なお、タッチパネル791は、遮光膜738と、絶縁膜792と、電極793と、電極794と、絶縁膜795と、電極796と、絶縁膜797と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極793と、電極794との相互容量の変化を検知することができる。
また、図36及び図37に示すトランジスタ750の上方においては、電極793と、電極794との交差部を明示している。電極796は、絶縁膜795に設けられた開口部を介して、電極794を挟む2つの電極793と電気的に接続されている。なお、図36及び図37においては、電極796が設けられる領域を画素部702に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部704に形成してもよい。
電極793及び電極794は、遮光膜738と重なる領域に設けられる。また、図36に示すように、電極793は、発光素子782と重ならないように設けられると好ましい。また、図37に示すように、電極793は、液晶素子775と重ならないように設けられると好ましい。別言すると、電極793は、発光素子782及び液晶素子775と重なる領域に開口部を有する。すなわち、電極793はメッシュ形状を有する。このような構成とすることで、電極793は、発光素子782が射出する光を遮らない構成とすることができる。または、電極793は、液晶素子775を透過する光を遮らない構成とすることができる。したがって、タッチパネル791を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極794も同様の構成とすればよい。
また、電極793及び電極794が発光素子782と重ならないため、電極793及び電極794には、可視光の透過率が低い金属材料を用いることができる。または、電極793及び電極794が液晶素子775と重ならないため、電極793及び電極794には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極793及び電極794の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極793、794、796には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が1nm以上100nm以下、好ましくは5nm以上50nm以下、より好ましくは5nm以上25nm以下の大きさとすればよい。また、上記ナノワイヤとしては、Agナノワイヤ、Cuナノワイヤ、またはAlナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極793、794、796のいずれか一つあるいは全部にAgナノワイヤを用いる場合、可視光における光透過率を89%以上、シート抵抗値を40Ω/□以上100Ω/□以下とすることができる。
また、図36及び図37においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置700上に形成する、所謂オンセル型のタッチパネルや、表示装置700に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態4)
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図38を用いて説明を行う。
<4.表示装置の回路構成>
図38(A)に示す表示装置は、表示素子の画素を有する領域(以下、画素部502という)と、画素部502の外側に配置され、画素を駆動するための回路を有する回路部(以下、駆動回路部504という)と、素子の保護機能を有する回路(以下、保護回路506という)と、端子部507と、を有する。なお、保護回路506は、設けない構成としてもよい。
駆動回路部504の一部、または全部は、画素部502と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部504の一部、または全部が、画素部502と同一基板上に形成されていない場合には、駆動回路部504の一部、または全部は、COGやTAB(Tape Automated Bonding)によって、実装することができる。
画素部502は、X行(Xは2以上の自然数)Y列(Yは2以上の自然数)に配置された複数の表示素子を駆動するための回路(以下、画素回路501という)を有し、駆動回路部504は、画素を選択する信号(走査信号)を出力する回路(以下、ゲートドライバ504aという)、画素の表示素子を駆動するための信号(データ信号)を供給するための回路(以下、ソースドライバ504b)などの駆動回路を有する。
ゲートドライバ504aは、シフトレジスタ等を有する。ゲートドライバ504aは、端子部507を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ504aは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ504aは、走査信号が与えられる配線(以下、走査線GL_1乃至GL_Xという)の電位を制御する機能を有する。なお、ゲートドライバ504aを複数設け、複数のゲートドライバ504aにより、走査線GL_1乃至GL_Xを分割して制御してもよい。または、ゲートドライバ504aは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ504aは、別の信号を供給することも可能である。
ソースドライバ504bは、シフトレジスタ等を有する。ソースドライバ504bは、端子部507を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号(画像信号)が入力される。ソースドライバ504bは、画像信号を元に画素回路501に書き込むデータ信号を生成する機能を有する。また、ソースドライバ504bは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ504bは、データ信号が与えられる配線(以下、データ線DL_1乃至DL_Yという)の電位を制御する機能を有する。または、ソースドライバ504bは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ504bは、別の信号を供給することも可能である。
ソースドライバ504bは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ504bは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ504bを構成してもよい。
複数の画素回路501のそれぞれは、走査信号が与えられる複数の走査線GLの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線DLの一つを介してデータ信号が入力される。また、複数の画素回路501のそれぞれは、ゲートドライバ504aによりデータ信号のデータの書き込み及び保持が制御される。例えば、m行n列目の画素回路501は、走査線GL_m(mはX以下の自然数)を介してゲートドライバ504aからパルス信号が入力され、走査線GL_mの電位に応じてデータ線DL_n(nはY以下の自然数)を介してソースドライバ504bからデータ信号が入力される。
図38(A)に示す保護回路506は、例えば、ゲートドライバ504aと画素回路501の間の配線である走査線GLに接続される。または、保護回路506は、ソースドライバ504bと画素回路501の間の配線であるデータ線DLに接続される。または、保護回路506は、ゲートドライバ504aと端子部507との間の配線に接続することができる。または、保護回路506は、ソースドライバ504bと端子部507との間の配線に接続することができる。なお、端子部507は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図38(A)に示すように、画素部502と駆動回路部504にそれぞれ保護回路506を設けることにより、ESD(Electro Static Discharge:静電気放電)などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路506の構成はこれに限定されず、例えば、ゲートドライバ504aに保護回路506を接続した構成、またはソースドライバ504bに保護回路506を接続した構成とすることもできる。あるいは、端子部507に保護回路506を接続した構成とすることもできる。
また、図38(A)においては、ゲートドライバ504aとソースドライバ504bによって駆動回路部504を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ504aのみを形成し、別途用意されたソースドライバ回路が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を実装する構成としても良い。
また、図38(A)に示す複数の画素回路501は、例えば、図38(B)に示す構成とすることができる。
図38(B)に示す画素回路501は、液晶素子570と、トランジスタ550と、容量素子560と、を有する。トランジスタ550に先の実施の形態に示すトランジスタを適用することができる。
液晶素子570の一対の電極の一方の電位は、画素回路501の仕様に応じて適宜設定される。液晶素子570は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路501のそれぞれが有する液晶素子570の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素回路501の液晶素子570の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子570を備える表示装置の駆動方法としては、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、又はTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
m行n列目の画素回路501において、トランジスタ550のソース電極またはドレイン電極の一方は、データ線DL_nに電気的に接続され、他方は液晶素子570の一対の電極の他方に電気的に接続される。また、トランジスタ550のゲート電極は、走査線GL_mに電気的に接続される。トランジスタ550は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子560の一対の電極の一方は、電位が供給される配線(以下、電位供給線VL)に電気的に接続され、他方は、液晶素子570の一対の電極の他方に電気的に接続される。なお、電位供給線VLの電位の値は、画素回路501の仕様に応じて適宜設定される。容量素子560は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図38(B)の画素回路501を有する表示装置では、例えば、図38(A)に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ550をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路501は、トランジスタ550がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図38(A)に示す複数の画素回路501は、例えば、図38(C)に示す構成とすることができる。
また、図38(C)に示す画素回路501は、トランジスタ552、554と、容量素子562と、発光素子572と、を有する。トランジスタ552及びトランジスタ554のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ552のソース電極及びドレイン電極の一方は、データ信号が与えられる配線(以下、データ線DL_nという)に電気的に接続される。さらに、トランジスタ552のゲート電極は、ゲート信号が与えられる配線(以下、走査線GL_mという)に電気的に接続される。
トランジスタ552は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子562の一対の電極の一方は、電位が与えられる配線(以下、電位供給線VL_aという)に電気的に接続され、他方は、トランジスタ552のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子562は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ554のソース電極及びドレイン電極の一方は、電位供給線VL_aに電気的に接続される。さらに、トランジスタ554のゲート電極は、トランジスタ552のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子572のアノード及びカソードの一方は、電位供給線VL_bに電気的に接続され、他方は、トランジスタ554のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子572としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、発光素子572としては、これに限定されず、無機材料からなる無機EL素子を用いても良い。
なお、電位供給線VL_a及び電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。
図38(C)の画素回路501を有する表示装置では、例えば、図38(A)に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ552をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路501は、トランジスタ552がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ554のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子572は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態5)
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図39乃至図42を用いて説明を行う。
<5−1.表示モジュール>
図39に示す表示モジュール7000は、上部カバー7001と下部カバー7002との間に、FPC7003に接続されたタッチパネル7004、FPC7005に接続された表示パネル7006、バックライト7007、フレーム7009、プリント基板7010、バッテリ7011を有する。
本発明の一態様の半導体装置は、例えば、表示パネル7006に用いることができる。
上部カバー7001及び下部カバー7002は、タッチパネル7004及び表示パネル7006のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル7004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル7006に重畳して用いることができる。また、表示パネル7006の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル7006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト7007は、光源7008を有する。なお、図39において、バックライト7007上に光源7008を配置する構成について例示したが、これに限定さない。例えば、バックライト7007の端部に光源7008を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機EL素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト7007を設けない構成としてもよい。
フレーム7009は、表示パネル7006の保護機能の他、プリント基板7010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム7009は、放熱板としての機能を有していてもよい。
プリント基板7010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ7011による電源であってもよい。バッテリ7011は、商用電源を用いる場合には、省略可能である。
また、表示モジュール7000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
<5−2.電子機器1>
次に、図40(A)乃至図40(E)に電子機器の一例を示す。
図40(A)は、ファインダー8100を取り付けた状態のカメラ8000の外観を示す図である。
カメラ8000は、筐体8001、表示部8002、操作ボタン8003、シャッターボタン8004等を有する。またカメラ8000には、着脱可能なレンズ8006が取り付けられている。
ここではカメラ8000として、レンズ8006を筐体8001から取り外して交換することが可能な構成としたが、レンズ8006と筐体が一体となっていてもよい。
カメラ8000は、シャッターボタン8004を押すことにより、撮像することができる。また、表示部8002はタッチパネルとしての機能を有し、表示部8002をタッチすることにより撮像することも可能である。
カメラ8000の筐体8001は、電極を有するマウントを有し、ファインダー8100のほか、ストロボ装置等を接続することができる。
ファインダー8100は、筐体8101、表示部8102、ボタン8103等を有する。
筐体8101は、カメラ8000のマウントと係合するマウントを有しており、ファインダー8100をカメラ8000に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ8000から受信した映像等を表示部8102に表示させることができる。
ボタン8103は、電源ボタンとしての機能を有する。ボタン8103により、表示部8102の表示のオン・オフを切り替えることができる。
カメラ8000の表示部8002、及びファインダー8100の表示部8102に、本発明の一態様の表示装置を適用することができる。
なお、図40(A)では、カメラ8000とファインダー8100とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ8000の筐体8001に、表示装置を備えるファインダーが内蔵されていてもよい。
図40(B)は、ヘッドマウントディスプレイ8200の外観を示す図である。
ヘッドマウントディスプレイ8200は、装着部8201、レンズ8202、本体8203、表示部8204、ケーブル8205等を有している。また装着部8201には、バッテリ8206が内蔵されている。
ケーブル8205は、バッテリ8206から本体8203に電力を供給する。本体8203は無線受信機等を備え、受信した画像データ等の映像情報を表示部8204に表示させることができる。また、本体8203に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部8201には、使用者に触れる位置に複数の電極が設けられていてもよい。本体8203は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部8201には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部8204に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部8204に表示する映像をその動きに合わせて変化させてもよい。
表示部8204に、本発明の一態様の表示装置を適用することができる。
図40(C)(D)(E)は、ヘッドマウントディスプレイ8300の外観を示す図である。ヘッドマウントディスプレイ8300は、筐体8301と、表示部8302と、バンド状の固定具8304と、一対のレンズ8305と、を有する。
使用者は、レンズ8305を通して、表示部8302の表示を視認することができる。なお、表示部8302を湾曲して配置させると好適である。表示部8302を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部8302を1つ設ける構成について例示したが、これに限定されず、例えば、表示部8302を2つ設ける構成としてもよい。この場合、使用者の片方の目に1つの表示部が配置されるような構成とすると、視差を用いた3次元表示等を行うことも可能となる。
なお、表示部8302に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図40(E)のようにレンズ8305を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
<5−3.電子機器2>
次に、図40(A)乃至図40(E)に示す電子機器と、異なる電子機器の一例を図41(A)乃至図41(G)に示す。
図41(A)乃至図41(G)に示す電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、又は操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9008、等を有する。
図41(A)乃至図41(G)に示す電子機器は、様々な機能を有する。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図41(A)乃至図41(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図41(A)乃至図41(G)には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体(外部またはカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図41(A)乃至図41(G)に示す電子機器の詳細について、以下説明を行う。
図41(A)は、テレビジョン装置9100を示す斜視図である。テレビジョン装置9100は、例えば、50インチ以上、または100インチ以上の大画面の表示部9001を組み込むことが可能である。
図41(B)は、携帯情報端末9101を示す斜視図である。携帯情報端末9101は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末9101は、スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末9101は、文字や画像情報をその複数の面に表示することができる。例えば、3つの操作ボタン9050(操作アイコンまたは単にアイコンともいう)を表示部9001の一の面に表示することができる。また、破線の矩形で示す情報9051を表示部9001の他の面に表示することができる。なお、情報9051の一例としては、電子メールやSNS(ソーシャル・ネットワーキング・サービス)や電話などの着信を知らせる表示、電子メールやSNSなどの題名、電子メールやSNSなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報9051が表示されている位置に、情報9051の代わりに、操作ボタン9050などを表示してもよい。
図41(C)は、携帯情報端末9102を示す斜視図である。携帯情報端末9102は、表示部9001の3面以上に情報を表示する機能を有する。ここでは、情報9052、情報9053、情報9054がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末9102の使用者は、洋服の胸ポケットに携帯情報端末9102を収納した状態で、その表示(ここでは情報9053)を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末9102の上方から観察できる位置に表示する。使用者は、携帯情報端末9102をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図41(D)は、腕時計型の携帯情報端末9200を示す斜視図である。携帯情報端末9200は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末9200は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子9006を介して充電を行うこともできる。なお、充電動作は接続端子9006を介さずに無線給電により行ってもよい。
図41(E)(F)(G)は、折り畳み可能な携帯情報端末9201を示す斜視図である。また、図41(E)が携帯情報端末9201を展開した状態の斜視図であり、図41(F)が携帯情報端末9201を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図41(G)が携帯情報端末9201を折り畳んだ状態の斜視図である。携帯情報端末9201は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末9201が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000に支持されている。ヒンジ9055を介して2つの筐体9000間を屈曲させることにより、携帯情報端末9201を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末9201は、曲率半径1mm以上150mm以下で曲げることができる。
次に、図40(A)乃至図40(E)に示す電子機器、及び図41(A)乃至図41(G)に示す電子機器と異なる電子機器の一例を図42(A)(B)に示す。図42(A)(B)は、複数の表示パネルを有する表示装置の斜視図である。なお、図42(A)は、複数の表示パネルが巻き取られた形態の斜視図であり、図42(B)は、複数の表示パネルが展開された状態の斜視図である。
図42(A)(B)に示す表示装置9500は、複数の表示パネル9501と、軸部9511と、軸受部9512と、を有する。また、複数の表示パネル9501は、表示領域9502と、透光性を有する領域9503と、を有する。
また、複数の表示パネル9501は、可撓性を有する。また、隣接する2つの表示パネル9501は、それらの一部が互いに重なるように設けられる。例えば、隣接する2つの表示パネル9501の透光性を有する領域9503を重ね合わせることができる。複数の表示パネル9501を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル9501を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
また、図42(A)(B)においては、表示領域9502が隣接する表示パネル9501で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル9501の表示領域9502を隙間なく重ねあわせることで、連続した表示領域9502としてもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様の半導体装置に用いることができる酸化物半導体膜の結晶性について評価を行った。本実施例では、試料A1及び試料A2を作製した。
[試料A1]
試料A1は、ガラス基板上に厚さ100nmの酸化物半導体膜が形成された試料である。試料A1の酸化物半導体膜の形成条件としては、基板温度を室温とし、流量180sccmのアルゴンガスと流量20sccmの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を0.6Paとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])に、2.5kWの交流電力を印加することで形成した。上述のガス流量比は、全体のガス流量に対する酸素流量の割合から、酸素流量比と記載する場合がある。なお、試料A1の作製条件における酸素流量比は10%である。
[試料A2]
試料A2は、ガラス基板上に厚さ100nmの酸化物半導体膜が形成された試料である。試料A2の酸化物半導体膜の形成条件としては、基板温度を室温とし、流量200sccmの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を0.6Paとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])に、2.5kWの交流電力を印加することで形成した。なお、試料A2の作製条件における酸素流量比は100%である。
このように、試料A1と試料A2とでは、酸化物半導体膜の成膜時における、酸素流量比が異なる試料である。なお、試料A1及び試料A2に用いたガラス基板としては、600mm×720mmサイズの大型のガラス基板を用い、当該ガラス基板の厚さを0.7mmとした。
[XRD測定]
次に、上記作製した試料A1及び試料A2に形成された酸化物半導体膜の結晶性について評価を行った。当該結晶性の評価には、XRD測定を用いた。
図43(A)に試料A1のXRD測定結果を、図43(B)に試料A2のXRD測定結果を、それぞれ示す。なお、XRD測定としては、各試料のガラス基板中の3つのポイントについて測定を行った。
XRD測定では、out−of−plane法の一種である粉末法(θ−2θ法ともいう。)を用いた。θ−2θ法は、X線の入射角を変化させるとともに、X線源に対向して設けられる検出器の角度を入射角と同じにしてX線回折強度を測定する方法である。図43(A)(B)において、縦軸が回折強度を任意単位で示し、横軸が角度2θを示している。また、図43(A)(B)において、それぞれ、XRDの3つのプロファイルを並べて示している。
図43(A)に示すように、試料A1においては、2θ=31°付近の回折強度のピークが確認され難い、または2θ=31°付近の回折強度のピークが極めて小さい、あるいは2θ=31°付近の回折強度のピークが無い。一方で、図43(B)に示すように、試料A2においては、2θ=31°付近に回折強度のピークが明確に確認される。
なお、回折強度のピークがみられた回折角(2θ=31°付近)は、単結晶InGaZnOの構造モデルにおける(009)面の回折角と一致する。したがって、試料A2において、上記ピークが観測されることから、c軸が膜厚方向に配向する結晶部が含まれていることが確認できる。一方で、試料A1については、XRD測定からでは、c軸配向性を有する結晶部が含まれているかを判断するのが困難である。
この結果から、酸化物半導体膜の成膜時の酸素流量比を変えることで、酸化物半導体膜の結晶性を変えることができることが確認された。なお、酸化物半導体膜の成膜時の酸素流量比が大きいほど、結晶性の高い酸化物半導体膜が作製できると示唆された。
なお、本実施例に示す構成は、他の実施例または実施の形態と適宜組み合わせて用いることができる。
本実施例では、上記実施の形態に示す方法を用いて成膜したIn−Ga−Zn酸化物膜(以下、IGZO膜と呼ぶ。)の元素分析及び結晶性の評価を行った結果について説明する。
本実施例に係る試料B1では、In−Ga−Zn酸化物(原子数比In:Ga:Zn=4:2:4.1)ターゲットを用いたスパッタリング法により、膜厚100nmを狙ってガラス基板上にIGZO膜を成膜した。IGZO膜の成膜は、アルゴンガス180sccmおよび酸素ガス20sccmを含む雰囲気で圧力を0.6Paに制御し、基板温度を室温とし、2.5kWの交流電力を印加して行った。
作製した試料B1のIGZO膜の断面について、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用いて測定を行った。EDX測定は、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fを用いて、加速電圧200kV、ビーム径約0.1nmφの電子線を照射して行った。元素分析装置としてエネルギー分散型X線分析装置JED−2300Tを用いた。なお、試料B1から放出されたX線の検出にはSiドリフト検出器を用いた。
EDX測定では、試料B1の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性X線のエネルギーと発生回数を測定し、各点に対応するEDXスペクトルを得る。本実施例では、各点のEDXスペクトルのピークを、In原子、Ga原子、Zn原子及びO原子中の電子の遷移に帰属させ、各点におけるそれぞれの原子の比率を算出した。これを試料B1の分析対象領域について行うことにより、各原子の比率の分布が示されたEDXマッピングを得ることができる。
試料B1のIGZO膜断面におけるIn原子のEDXマッピングを図44に示す。図44に示すEDXマッピングは、IGZO膜の各点におけるIn原子の比率[atomic%]を示している。図44中の比較的色が濃い領域はIn原子の比率が低く、最低で10.85atomic%となり、図44中の比較的色が薄い領域はIn原子の比率が高く、最高で25.21atomic%となる。
図44に示すEDXマッピングでは、画像に濃淡の分布が見られ、IGZO膜の断面においてIn原子が偏析していることが分かる。ここで、EDXマッピング中の比較的色が淡い領域は、概略円形または概略楕円形の領域が多い。また、複数の概略円形または概略楕円形の領域が連結して形成される領域も見られる。別言すると、概略円形または概略楕円形の領域が網目状に形成されているとも言える。上記の通り、比較的色が淡い領域は、Inが高濃度に存在する領域であり、上記実施の形態に示す領域Aに対応する。ただし、領域Aは分析対象領域を横断または縦断するほど大きくはなく、周囲を比較的色の濃い領域(上記実施の形態に示す領域Bに対応。)に囲まれてアイランド状に形成されている。また、領域Aと領域Bの間には、色の濃さが中間程度の領域も形成されており、領域Aと領域Bの境界が不明確な部分もある。また、概略円形または概略楕円形の領域Aの径は、0.1nm以上5nm以下の範囲程度になる部分が多い。
このように、試料B1のIGZO膜は、In−richな領域AとIn−poorな領域Bとが形成された、複合酸化物半導体である。領域Aがトランジスタのオン電流及び電界効果移動度に寄与し、領域Bがトランジスタのスイッチング特性に寄与するため、当該複合酸化物半導体を用いることで良好な電気特性を有するトランジスタを作製することができる。
また、領域Aが領域Bに囲まれるようにアイランド状に形成されることで、トランジスタのソース−ドレイン間が領域Aを介して接続され、オフ電流が上昇することを抑制できる。
次に、試料B1とは異なり、アルゴンガス140sccmおよび酸素ガス60sccmを含む雰囲気で、基板温度を170℃として、IGZO膜を成膜して試料C1を作製した。なお、試料C1のIGZO膜の他の成膜条件は試料B1と同様である。
試料B1と試料C1の断面のBF−STEM(Bright Field − Scanning Transmission Electron Microscopy)像を倍率2,000,000倍で撮影した。試料B1のBF−STEM像を図45(A)に、試料C1のBF−STEM像を図45(B)に示す。
図45(A)に示すように、試料B1のIGZO膜では、面積は狭いが、層状の結晶部が形成されており、c軸配向性を有する結晶部も見られる。これに対して、図45(B)に示す試料C1のIGZO膜では、試料B1と比較して広い面積の、層状の結晶部が形成されている。このように、In原子の偏析が見られる試料B1のIGZO膜中にも、層状の結晶部が確認された。また、IGZO成膜時の酸素流量比を大きくし、基板温度を高くすることにより、IGZO膜の結晶性の向上を図ることができる可能性が示唆された。
さらに多くの条件で酸素流量と基板温度を設定してIGZO膜を成膜した試料を作製し、結晶性の評価を行った。試料のIGZO膜の成膜条件は、酸素流量比をそれぞれ、10%(酸素ガス20sccm、アルゴンガス180sccm)、30%(酸素ガス60sccm、アルゴンガス140sccm)、50%(酸素ガス100sccm、アルゴンガス100sccm)、70%(酸素ガス140sccm、アルゴンガス60sccm)または100%(酸素ガス200sccm)とした。また、基板温度を室温、130℃、または170℃とした。なお、各試料のIGZO膜の他の成膜条件は試料B1と同様である。
各試料のIGZO膜の結晶性の評価には、XRD測定を用いた。XRD測定では、out−of−plane法の一種である粉末法(θ−2θ法ともいう。)を用いた。θ−2θ法は、X線の入射角を変化させるとともに、X線源に対向して設けられる検出器の角度を入射角と同じにしてX線回折強度を測定する方法である。
図46(A)に各試料のXRD測定結果を示す。図46(B)に示すように、各試料のガラス基板中の3つのポイントについて測定を行った。
図46(A)において、縦軸が回折強度を任意単位で示し、横軸が角度2θを示している。また、図46(A)において、図46(B)の3つのポイントに対応する、3つのXRDのプロファイルを並べて示している。
図46(A)に示すように、試料B1と同様の成膜条件のIGZO膜においては、2θ=31°付近の回折強度のピークが確認され難い、または2θ=31°付近の回折強度のピークが極めて小さい、あるいは2θ=31°付近の回折強度のピークが無い。一方で、試料C1と同様の成膜条件のIGZO膜においては、2θ=31°付近に回折強度のピークが明確に確認される。
なお、回折強度のピークがみられた回折角(2θ=31°付近)は、単結晶InGaZnOの構造モデルにおける(009)面の回折角と一致する。したがって、試料C1と同様の成膜条件のIGZO膜において、上記ピークが観測されることから、c軸配向性を有する結晶部が含まれていることが確認できる。
一方で、試料B1と同様の成膜条件のIGZO膜については、XRD測定からでは、c軸配向性を有する結晶部が含まれているかを判断するのが困難である。しかしながら、図45(A)に示したように、BF−STEM像などを撮影することにより、微小な領域でc軸配向性を有する結晶部を確認することができる。
また、図46(A)に示すように、IGZO膜の成膜時の酸素流量比が大きいほど、または基板温度が高いほど、XRDのプロファイルのピークが鋭くなっている。よって、IGZO膜の成膜時の酸素流量比が大きいほど、または基板温度が高いほど、結晶性の高いIGZO膜が作製できると示唆される。
なお、本実施例に示す構成は、他の実施例または実施の形態と適宜組み合わせて用いることができる。
100 トランジスタ
100A トランジスタ
100B トランジスタ
100C トランジスタ
100D トランジスタ
102 基板
104 導電膜
106 絶縁膜
108 酸化物半導体膜
108_1 酸化物半導体膜
108_1_0 酸化物半導体膜
108_2 酸化物半導体膜
108_2_0 酸化物半導体膜
108_3 酸化物半導体膜
108_3_0 酸化物半導体膜
112 導電膜
112a 導電膜
112a_1 導電膜
112a_2 導電膜
112a_3 導電膜
112b 導電膜
112b_1 導電膜
112b_2 導電膜
112b_3 導電膜
114 絶縁膜
116 絶縁膜
118 絶縁膜
120 導電膜
120a 導電膜
120b 導電膜
141a 開口部
141b 開口部
142a 開口部
142b 開口部
191 ターゲット
192 プラズマ
193 ターゲット
194 プラズマ
501 画素回路
502 画素部
504 駆動回路部
504a ゲートドライバ
504b ソースドライバ
506 保護回路
507 端子部
550 トランジスタ
552 トランジスタ
554 トランジスタ
560 容量素子
562 容量素子
570 液晶素子
572 発光素子
700 表示装置
701 第1の基板
702 画素部
704 ソースドライバ回路部
705 第2の基板
706 ゲートドライバ回路部
708 FPC端子部
710 信号線
711 引き回し配線部
712 シール材
716 FPC
730 絶縁膜
732 封止膜
734 絶縁膜
736 着色膜
738 遮光膜
750 トランジスタ
752 トランジスタ
760 接続電極
770 平坦化絶縁膜
772 導電膜
773 絶縁膜
774 導電膜
775 液晶素子
776 液晶層
777 導電膜
778 構造体
780 異方性導電膜
782 発光素子
786 EL層
788 導電膜
790 容量素子
791 タッチパネル
792 絶縁膜
793 電極
794 電極
795 絶縁膜
796 電極
797 絶縁膜
2500a ターゲット
2500b ターゲット
2501 成膜室
2510a バッキングプレート
2510b バッキングプレート
2520 ターゲットホルダ
2520a ターゲットホルダ
2520b ターゲットホルダ
2530a マグネットユニット
2530b マグネットユニット
2530N1 マグネット
2530N2 マグネット
2530S マグネット
2532 マグネットホルダ
2542 部材
2560 基板
2570 基板ホルダ
2580a 磁力線
2580b 磁力線
7000 表示モジュール
7001 上部カバー
7002 下部カバー
7003 FPC
7004 タッチパネル
7005 FPC
7006 表示パネル
7007 バックライト
7008 光源
7009 フレーム
7010 プリント基板
7011 バッテリ
8000 カメラ
8001 筐体
8002 表示部
8003 操作ボタン
8004 シャッターボタン
8006 レンズ
8100 ファインダー
8101 筐体
8102 表示部
8103 ボタン
8200 ヘッドマウントディスプレイ
8201 装着部
8202 レンズ
8203 本体
8204 表示部
8205 ケーブル
8206 バッテリ
8300 ヘッドマウントディスプレイ
8301 筐体
8302 表示部
8304 固定具
8305 レンズ
9000 筐体
9001 表示部
9003 スピーカ
9005 操作キー
9006 接続端子
9007 センサ
9008 マイクロフォン
9050 操作ボタン
9051 情報
9052 情報
9053 情報
9054 情報
9055 ヒンジ
9100 テレビジョン装置
9101 携帯情報端末
9102 携帯情報端末
9200 携帯情報端末
9201 携帯情報端末
9500 表示装置
9501 表示パネル
9502 表示領域
9503 領域
9511 軸部
9512 軸受部

Claims (12)

  1. 酸化物半導体膜を有する半導体装置であって、
    前記半導体装置は、
    ゲート電極と、
    前記ゲート電極上の絶縁膜と、
    前記絶縁膜上の前記酸化物半導体膜と、
    前記酸化物半導体膜上の一対の電極と、を有し、
    前記酸化物半導体膜は、
    第1の酸化物半導体膜と、
    前記第1の酸化物半導体膜上の第2の酸化物半導体膜と、
    前記第2の酸化物半導体膜上の第3の酸化物半導体膜と、を有し、
    前記第1乃至第3の酸化物半導体膜は、
    それぞれ、同じ元素を有し、
    前記第2の酸化物半導体膜は、前記第1の酸化物半導体膜及び前記第3の酸化物半導体膜のいずれか一方または双方よりも結晶性が低い領域を有する、
    ことを特徴とする半導体装置。
  2. 請求項1において、
    前記第1乃至第3の酸化物半導体膜は、それぞれ独立に、
    Inと、M(MはAl、Ga、Y、またはSn)と、Znと、を有する、
    ことを特徴とする半導体装置。
  3. 請求項2において、
    前記In、前記M、及び前記Znの原子数比は、
    In:M:Zn=4:2:3近傍であり、
    前記Inが4の場合、前記Mが1.5以上2.5以下であり、且つ前記Znが2以上4以下である、
    ことを特徴とする半導体装置。
  4. 請求項2において、
    前記In、前記M、及び前記Znの原子数比は、
    In:M:Zn=5:1:6近傍であり、
    前記Inが5の場合、前記Mが0.5以上1.5以下であり、且つ前記Znが5以上7以下である、
    ことを特徴とする半導体装置。
  5. 請求項1または請求項2において、
    前記第2の酸化物半導体膜は、
    InZn(MはAl、Ga、Y、またはSnを表し、a、b、c、及びdは任意数を表す)を有する第1の領域と、
    InZn(x、y、及びzは任意数を表す)を有する第2の領域と、を有する、複合酸化物半導体である、
    ことを特徴とする半導体装置。
  6. 請求項1または請求項2において、
    前記第2の酸化物半導体膜は、前記第1の酸化物半導体膜及び前記第3の酸化物半導体膜のいずれか一方または双方よりも厚い領域を有する、
    ことを特徴とする半導体装置。
  7. 請求項1または請求項2において、
    前記第1の酸化物半導体膜及び前記第3の酸化物半導体膜のいずれか一方または双方は、
    結晶部を有し、
    前記結晶部は、c軸配向性を有する、
    ことを特徴とする半導体装置。
  8. 請求項1乃至請求項7のいずれか一項に記載の半導体装置と、
    表示素子と、を有する、
    ことを特徴とする表示装置。
  9. 請求項8に記載の表示装置と、
    タッチセンサと、を有する、
    ことを特徴とする表示モジュール。
  10. 請求項1乃至請求項7のいずれか一項に記載の半導体装置、請求項8に記載の表示装置、または請求項9に記載の表示モジュールと、
    操作キーまたはバッテリと、を有する、
    ことを特徴とする電子機器。
  11. 酸化物半導体膜を有する半導体装置の作製方法であって、
    ゲート電極を形成する工程と、
    前記ゲート電極上に絶縁膜を形成する工程と、
    前記絶縁膜上に前記酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜上に一対の電極を形成する工程と、を有し、
    前記酸化物半導体膜を形成する工程は、
    第1の酸化物半導体膜を形成する工程と、
    前記第1の酸化物半導体膜上に第2の酸化物半導体膜を形成する工程と、
    前記第2の酸化物半導体膜上に第3の酸化物半導体膜を形成する工程と、を有し、
    前記第1の酸化物半導体膜乃至前記第3の酸化物半導体膜は、スパッタリング装置を用いて、真空中で連続して形成される、
    ことを特徴とする半導体装置の作製方法。
  12. 請求項11において、
    前記第2の酸化物半導体膜は、前記第1の酸化物半導体膜及び前記第3の酸化物半導体膜のいずれか一方または双方よりも、低い酸素分圧で形成される、
    ことを特徴とする半導体装置の作製方法。
JP2017037854A 2016-03-04 2017-03-01 半導体装置、表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 Active JP7008415B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022002127A JP7361811B2 (ja) 2016-03-04 2022-01-11 半導体装置
JP2023172137A JP2024009865A (ja) 2016-03-04 2023-10-03 表示装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2016041739 2016-03-04
JP2016041739 2016-03-04
JP2016048706 2016-03-11
JP2016048706 2016-03-11
JP2016125377 2016-06-24
JP2016125381 2016-06-24
JP2016125377 2016-06-24
JP2016125381 2016-06-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022002127A Division JP7361811B2 (ja) 2016-03-04 2022-01-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2018006731A true JP2018006731A (ja) 2018-01-11
JP7008415B2 JP7008415B2 (ja) 2022-01-25

Family

ID=59723743

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017037854A Active JP7008415B2 (ja) 2016-03-04 2017-03-01 半導体装置、表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2022002127A Active JP7361811B2 (ja) 2016-03-04 2022-01-11 半導体装置
JP2023172137A Pending JP2024009865A (ja) 2016-03-04 2023-10-03 表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022002127A Active JP7361811B2 (ja) 2016-03-04 2022-01-11 半導体装置
JP2023172137A Pending JP2024009865A (ja) 2016-03-04 2023-10-03 表示装置

Country Status (6)

Country Link
US (3) US20170256654A1 (ja)
JP (3) JP7008415B2 (ja)
KR (1) KR20180124874A (ja)
CN (2) CN115954389A (ja)
TW (3) TWI778888B (ja)
WO (1) WO2017149428A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200103820A (ko) 2018-01-30 2020-09-02 가부시키가이샤 신가와 액추에이터 및 와이어 본딩 장치
KR20200106177A (ko) 2018-01-30 2020-09-11 가부시키가이샤 신가와 와이어 본딩 장치
KR20200120692A (ko) 2019-03-18 2020-10-21 가부시키가이샤 신가와 캐필러리 안내 장치 및 와이어 본딩 장치
KR20220062428A (ko) 2018-01-30 2022-05-16 가부시키가이샤 신가와 와이어 본딩 장치
WO2022106953A1 (ja) * 2020-11-17 2022-05-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263114B2 (en) * 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN115241045A (zh) 2016-03-22 2022-10-25 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US20170301699A1 (en) 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
KR102491653B1 (ko) * 2018-03-08 2023-01-25 삼성디스플레이 주식회사 스트레처블 표시 장치
US10854612B2 (en) * 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
TWI777078B (zh) * 2018-08-01 2022-09-11 日本商出光興產股份有限公司 結晶構造化合物、氧化物燒結體、濺鍍靶材、結晶質氧化物薄膜、非晶質氧化物薄膜、薄膜電晶體、及電子機器
JP2020092222A (ja) * 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法
US11349052B2 (en) * 2019-02-05 2022-05-31 Facebook Technologies, Llc Bonding interface for hybrid TFT-based micro display projector
KR20200128324A (ko) 2019-05-03 2020-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN110148592B (zh) * 2019-05-21 2020-12-11 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置
KR20200145908A (ko) * 2019-06-20 2020-12-31 삼성디스플레이 주식회사 표시 장치
CN110265484B (zh) * 2019-06-26 2022-08-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置
CN110413149B (zh) * 2019-07-04 2021-04-27 深圳市华星光电半导体显示技术有限公司 触控显示装置及其制作方法
KR102293405B1 (ko) * 2020-02-24 2021-08-26 연세대학교 산학협력단 스트레처블 발광소재를 이용한 유기전계 발광소자 및 그 제조방법
EP4122018A1 (en) * 2020-03-20 2023-01-25 Garmin Switzerland GmbH Multi-cell photovoltaic for a portable electronic device
TWI738509B (zh) * 2020-09-15 2021-09-01 宏達國際電子股份有限公司 近眼式顯示器裝置及其顏色辨識度的增強方法
CN114594600B (zh) * 2020-12-03 2023-08-15 中移(成都)信息通信科技有限公司 近眼显示系统、固定装置及其信号处理方法、设备及介质
US20230152933A1 (en) * 2021-11-18 2023-05-18 Samsung Electronics Co., Ltd. Electronic device including magnet array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US20150243738A1 (en) * 2014-02-21 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, transistor, semiconductor device, display device, and electronic appliance

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102197490B (zh) * 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
JP2010282128A (ja) * 2009-06-08 2010-12-16 Fuji Xerox Co Ltd 表示媒体及び表示装置
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP5679933B2 (ja) 2011-08-12 2015-03-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
JP5917385B2 (ja) 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107026089B (zh) * 2012-06-29 2021-12-03 株式会社半导体能源研究所 用于制造半导体装置的方法
SG11201505225TA (en) * 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102042483B1 (ko) * 2012-09-24 2019-11-12 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
US9349751B2 (en) * 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9246013B2 (en) * 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230065379A (ko) 2013-12-27 2023-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9929044B2 (en) 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
CN103887345A (zh) * 2014-03-28 2014-06-25 南京中电熊猫液晶显示科技有限公司 一种氧化物薄膜晶体管及其制造方法
US20150287831A1 (en) 2014-04-08 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including semiconductor device
US9768315B2 (en) * 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN112038410A (zh) * 2014-07-15 2020-12-04 株式会社半导体能源研究所 半导体装置及其制造方法以及包括半导体装置的显示装置
US20160042696A1 (en) 2014-08-08 2016-02-11 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
US10032888B2 (en) * 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016086420A (ja) 2014-10-27 2016-05-19 株式会社半導体エネルギー研究所 発振回路、位相同期回路、および電子機器
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
JP6674269B2 (ja) * 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
TWI629791B (zh) * 2015-04-13 2018-07-11 友達光電股份有限公司 主動元件結構及其製作方法
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017018271A1 (ja) * 2015-07-27 2017-02-02 シャープ株式会社 半導体装置およびその製造方法
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017153862A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US20150243738A1 (en) * 2014-02-21 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, transistor, semiconductor device, display device, and electronic appliance

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200103820A (ko) 2018-01-30 2020-09-02 가부시키가이샤 신가와 액추에이터 및 와이어 본딩 장치
KR20200106177A (ko) 2018-01-30 2020-09-11 가부시키가이샤 신가와 와이어 본딩 장치
KR20220062428A (ko) 2018-01-30 2022-05-16 가부시키가이샤 신가와 와이어 본딩 장치
KR20200120692A (ko) 2019-03-18 2020-10-21 가부시키가이샤 신가와 캐필러리 안내 장치 및 와이어 본딩 장치
US11717912B2 (en) 2019-03-18 2023-08-08 Shinkawa Ltd. Capillary guide device and wire bonding apparatus
WO2022106953A1 (ja) * 2020-11-17 2022-05-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
TW201801330A (zh) 2018-01-01
KR20180124874A (ko) 2018-11-21
CN108780818A (zh) 2018-11-09
CN115954389A (zh) 2023-04-11
JP2024009865A (ja) 2024-01-23
JP7008415B2 (ja) 2022-01-25
US11869981B2 (en) 2024-01-09
US20220140152A1 (en) 2022-05-05
CN108780818B (zh) 2023-01-31
JP7361811B2 (ja) 2023-10-16
WO2017149428A1 (en) 2017-09-08
TW202125838A (zh) 2021-07-01
JP2022062025A (ja) 2022-04-19
TWI778888B (zh) 2022-09-21
TWI754506B (zh) 2022-02-01
US11437524B2 (en) 2022-09-06
US20200185538A1 (en) 2020-06-11
TWI717476B (zh) 2021-02-01
TW202213799A (zh) 2022-04-01
US20170256654A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
JP7361811B2 (ja) 半導体装置
JP6971593B2 (ja) 半導体装置
JP6574678B2 (ja) 半導体装置、表示装置、及び表示モジュール
JP2018006729A (ja) 半導体装置
JP2024052769A (ja) 半導体装置
JP2018026526A (ja) 半導体装置または当該半導体装置を有する表示装置
JP2018121049A (ja) 半導体装置、及び半導体装置の作製方法
US20160155759A1 (en) Semiconductor device and display device including the same
JP2016027626A (ja) 半導体装置及び表示装置
WO2017125796A1 (ja) 金属酸化物膜、半導体装置、及び表示装置
JP2017195369A (ja) 半導体装置または当該半導体装置を有する表示装置
JP2021180335A (ja) 半導体装置
JP2017188674A (ja) 複合酸化物半導体、およびその作製方法
JP2018093166A (ja) 半導体装置の作製方法
JP6639882B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220111

R150 Certificate of patent or registration of utility model

Ref document number: 7008415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150