JP6383616B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6383616B2
JP6383616B2 JP2014184757A JP2014184757A JP6383616B2 JP 6383616 B2 JP6383616 B2 JP 6383616B2 JP 2014184757 A JP2014184757 A JP 2014184757A JP 2014184757 A JP2014184757 A JP 2014184757A JP 6383616 B2 JP6383616 B2 JP 6383616B2
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014184757A
Other languages
English (en)
Other versions
JP2015088739A5 (ja
JP2015088739A (ja
Inventor
山崎　舜平
舜平 山崎
純一 肥塚
純一 肥塚
岡崎　健一
健一 岡崎
泰靖 保坂
泰靖 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014184757A priority Critical patent/JP6383616B2/ja
Publication of JP2015088739A publication Critical patent/JP2015088739A/ja
Publication of JP2015088739A5 publication Critical patent/JP2015088739A5/ja
Application granted granted Critical
Publication of JP6383616B2 publication Critical patent/JP6383616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Non-Volatile Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。特に、酸化物半導体膜を有する容量素子、抵抗素子、またはトランジスタを備えた半導体装置およびその作製方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
例えば、酸化物半導体として、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）が知られている（非特許文献１および非特許文献２参照。）。
また、特許文献１には、ホモロガス化合物ＩｎＭＯ３（ＺｎＯ）ｍ（Ｍ＝Ｉｎ、Ｆｅ、Ｇａ、またはＡｌ、ｍ＝１以上５０未満の整数）を用いた透明薄膜電界効果型トランジスタが開示されている。
特開２００４−１０３９５７号公報
Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、"Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃"、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７
しかしながら、酸化物半導体膜の結晶性が低いと、酸化物半導体膜に酸素欠損やダングリングボンド等の欠陥が生じやすい。
また、異なる組成のスパッタリングターゲットを用いて酸化物半導体膜を積層する場合、それぞれの酸化物半導体膜において結晶性が異なると、積層された酸化物半導体膜の界面において欠陥が生じてしまう。
酸化物半導体膜に含まれる欠陥により、または欠陥と水素等と結合により、膜中にキャリアが生じてしまい、酸化物半導体膜の電気的特性が変化する恐れがある。また、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。これらの結果、トランジスタの電気特性の不良に繋がると共に、経時変化やストレス試験（例えば、ＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験、光ＢＴストレス試験等）において、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大することの原因となり、信頼性が低減してしまう。
そこで、本発明の一態様は、欠陥準位密度の少ない酸化物半導体膜を成膜することを課題の一とする。または、発明の一態様は、不純物の濃度の少ない酸化物半導体膜を成膜することを課題の一とする。または、本発明の一態様は、酸化物半導体膜を用いた半導体装置などにおいて、電気特性を向上させることを課題の一とする。または、本発明の一態様は、酸化物半導体膜を用いた半導体装置において、信頼性を向上させることを課題の一とする。または、本発明の一態様は、新規な半導体装置などを提供することを課題の一とする。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、これらの課題の記載は、他の課題の存在を妨げるものではない。また、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、配向性を示す輝点を有する回折パターンが観察される割合が７０％以上１００％未満である領域を含む金属酸化物膜を有する容量素子または抵抗素子を備えた半導体装置である。
なお、上記金属酸化物膜は、窒化物絶縁膜と接する。また、上記金属酸化物膜の水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
または、本発明の一態様は、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、配向性を示す輝点を有する回折パターンが観察される割合が７０％以上１００％未満である領域を含む酸化物半導体膜を有するトランジスタを備えた半導体装置である。
なお、上記酸化物半導体膜の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満であることが好ましい。
または、本発明の一態様は、絶縁表面上に設けられたトランジスタおよび容量素子を有する半導体装置である。トランジスタは、絶縁表面上に設けられたゲート電極と、ゲート電極と少なくとも一部が重なる酸化物半導体膜と、ゲート電極および酸化物半導体膜の間に設けられるゲート絶縁膜と、酸化物半導体膜に接する一対の電極とを有し、さらに、一対の電極の少なくとも一部を覆う酸化物絶縁膜と、窒化物絶縁膜とがトランジスタに設けられる。また、容量素子は、ゲート絶縁膜と接する金属酸化物膜と、金属酸化物膜と少なくとも一部が重なる透光性を有する導電膜と、金属酸化物膜および透光性を有する導電膜の間に設けられる窒化物絶縁膜とを有する。酸化物半導体膜および金属酸化物膜において、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、配向性を示す輝点を有する回折パターンが観察される領域の割合が、７０％以上１００％未満である領域を含む。
または、本発明の一態様は、絶縁表面上に設けられたトランジスタおよび容量素子を有する半導体装置である。トランジスタは、絶縁表面上に設けられた開口部を有する酸化物絶縁膜と接する酸化物半導体膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜と接するゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と重なるゲート電極と、を有する。容量素子は、絶縁表面および開口部を有する酸化物絶縁膜の間に設けられた窒化物絶縁膜と、開口部において窒化物絶縁膜に接する金属酸化物膜と、金属酸化物膜と接するゲート絶縁膜と、ゲート絶縁膜と接する導電膜と、を有する。酸化物半導体膜および金属酸化物膜において、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、配向性を示す輝点を有する回折パターンが観察される領域の割合が、７０％以上１００％未満である領域を含む。
なお、酸化物半導体膜および金属酸化物膜は、同じ金属元素で構成される。
また、プローブ径が１ｎｍであるナノビーム電子線を用いて、上記回折パターンを観察する。
本発明の一態様により、欠陥準位密度の少ない酸化物半導体膜を成膜することができる。または、発明の一態様は、不純物の濃度の少ない酸化物半導体膜を成膜することができる。または、本発明の一態様により、酸化物半導体膜を用いた半導体装置などにおいて、電気特性を向上させることができる。または、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、信頼性を向上させることができる。または、本発明の一態様により、新規な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタの一形態を説明する上面図および断面図。 酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。 酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。 酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。 酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する上面図および断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を説明する上面図および断面図。 トランジスタの一形態を説明する上面図および断面図。 トランジスタの一形態を説明する上面図および断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの作製方法の一形態を説明する断面図。 トランジスタの一形態を示す上面図および断面図。 トランジスタの一形態を説明する上面図および断面図。 トランジスタのバンド構造を説明する図。 半導体装置の一形態を説明するブロック図、および回路図。 半導体装置の一形態を説明する上面図。 半導体装置の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 保護回路部を説明する回路図。 抵抗素子の上面図、および断面図を説明する図。 保護回路部を説明する回路図。 半導体装置の一形態を示す回路図および断面図。 半導体装置の一形態を示す断面図。 Ｉｎ−Ｓｎ−Ｚｎ酸化物およびＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造を示す図。 本発明の一態様に係るＲＦＩＤタグのブロック図。 本発明の一態様に係るＲＦＩＤタグの使用例を示す図。 本発明の一態様に係るＣＰＵを示すブロック図。 表示モジュールを説明する図である。 実施の形態に係る、電子機器の外観図を説明する図である。 透過電子回折測定による構造解析の一例を示す図、および平面ＴＥＭ像。 トランジスタの一形態を説明する上面図および断面図。 トランジスタの一形態を説明する上面図および断面図。 トランジスタの一形態を説明する上面図および断面図。 ＣＡＡＣ−ＯＳ膜の断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳ膜の断面模式図。 ＣＡＡＣ−ＯＳ膜の平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳ膜および単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳ膜の電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物膜の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳ膜およびｎｃ−ＯＳ膜の成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳ膜の成膜モデルを説明する模式図。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置およびその作製方法について図面を参照して説明する。
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ１０の上面図および断面図を示す。図１（Ａ）はトランジスタ１０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜２７などを省略している。
図１（Ｂ）および図１（Ｃ）に示すトランジスタ１０は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１およびゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、酸化物半導体膜１７、および一対の電極１９、２０上に、酸化物絶縁膜２３、酸化物絶縁膜２５、および窒化物絶縁膜２７を有する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極３２が、窒化物絶縁膜２７上に形成される。なお、電極３２は画素電極として機能する。
酸化物半導体膜１７は、少なくともＩｎもしくはＺｎを含む金属酸化物膜で形成され、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）等で形成される。
なお、酸化物半導体膜１７がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より多く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より多く、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１７がＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物膜を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１７の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜１７は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０のオフ電流を低減することができる。
また、酸化物半導体膜１７は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いて形成する。また、酸化物半導体膜１７は、後述するように、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、ＣＡＡＣ化率が、７０％以上１００％未満、好ましくは８０％以上１００％未満、好ましくは９０％以上１００％未満、より好ましくは９５％以上９８％以下である。このため、酸化物半導体膜１７は、不純物濃度が低く、欠陥準位密度が低い。
ここで、ＣＡＡＣ−ＯＳ膜について説明する。ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても、明確な結晶部（ペレットともいう。）同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、電気特性のばらつきを低減することが可能であるとともに、信頼性を改善することができる。
例えば、図４１（Ａ）に示すように、試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察する。ここでは、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてＴＥＭ像を観察する。なお、球面収差補正機能を用いた高分解能ＴＥＭ像を、以下では、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。なお、Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図４１（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図４１（Ｂ）に示す。図４１（Ｂ）より、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
図４１（Ｂ）において、ＣＡＡＣ−ＯＳ膜は特徴的な原子配列を有する。図４１（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図４１（Ｂ）および図４１（Ｃ）より、結晶部一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、結晶部と結晶部との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、結晶部を、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像から、基板５１２０上のＣＡＡＣ−ＯＳ膜のペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図４１（Ｄ）参照。）。図４１（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図４１（Ｄ）に示す領域５１６１に相当する。
また、例えば、図４２（Ａ）に示すように、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面のＣｓ補正高分解能ＴＥＭ像を観察する。図４２（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図４２（Ｂ）、図４２（Ｃ）および図４２（Ｄ）に示す。図４２（Ｂ）、図４２（Ｃ）および図４２（Ｄ）より、結晶部は、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
図２（Ａ）は、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像である。また、図２（Ｂ）は、図２（Ａ）において、破線で囲む領域ｂをさらに拡大した断面の高分解能ＴＥＭ像であり、図２（Ｃ）は、図２（Ｂ）の断面の高分解能ＴＥＭ像の理解を容易にするために、原子配列を強調表示している図である。
図２（Ｄ）は、図２（Ｂ）のＡ１−Ｏ−Ａ２間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図２（Ｄ）より、各領域においてｃ軸配向性が確認できる。また、Ａ１−Ｏ間とＯ−Ａ２間とでは、ｃ軸の向きが異なるため、異なる結晶部であることが示唆される。また、Ａ１−Ｏ間では、ｃ軸の角度が１４．３°、１６．６°、２６．４°と、少しずつ連続的に変化していることがわかる。同様に、Ｏ−Ａ２間では、ｃ軸の角度が−１８．３°、−１７．６°、−１５．９°と、少しずつ連続的に変化していることがわかる。
図３（Ａ）に示す断面の高分解能ＴＥＭ像において、図２（Ａ）に示す領域ｂと異なる領域を破線で囲む。破線で囲まれた領域は、領域ｂから少しずれている領域である。該領域の近傍の表面は、湾曲している。また、破線で囲まれた領域をさらに拡大した断面の高分解能ＴＥＭ像を、図３（Ｂ）に示す。
図３（Ｃ）は、図３（Ｂ）のＢ１−Ｂ２間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図３（Ｃ）より、各領域においてｃ軸配向性が確認できる。また、Ｂ１−Ｂ２間では、ｃ軸の角度が−６．０°、−６．１°、−１．２°と、少しずつ連続的に変化していることがわかる。
図４（Ａ）に示す断面ＴＥＭ像において、図２（Ａ）に示す領域ｂと異なる領域を破線で囲む。破線で囲まれた領域は、領域ｂから少しずれている領域である。該領域の近傍の表面は平坦である。また、破線で囲まれた領域をさらに拡大した断面ＴＥＭ像を、図４（Ｂ）に示す。
図４（Ｃ）は、図４（Ｂ）のＣ１−Ｏ−Ｃ２間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図４（Ｃ）より、各領域においてｃ軸配向性が確認できる。また、Ｃ１−Ｏ間では、ｃ軸の角度が−７．９°、−５．６°、−４．１°と、少しずつ連続的に変化していることがわかる。同様に、Ｏ−Ｃ２間では、ｃ軸の角度が−１０．０°、−１０．０°、−６．８°と、少しずつ連続的に変化していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（図５（Ａ）参照。）。
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面の高分解能ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いてｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図４３（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶、代表的にはスピネル構造の結晶が含まれることを示している。スピネル構造の結晶と、他の領域との界面において、金属元素、代表的には銅元素が拡散しやすくなるとともに、キャリアトラップとなる。これらのため、ＣＡＡＣ−ＯＳ膜にスピネル構造の結晶が含まれないことが好ましく、ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図４３（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図４３（Ｃ）に示すように、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳ膜は、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、ＣＡＡＣ−ＯＳ膜であるＩｎ−Ｇａ−Ｚｎ酸化物に対し、試料面に平行な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターン（制限視野透過電子回折パターンともいう。）を図４４（Ａ）に示す。図４４（Ａ）より、例えば、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳ膜に含まれる結晶部がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４４（Ｂ）に示す。図４４（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳ膜に含まれる結晶部のａ軸およびｂ軸は配向性を有さないことがわかる。なお、図４４（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図４４（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面の高分解能ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
このように、それぞれの結晶部（ナノ結晶）のｃ軸が、被形成面または上面に略垂直な方向を向いていることから、ＣＡＡＣ−ＯＳ膜をＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体膜と呼ぶこともできる。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、不純物が添加されたＣＡＡＣ−ＯＳ膜は、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
このため、酸化物半導体膜１７は、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１７において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３未満とする。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１７において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１７において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１７におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３未満とする。この結果、トランジスタ１０は、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
ここで、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認することができない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳ膜におけるペレットと同じ起源を有する可能性がある。そのため、以下ではｎｃ−ＯＳ膜の結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば、１ｎｍ以上３０ｎｍ以下）の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある（図５（Ｂ）参照。）。
このように、それぞれのペレット（ナノ結晶）の結晶方位が規則性を有さないことから、ｎｃ−ＯＳ膜をＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体膜と呼ぶこともできる。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性がみられない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
以下では、酸化物半導体の構造による電子照射の影響の違いについて説明する。
ａ−ｌｉｋｅ ＯＳ膜、ｎｃ−ＯＳ膜およびＣＡＡＣ−ＯＳ膜を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物膜である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
さらに、各試料の結晶部の大きさを計測する。図４５は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさの変化を調査した例である。図４５より、ａ−ｌｉｋｅ ＯＳ膜は、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図４５中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ膜およびＣＡＡＣ−ＯＳ膜は、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２になるまでの範囲で、電子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。具体的には、図４５中の（２）で示すように、ＴＥＭによる観察の経過によらず、結晶部の大きさは１．４ｎｍ程度であることがわかる。また、図４５中の（３）で示すように、ＴＥＭによる観察の経過によらず、結晶部の大きさは２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜、およびＣＡＡＣ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られないことがわかる。
なお、ａ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
また、酸化物半導体は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋｅ ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１００％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体は、成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳ膜の密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
図５（Ｃ）に、電子銃室３１０と、電子銃室３１０の下の光学系３１２と、光学系３１２の下の試料室３１４と、試料室３１４の下の光学系３１６と、光学系３１６の下の観察室３２０と、観察室３２０に設置されたカメラ３１８と、観察室３２０の下のフィルム室３２２と、を有する透過電子回折測定装置を示す。カメラ３１８は、観察室３２０内部に向けて設置される。なお、フィルム室３２２を有さなくても構わない。
また、図５（Ｄ）に、図５（Ｃ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室３１０に設置された電子銃から放出された電子が、光学系３１２を介して試料室３１４に配置された物質３２８に照射される。物質３２８を通過した電子は、光学系３１６を介して観察室３２０内部に設置された蛍光板３３２に入射する。蛍光板３３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
カメラ３１８は、蛍光板３３２を向いて設置されており、蛍光板３３２に現れたパターンを撮影することが可能である。カメラ３１８のレンズの中央、および蛍光板３３２の中央を通る直線と、蛍光板３３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ３１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ３１８をフィルム室３２２に設置しても構わない場合がある。例えば、カメラ３１８をフィルム室３２２に、電子３２４の入射方向と対向するように設置してもよい。この場合、蛍光板３３２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室３１４には、試料である物質３２８を固定するためのホルダが設置されている。ホルダは、物質３２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質３２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質３２８の構造によって最適な範囲を設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
例えば、図５（Ｄ）に示すように物質におけるナノビームである電子３２４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質３２８がＣＡＡＣ−ＯＳ膜であれば、図５（Ａ）に示したような回折パターンが観測される。または、物質３２８がｎｃ−ＯＳ膜であれば、図５（Ｂ）に示したような回折パターンが観測される。
ところで、物質３２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、ＣＡＡＣ化率で表すことができる場合がある。なお、ＣＡＡＣ化率とは、ＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合、すなわち図５（Ａ）に示すような、透過電子回折測定において配向性を示すスポット（輝点）が見られる領域の割合をいう。本実施の形態に示す酸化物半導体膜１７は、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、ＣＡＡＣ化率が、７０％以上１００％未満、好ましくは８０％以上１００％未満、好ましくは９０％以上１００％未満、より好ましくは９５％以上９８％以下となる領域を有する。即ち、本実施の形態に示す酸化物半導体膜１７は、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜である。なお、一定の範囲におけるＣＡＡＣ−ＯＳ膜と異なる回折パターンが観測される領域の割合を、非ＣＡＡＣ化率と表記する。
酸化物半導体膜１７としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１７は、キャリア密度が１×１０１７個／ｃｍ３未満、好ましくは１×１０１５個／ｃｍ３未満、さらに好ましくは１×１０１３個／ｃｍ３未満、より好ましくは１×１０１１個／ｃｍ３未満の酸化物半導体膜を用いる。
酸化物半導体膜１７として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。ＣＡＡＣ−ＯＳ膜およびｎｃ−ＯＳ膜は、ａ−ｌｉｋｅ ＯＳ膜および非晶質酸化物半導体膜よりも不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体膜となりやすい。したがって、ＣＡＡＣ−ＯＳ膜またはｎｃ−ＯＳ膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、ＣＡＡＣ−ＯＳ膜またはｎｃ−ＯＳ膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
酸化物半導体膜１７の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
以下に、トランジスタ１０の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどを用いて形成される単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０を形成してもよい。または、基板１１とトランジスタ１０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１０は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１３は、インジウム錫酸化物（以下、ＩＴＯともいう。）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
ゲート絶縁膜１５は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、ゲート絶縁膜１５として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１５の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
一対の電極１９、２０は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ゲート絶縁膜２８は、酸化物半導体膜１７に接する酸化物絶縁膜２３、酸化物絶縁膜２３に接する酸化物絶縁膜２５、酸化物絶縁膜２５に接する窒化物絶縁膜２７を有する。ゲート絶縁膜２８は、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。ここでは、酸化物絶縁膜２３として、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成し、窒化物絶縁膜２７として、水素および酸素をブロックする窒化物絶縁膜を形成する。なお、ここでは、ゲート絶縁膜２８を３層構造としたが、適宜１層、２層、または４層以上とすることができる。なお、これらの場合、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸化物半導体膜１７に移動させることができる。また、酸化物絶縁膜２３は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１７へのダメージ緩和膜としても機能する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３未満であることが好ましい。これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２３における酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜２３と酸化物半導体膜１７との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１７の欠陥に由来するｇ値が１．８９以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３未満、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸化物絶縁膜２３の外部に移動する場合がある。または、外部から酸化物絶縁膜２３に入った酸素の一部が、酸化物絶縁膜２３にとどまる場合もある。また、外部から酸化物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。酸化物絶縁膜２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析において、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁膜２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化物絶縁膜２５は、酸化物絶縁膜２３と比較して酸化物半導体膜１７から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。
窒化物絶縁膜２７は、少なくとも、水素および酸素のブロッキング効果を有する。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する。ゲート絶縁膜２８に窒化物絶縁膜２７を設けることで、酸化物半導体膜１７からの酸素の外部への拡散と、外部から酸化物半導体膜１７への水素、水等の侵入を防ぐことができる。
窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、窒化物絶縁膜２７の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
電極３２は、透光性を有する導電膜を用いる。透光性を有する導電膜は、インジウム錫酸化物、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を含むインジウム錫酸化物等がある。
次に、図１に示すトランジスタ１０の作製方法について、図６乃至図８を用いて説明する。なお、図６乃至図８において、図１（Ａ）のＡ−Ｂに示すチャネル長方向の断面図およびＣ−Ｄに示すチャネル幅方向の断面図を示す。
トランジスタ１０を構成する膜（絶縁膜、酸化物半導体膜、金属酸化物膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
図６（Ａ）に示すように、基板１１上に、のちにゲート電極１３となる導電膜１２を形成する。
ここでは、基板１１としてガラス基板を用いる。
導電膜１２は、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等により形成する。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
ここでは、導電膜１２として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。
次に、導電膜１２上に第１のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜１２の一部をエッチングして、ゲート電極１３を形成する。この後、マスクを除去する（図６（Ｂ）参照。）。
導電膜１２の一部をエッチングする方法としては、ウエットエッチング法、ドライエッチング法等があり、これらの一方または両方を用いることができる。
ここでは、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて導電膜１２をドライエッチングして、ゲート電極１３を形成する。
なお、ゲート電極１３は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
次に、図６（Ｃ）に示すように、基板１１およびゲート電極１３上に、のちにゲート絶縁膜１５となる絶縁膜１４を形成し、絶縁膜１４上に、のちに酸化物半導体膜１７となる酸化物半導体膜１６を形成する。
絶縁膜１４は、スパッタリング法、ＣＶＤ法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で形成する。
絶縁膜１４として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
絶縁膜１４として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
また、絶縁膜１４として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
また、絶縁膜１４として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、絶縁膜１４として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
酸化物半導体膜１６は、スパッタリング法、パルスレーザー堆積法、レーザーアブレーション法、熱ＣＶＤ法等を用いて形成することができる。
スパッタリング法で酸化物半導体膜１６を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガスおよび酸素の混合ガスを適宜用いる。なお、希ガスおよび酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜１６の組成にあわせて、適宜選択すればよい。
また、酸化物半導体膜１６は、基板を加熱しながら形成することが好ましい。基板温度を１２０℃以上６００℃未満、好ましくは１５０℃以上４５０℃未満、好ましくは１５０℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満としながら酸化物半導体膜１６を形成することで、酸化物半導体膜１６は、複数の結晶部が含まれる、ＣＡＡＣ−ＯＳ膜となるため好ましい。
高純度真性または実質的に高純度真性である酸化物半導体膜１６を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜１６に水分等が取り込まれることを可能な限り防ぐことができる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２）を用いたスパッタリング法により、酸化物半導体膜１６として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。なお、基板温度を１７０℃、５０ｖｏｌ％の酸素を含むアルゴンガスをスパッタリングガスとして用いる。
次に、酸化物半導体膜１６上に、第２のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜１６の一部をエッチングすることで、素子分離された酸化物半導体膜１７を形成する。この後、マスクを除去する（図６（Ｄ）参照。）。
酸化物半導体膜１６の一部をエッチングする方法としては、ウエットエッチング法、ドライエッチング法等があり、これらの一方または両方を用いることができる。
ここでは、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて酸化物半導体膜１６をウエットエッチングして、酸化物半導体膜１７を形成する。
この後、３５０℃より高く６５０℃以下、好ましくは４５０℃以上６００℃以下の加熱処理を行う。この結果、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、ＣＡＡＣ化率が、７０％以上１００％未満、好ましくは８０％以上１００％未満、好ましくは９０％以上１００％未満、より好ましくは９５％以上９８％以下である酸化物半導体膜１７を得ることができる。また、水素、水等の含有量が低減された酸化物半導体膜１７を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成することができる。
なお、当該加熱処理は、酸化物半導体膜１６を形成した後であり、且つ第２のフォトマスクを用いたフォトリソグラフィ工程の前に行ってもよい。
次に、図７（Ａ）に示すように、のちに一対の電極１９、２０となる導電膜１８を形成する。
導電膜１８は、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で形成する。
ここでは、厚さ５０ｎｍのタングステン膜および厚さ３００ｎｍの銅膜を順にスパッタリング法により積層し、導電膜１８を形成する。
次に、導電膜１８上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜１８をエッチングして、一対の電極１９、２０を形成する。この後、マスクを除去する（図７（Ｂ）参照。）。
ここでは、導電膜１８上にフォトリソグラフィ工程によりマスクを形成する。次に、当該マスクを用いてタングステン膜および銅膜をドライエッチングして、一対の電極１９、２０を形成する。なお、はじめに、ウエットエッチング法を用いて銅膜をエッチングし、次に、ＳＦ６を用いたドライエッチング法により、タングステン膜をエッチングすることで、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素の拡散が低減され、酸化物半導体膜１７における銅濃度を低減することができる。
次に、図８（Ａ）に示すように、酸化物半導体膜１７および一対の電極１９、２０上に、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、および後に酸化物絶縁膜２５となる酸化物絶縁膜２４を形成する。
なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力および基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、酸化物絶縁膜２２および酸化物絶縁膜２４における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物半導体膜１７に移動させることが可能であり、酸化物半導体膜１７の酸素欠損量を低減することができる。
酸化物絶縁膜２２としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜２２を設けることで、後に形成する酸化物絶縁膜２５の形成工程において、酸化物半導体膜１７へのダメージ低減が可能である。
なお、酸化物絶縁膜２２は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２２として、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
当該成膜条件において、基板温度を上記温度とすることで、シリコンおよび酸素の結合力が強くなる。この結果、酸化物絶縁膜２２として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、加熱をしながら酸化物絶縁膜２２を形成するため、酸化物半導体膜１７に水素、水等が含まれる場合、当該工程において酸化物半導体膜１７に含まれる水素、水等を脱離させることができる。酸化物半導体膜１７に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２２の成膜工程において基板が加熱されているため、酸素および水素の結合により生成された水は、酸化物半導体膜１７から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２２を形成することで、酸化物半導体膜１７に含まれる水および水素の含有量を低減することができる。
また、酸化物絶縁膜２２を形成する工程において加熱するため、酸化物半導体膜１７が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜１７中に含まれる酸素欠損量を低減することができる。
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２２を成膜する際に、酸化物半導体膜１７へのダメージを低減することが可能であり、酸化物半導体膜１７に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２２または後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜１７に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜１７の酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２２の成膜時における酸化物半導体膜１７へのダメージを低減することで、酸化物絶縁膜２４からの少ない酸素脱離量でも酸化物半導体膜１７中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜２２に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜１７に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。
ここでは、酸化物絶縁膜２２として、流量３０ｓｃｃｍのシランおよび流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜１７上に酸化物絶縁膜２２が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２２が酸化物半導体膜１７の保護膜となる。この結果、酸化物半導体膜１７へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシランおよび流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、反応室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ／ｃｍ２である。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１７に移動させ、酸化物半導体膜１７に含まれる酸素欠損量をさらに低減することができる。
また、酸化物絶縁膜２２および酸化物絶縁膜２４に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜２６を形成した後で加熱処理を行うと、酸化物絶縁膜２２および酸化物絶縁膜２４に含まれる水、水素等が、酸化物半導体膜１７に移動し、酸化物半導体膜１７に欠陥が生じてしまう。しかしながら、当該加熱処理を窒化物絶縁膜２６の形成前に行うことにより、酸化物絶縁膜２２および酸化物絶縁膜２４に含まれる水、水素等を脱離させることが可能であり、トランジスタ１０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化物半導体膜１７に酸素を移動させ、酸化物半導体膜１７に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。
ここでは、窒素および酸素で、３５０℃、１時間の加熱処理を行う。
また、一対の電極１９、２０を形成する際、導電膜のエッチングによって、酸化物半導体膜１７はダメージを受け、酸化物半導体膜１７のバックチャネル（酸化物半導体膜１７において、ゲート電極１３と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を低減することができる。これによりトランジスタ１０の信頼性を向上させることができる。
次に、スパッタリング法、ＣＶＤ法、熱ＣＶＤ法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法等により、のちに窒化物絶縁膜２７となる窒化物絶縁膜２６を形成する。
なお、窒化物絶縁膜２６をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
窒化物絶縁膜２６としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、およびアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコンおよび水素の結合、および窒素の三重結合を切断する。この結果、シリコンおよび窒素の結合が促進され、シリコンおよび水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体および窒素それぞれの分解が進まず、シリコンおよび水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。
ここでは、プラズマＣＶＤ装置の反応室に、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、および流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、窒化物絶縁膜２６として、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
以上の工程により、酸化物絶縁膜２２、酸化物絶縁膜２４、および窒化物絶縁膜２６を形成することができる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
次に、窒化物絶縁膜２６上に第４のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、酸化物絶縁膜２２、酸化物絶縁膜２４、および窒化物絶縁膜２６のそれぞれ一部をエッチングして、酸化物絶縁膜２３、酸化物絶縁膜２５、および窒化物絶縁膜２７を形成する。なお、酸化物絶縁膜２３、酸化物絶縁膜２５、および窒化物絶縁膜２７は、図８（Ｂ）のＡ−Ｂに示すように、開口部４１を有する。
次に、図８（Ｂ）に示すように、後に電極３２となる導電膜３０を形成する。
導電膜３０は、スパッタリング法、ＣＶＤ法、蒸着法等により形成する。
ここでは、スパッタリング法により導電膜３０として厚さ１００ｎｍのＩＴＯ膜を形成する。
次に、導電膜３０上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜３０の一部をエッチングして、電極３２を形成する。この後、マスクを除去する。
以上の工程により、トランジスタ１０を作製することができる。トランジスタ１０は、ＣＡＡＣ化率の高い酸化物半導体膜を有するため、電気特性が優れている。また、信頼性が高い。
＜変形例１＞
トランジスタ１０の作製方法において、一対の電極１９、２０および酸化物半導体膜１７を、ハーフトーンマスク（または、グレートーンマスク、位相差マスクなど）を用いて形成することによって、マスク数及びプロセス工程数を減らすことができる。この場合、酸化物半導体膜１７を形成するためのレジストマスクをアッシングすることなどにより、一対の電極１９、２０を形成するためのレジストマスクを形成する。したがって、一対の電極１９、２０の下には、必ず、酸化物半導体膜１７が設けられる。図１に示すトランジスタ１０を、ハーフトーンを用いて作製したトランジスタの平面図を図３８（Ａ）に示し、断面図を図３８（Ｂ）および図３８（Ｃ）に示す。なお、他の実施の形態においても、ハーフトーンを用いて、酸化物半導体膜および一対の電極を作製することが可能である。
＜変形例２＞
トランジスタ１０の作製方法において、酸化物半導体膜１７と、一対の電極１９、２０との間に、絶縁膜２９があってもよい。この場合は、図３９に示すように、開口部４４、開口部４５において、酸化物半導体膜１７と、一対の電極１９、２０とが接続される。絶縁膜２９は、ゲート絶縁膜１５、酸化物絶縁膜２５、窒化物絶縁膜２７のいずれかと同様の材料を用いて形成することができる。なお、絶縁膜２９は、酸化物半導体膜１７のチャネル領域の上にのみ、設けられていてもよい。
＜変形例３＞
本実施の形態のトランジスタ１０において、酸化物半導体膜１７および一対の電極１９、２０と異なる形態について、説明する。なお、他のトランジスタに適宜本実施の形態を適用することができる。
トランジスタに設けられる一対の電極１９、２０として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体もしくは合金等の酸素と結合しやすい導電材料を用いることができる。この結果、酸化物半導体膜１７に含まれる酸素と一対の電極１９、２０に含まれる導電材料とが結合し、酸化物半導体膜１７において、酸素欠損領域が形成される。また、酸化物半導体膜１７に一対の電極１９、２０を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、酸化物半導体膜１７において、一対の電極１９、２０と接する領域近傍に、低抵抗領域が形成される。低抵抗領域は、一対の電極１９、２０に接し、且つゲート絶縁膜１５と、一対の電極１９、２０の間に形成される。低抵抗領域は、導電性が高いため、酸化物半導体膜１７と一対の電極１９、２０との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
なお、低抵抗領域２１ａ、２１ｂの端部は、一対の電極１９、２０の端部と略一致してもよい。または、一対の電極１９、２０の端部より内側に低抵抗領域の端部が位置してもよい。酸化物半導体膜１７において、低抵抗領域が形成される場合、チャネル長は酸化物半導体膜１７とゲート絶縁膜２８の界面における低抵抗領域の間の距離となる。
また、一対の電極１９、２０を、上記酸素と結合しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。このような積層構造とすることで、一対の電極１９、２０と酸化物絶縁膜２３との界面において、一対の電極１９、２０の酸化を防ぐことが可能であり、一対の電極１９、２０の高抵抗化を抑制することが可能である。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳ膜およびｎｃ−ＯＳ膜の成膜モデルの一例について説明する。
図４６（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳ膜が成膜される様子を示した成膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。
一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０の劈開面について説明する。図４７（Ａ）に、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図４７（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。
図４７（Ａ）より、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧａ−Ｚｎ−Ｏ層は互いに反発する。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図４５中の（１）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０にイオン５１０１を衝突させる場合、図４７（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が飛び出してくる。なお、図４７（Ｃ）は、ペレット５１００をｃ軸に平行な方向から観察した場合の構造である。したがって、ペレット５１００は、二つのＧａ−Ｚｎ−Ｏ層と、Ｉｎ−Ｏ層と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正に帯電する場合がある。ペレット５１００は、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。このように、側面が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳ膜が、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際にインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合がある。上述の図４５中の（２）と（１）の大きさの違いが、プラズマ中での成長分に相当する。ここで、基板５１２０が室温程度である場合、ペレット５１００がこれ以上成長しないためｎｃ−ＯＳ膜となる（図４６（Ｂ）参照。）。成膜可能な温度が室温程度であることから、基板５１２０が大面積である場合でもｎｃ−ＯＳ膜の成膜は可能である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にすることができる。
図４６（Ａ）および図４６（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１３０間には、電位差が与えられているため、基板５１２０からターゲット５１３０に向けて電流が流れている。したがって、ペレット５１００は、基板５１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に与える力を大きくするためには、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットユニットと基板５１２０とが相対的に移動すること、または回転することによって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向への力を受け、様々な方向へ移動することができる。
また、図４６（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ膜中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳ膜となる。なお、基板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未満、または１７０℃以上４００℃未満とすればよい。即ち、基板５１２０が大面積である場合でもＣＡＡＣ−ＯＳ膜の成膜は可能である。
また、ペレット５１００が基板５１２０上で加熱されることにより、原子が再配列し、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１００は、ほぼ単結晶となる。ペレット５１００がほぼ単結晶となることにより、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳ膜は、単結晶酸化物半導体が一枚板のようになっているのではなく、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配列をしている。また、その間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳ膜に縮みなどの変形が生じた場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導体装置に適した構造である。なお、ｎｃ−ＯＳは、ペレット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲットをイオンでスパッタした際に、ペレットだけでなく、酸化亜鉛などが飛び出す場合がある。酸化亜鉛はペレットよりも軽量であるため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図４８に断面模式図を示す。
図４８（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ａの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１２０の加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図４８（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと同化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５１０５ｂの別の側面と接するように配置する。
次に、図４８（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらにペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図４８（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面において、酸化亜鉛とともにターゲットから飛び出した複数の粒子５１０３が基板５１２０の加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳ膜が形成される。したがって、ＣＡＡＣ−ＯＳ膜は、ｎｃ−ＯＳ膜よりも一つ一つのペレットが大きくなる。上述の図４５中の（３）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット５１００の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。大きなペレットは、単結晶構造を有する。例えば、大きなペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。したがって、トランジスタのチャネル形成領域が、大きなペレットよりも小さい場合、チャネル形成領域として単結晶構造を有する領域を用いることができる。また、ペレットが大きくなることで、トランジスタのチャネル形成領域、ソース領域およびドレイン領域として単結晶構造を有する領域を用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳ膜の成膜が可能であることがわかる。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳ膜を成膜することは可能である。
また、ＣＡＡＣ−ＯＳ膜は、被形成面である基板５１２０の上面に凹凸がある場合でも、その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面が原子レベルで平坦な場合、ペレット５１００はａｂ面と平行な平面である平板面を下に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳ膜を得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳ膜は、ペレット５１００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１２０が凹凸を有するため、ＣＡＡＣ−ＯＳ膜は、ペレット５１００間に隙間が生じやすい場合がある。ただし、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳ膜とすることができる。
したがって、ＣＡＡＣ−ＯＳ膜は、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳ膜が成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳ膜を得ることができる。
なお、本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置およびその作製方法について図面を参照して説明する。なお、本実施の形態に示すトランジスタは、実施の形態１に示すトランジスタと比較して、酸化物半導体膜を介して２つのゲート電極を有する点が異なる。
図９（Ａ）乃至図９（Ｃ）に、半導体装置が有するトランジスタ４０の上面図および断面図を示す。図９（Ａ）はトランジスタ４０の上面図であり、図９（Ｂ）は、図９（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図９（Ｃ）は、図９（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図９（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜２７などを省略している。
図９（Ｂ）および図９（Ｃ）に示すトランジスタ４０は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１およびゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、酸化物半導体膜１７、および一対の電極１９、２０上に、酸化物絶縁膜２３、酸化物絶縁膜２５、および窒化物絶縁膜２７で構成されるゲート絶縁膜２８と、ゲート絶縁膜２８上に形成されるゲート電極３１とを有する。ゲート電極３１は、ゲート絶縁膜１５およびゲート絶縁膜２８に設けられた開口部４２、４３においてゲート電極１３と接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極３２が、窒化物絶縁膜２７上に形成される。なお、電極３２は画素電極として機能する。
本実施の形態に示すトランジスタ４０は、チャネル幅方向において、ゲート電極１３およびゲート電極３１の間に、ゲート絶縁膜１５およびゲート絶縁膜２８を介して酸化物半導体膜１７が設けられている。また、ゲート電極３１は図９（Ａ）に示すように、上面からみて、ゲート絶縁膜２８を介して酸化物半導体膜１７の端部と重なる。また、チャネル長が０．５μｍ以上６．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下であることが好ましい。
ゲート絶縁膜１５およびゲート絶縁膜２８には複数の開口部を有する。代表的には、図９（Ｂ）に示すように、一対の電極１９、２０の一方を露出する開口部４１を有する。また、図９（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜１７を挟む開口部４２、４３を有する。即ち、酸化物半導体膜１７の側面の外側に開口部４２、４３を有する。開口部４１において、一対の電極１９、２０の一方、ここでは電極２０と電極３２が接続する。また、開口部４２、４３において、ゲート電極１３およびゲート電極３１が接続する。即ち、チャネル幅方向において、ゲート電極１３およびゲート電極３１は、ゲート絶縁膜１５およびゲート絶縁膜２８を介して酸化物半導体膜１７を囲む。また、チャネル幅方向において、ゲート絶縁膜２８を介して酸化物半導体膜１７の側面と開口部４２、４３に設けられたゲート電極３１が位置する。
ゲート電極１３およびゲート電極３１を有し、且つゲート電極１３およびゲート電極３１を同電位とし、且つ酸化物半導体膜１７の側面がゲート電極３１と対向することで、さらには、チャネル幅方向において、ゲート電極１３およびゲート電極３１が、ゲート絶縁膜１５およびゲート絶縁膜２８を介して酸化物半導体膜１７を囲むことで、酸化物半導体膜１７においてキャリアが、ゲート絶縁膜１５、２８と酸化物半導体膜１７との界面のみでなく、酸化物半導体膜１７の広い範囲において流れるため、トランジスタ４０におけるキャリアの移動量が増加する。この結果、トランジスタ４０のオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上、さらには２０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。なお、トランジスタのチャネル長（Ｌ長ともいう。）を０．５μｍ以上６．５μｍ以下、より好ましくは１μｍより大きく２．５μｍ以下とすることで、電界効果移動度の増加が顕著である。また、チャネル長が０．５μｍ以上６．５μｍ以下のように小さいことで、チャネル幅も小さくすることが可能である。このため、ゲート電極１３およびゲート電極３１の接続部を複数有しても、トランジスタの面積を縮小することが可能である。
また、エッチング等で加工された酸化物半導体膜１７の端部においては、加工におけるダメージにより欠陥が形成される共に、不純物付着などにより汚染される。このため、トランジスタにおいてゲート電極１３およびゲート電極３１の一方のみ形成される場合、酸化物半導体膜１７が真性または実質的に真性であっても、電界などのストレスが与えられることによって酸化物半導体膜１７の端部は活性化され、ｎ型（低抵抗領域）となりやすい。また、当該ｎ型の端部が、図９（Ａ）の破線３３、３４のように、一対の電極１９、２０の間に設けられると、ｎ型の領域がキャリアのパスとなってしまい、寄生チャネルが形成される。この結果、ドレイン電流はしきい値電圧近傍で段階的に上昇し、且つしきい値電圧がマイナスシフトしたトランジスタとなってしまう。しかしながら、図９（Ｃ）に示すように、同電位であるゲート電極１３およびゲート電極３１を有し、チャネル幅方向において、ゲート電極３１がゲート絶縁膜２８を介して、ゲート電極３１と酸化物半導体膜１７の側面が位置するトランジスタにおいて、ゲート電極３１の電界が酸化物半導体膜１７の側面にも影響する。この結果、酸化物半導体膜１７の端部における寄生チャネルの発生が抑制される。この結果、ドレイン電流が、しきい値電圧近傍で段階的に上昇することのない、電気特性の優れたトランジスタとなる。
また、ゲート電極１３およびゲート電極３１を有することで、それぞれが外部からの電界を遮蔽する機能を有するため、基板１１およびゲート電極１３の間、ゲート電極３１上に存在する固定電荷が酸化物半導体膜１７に影響しない。この結果、ストレス試験（例えば、ゲート電極にマイナスの電位を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
ゲート電極３１は、実施の形態１に示す電極３２と同じ材料を用いて、電極３２と同時に形成することができる。
次に、図９に示すトランジスタ４０の作製方法について、図６乃至図８、および図１０を用いて説明する。なお、図６乃至図８、および図１０において、図９（Ａ）のＡ−Ｂに示すチャネル長方向の断面図およびＣ−Ｄに示すチャネル幅方向の断面図を示す。
実施の形態１と同様に図６乃至図８（Ａ）の工程を経て、基板１１上に、ゲート電極、１３、絶縁膜１４、酸化物半導体膜１７、一対の電極１９、２０、酸化物絶縁膜２２、酸化物絶縁膜２４、および窒化物絶縁膜２６を形成する。なお、図６乃至図８（Ａ）の工程において、第１のフォトマスク乃至第３のフォトマスクを用いたフォトリソグラフィ工程を行っている。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
次に、窒化物絶縁膜２６上に第４のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、絶縁膜１４、酸化物絶縁膜２２、酸化物絶縁膜２４、および窒化物絶縁膜２６のそれぞれ一部をエッチングして、ゲート絶縁膜１５と、酸化物絶縁膜２３、酸化物絶縁膜２５、および窒化物絶縁膜２７で構成されるゲート絶縁膜２８とを形成する。なお、ゲート絶縁膜２８には、図１０（Ａ）のＡ−Ｂに示すように、開口部４１を有する。また、ゲート絶縁膜１５およびゲート絶縁膜２８には、図１０（Ａ）のＣ−Ｄに示すように、開口部４２、４３を有する。
次に、図１０（Ｂ）に示すように、後にゲート電極３１および電極３２となる導電膜３０を形成する。
次に、導電膜３０上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜３０の一部をエッチングして、ゲート電極３１および電極３２を形成する。この後、マスクを除去する。
なお、図１０（Ｃ）に示すように、チャネル幅方向において、ゲート絶縁膜１５およびゲート絶縁膜２８に設けられる開口部に設けられるゲート電極３１と酸化物半導体膜１７の側面が、ゲート絶縁膜２８を介して位置するように、ゲート電極３１を形成する。
以上の工程により、トランジスタ４０を作製することができる。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート電極３１が、ゲート絶縁膜１５およびゲート絶縁膜２８に設けられる開口部４２、４３において、酸化物半導体膜１７の側面と対向することで、ゲート電極３１の電界が酸化物半導体膜１７の端部に影響し、酸化物半導体膜１７の端部における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。また、酸化物半導体膜１７の側面においても、ゲート電極３１の電界の影響を受け、酸化物半導体膜１７の広い範囲においてキャリアが流れるため、トランジスタの電界効果移動度が上昇すると共に、オン電流が増大する。
上記より、酸化物半導体膜を有するトランジスタを備えた半導体装置において電気特性の優れた半導体装置を得ることができる。また、酸化物半導体膜を有するトランジスタを備えた半導体装置において、信頼性の高い半導体装置を得ることができる。
なお、本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。
＜変形例１＞
図１および図９と異なる構造のトランジスタについて、図１１を用いて説明する。図１１に示すトランジスタ５０は、チャネル幅方向において、酸化物半導体膜１７の一方の側面の外側において、ゲート電極１３およびゲート電極５１が接続するが、酸化物半導体膜１７の他方の側面の外側において、ゲート絶縁膜１５およびゲート絶縁膜２８を介して、ゲート電極１３およびゲート電極５１が対向する点が、実施の形態２に示す他のトランジスタと異なる。
図１１（Ａ）乃至図１１（Ｃ）に、半導体装置が有するトランジスタ５０の上面図および断面図を示す。図１１（Ａ）はトランジスタ５０の上面図であり、図１１（Ｂ）は、図１１（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１１（Ｃ）は、図１１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１１（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜２７などを省略している。
図１１（Ａ）乃至図１１（Ｃ）に示すトランジスタ５０は、チャネルエッチ型のトランジスタであり、酸化物絶縁膜２３、酸化物絶縁膜２５、および窒化物絶縁膜２７は、ゲート絶縁膜２８として機能する。また、窒化物絶縁膜２７上に形成されるゲート電極５１を有する。ゲート電極５１は、ゲート絶縁膜１５およびゲート絶縁膜２８に設けられた開口部４２においてゲート電極１３に接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極３２がゲート絶縁膜２８上に形成される。なお、電極３２は画素電極として機能する。
ゲート電極５１は、実施の形態１に示す電極３２と同様の材料を用いて、同時に形成することができる。
本実施の形態に示すトランジスタ５０は、ゲート電極１３およびゲート電極５１の間に酸化物半導体膜１７が設けられている。また、ゲート電極５１は図１１（Ａ）に示すように、上面から見て、ゲート絶縁膜２８を介して酸化物半導体膜１７の端部と重なる。
また、図１１（Ｃ）に示すように、酸化物半導体膜１７の一方の側面の外側においては、ゲート絶縁膜１５およびゲート絶縁膜２８に設けられた開口部４２において、ゲート電極５１はゲート電極１３と接続する。また、ゲート電極５１は開口部４２に設けられるゲート電極５１と酸化物半導体膜１７の側面がゲート絶縁膜２８を介して位置する。また、酸化物半導体膜１７の他方の側面の外側においては、ゲート電極５１はゲート電極１３と接続しない。また、ゲート電極５１端部は、酸化物半導体膜１７の側面の外側に位置する。
次に、トランジスタ５０の作製工程について説明する。
図６乃至図８（Ａ）の工程を経て、基板１１上にゲート電極１３、絶縁膜１４、酸化物半導体膜１７、一対の電極１９、２０、酸化物絶縁膜２３、酸化物絶縁膜２４、および窒化物絶縁膜２６を形成する。なお、当該工程においては、第１のフォトマスク乃至第３のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、第４のフォトマスクを用いたフォトリソグラフィ工程により窒化物絶縁膜２６上にマスクを形成した後、絶縁膜１４、酸化物絶縁膜２３、酸化物絶縁膜２４、および窒化物絶縁膜２６の一部をエッチングして、図１１（Ａ）および図１１（Ｂ）に示す開口部４１、さらにゲート絶縁膜１５もエッチングして図１１（Ａ）および図１１（Ｃ）に示す開口部４２を形成する。
次に、図１０（Ａ）に示す工程と同様に、導電膜３０を形成する。次に、第５のフォトマスクを用いたフォトリソグラフィ工程により導電膜３０上にマスクを形成した後、導電膜３０の一部をエッチングして、図１１（Ａ）乃至図１１（Ｃ）に示すゲート電極５１および電極３２を形成する。
以上の工程により、トランジスタ５０を作製することができる。
＜変形例２＞
図１、図９、および図１１と異なる構造のトランジスタについて、図１２を用いて説明する。図１２に示すトランジスタ６０は、ゲート電極１３およびゲート電極６４が、導電膜６２を介して接続している点が、実施の形態１および実施の形態２に示す他のトランジスタと異なる。
図１２（Ａ）乃至図１２（Ｃ）に、半導体装置が有するトランジスタ６０の上面図および断面図を示す。図１２（Ａ）はトランジスタ６０の上面図であり、図１２（Ｂ）は、図１２（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１２（Ｃ）は、図１２（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１２（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜２７などを省略している。
図１２（Ｂ）および図１２（Ｃ）に示すトランジスタ６０は、チャネルエッチ型のトランジスタであり、酸化物絶縁膜２３、酸化物絶縁膜２５、および窒化物絶縁膜２７はゲート絶縁膜２８として機能する。また、窒化物絶縁膜２７上に形成されるゲート電極６４を有する。ゲート電極６４は、導電膜６２を介して、ゲート電極１３に接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極３２がゲート絶縁膜２８上に形成される。なお、電極３２は画素電極として機能する。
導電膜６２は、実施の形態１に示す一対の電極１９、２０と同様の材料および作製方法を適宜用いて形成することができる。また、導電膜６２は、一対の電極１９、２０と同時に形成される。ゲート電極６４は、実施の形態１に示す電極３２と同様の材料を用い、同時に形成することができる。
本実施の形態に示すトランジスタ６０は、ゲート電極１３およびゲート電極６４の間に酸化物半導体膜１７が設けられている。また、ゲート電極６４は図１２（Ａ）に示すように、上面から見て、ゲート絶縁膜２８を介して酸化物半導体膜１７の端部と重なる。
また、図１２（Ｃ）に示すように、ゲート絶縁膜１５に設けられた開口部６１において、導電膜６２がゲート電極１３と接続する。また、ゲート絶縁膜２８に設けられた開口部６３において、ゲート電極６４は導電膜６２と接続する。即ち、導電膜６２を介してゲート電極１３およびゲート電極６４は電気的に接続する。また、ゲート電極１３およびゲート電極６４と同電位である導電膜６２は酸化物半導体膜１７の側面と対向する。
なお、トランジスタ６０は、図１２（Ｃ）に示すようにチャネル幅方向において、酸化物半導体膜１７の一方の側面の外側のみにおいて、ゲート電極１３およびゲート電極６４が導電膜６２を介して接続するが、酸化物半導体膜１７の両方の側面の外側において、ゲート電極１３およびゲート電極６４が導電膜６２を介して接続してもよい。
次に、トランジスタ６０の作製工程について説明する。
図６の工程を経て、基板１１上に、ゲート電極１３、絶縁膜１４、および酸化物半導体膜１７を形成する。当該工程においては、第１のフォトマスクおよび第２のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、第３のフォトマスクを用いたフォトリソグラフィ工程により絶縁膜１４上にマスクを形成した後、絶縁膜１４の一部をエッチングして、図１２（Ａ）および図１２（Ｃ）に示す開口部６１を形成する。
次に、図７（Ａ）および図７（Ｂ）に示す工程と同様に、第４のフォトマスクを用いたフォトリソグラフィ工程により導電膜１８上にマスクを形成した後、導電膜１８の一部をエッチングして、一対の電極１９、２０、および導電膜６２を形成する。
次に、図８（Ａ）に示す工程と同様に、酸化物絶縁膜２３、酸化物絶縁膜２４、および窒化物絶縁膜２６を形成する。次に、第５のフォトマスクを用いたフォトリソグラフィ工程により窒化物絶縁膜２６上にマスクを形成した後、窒化物絶縁膜２６の一部をエッチングして、図１２（Ａ）および図１２（Ｃ）に示す開口部４１、６３を形成する。
次に、図１０（Ｂ）に示す工程と同様に、導電膜３０を形成する。次に、第６のフォトマスクを用いたフォトリソグラフィ工程により導電膜３０上にマスクを形成した後、導電膜３０の一部をエッチングして、図１２（Ａ）乃至図１２（Ｃ）に示すゲート電極６４および電極３２を形成する。
以上の工程により、トランジスタ６０を作製することができる。
＜変形例３＞
図１、図９、図１１、および図１２と異なる構造のトランジスタについて、図１３を用いて説明する。図１３に示すトランジスタ８０は、一対の電極１９、２０の一方に接続する電極９２が窒化物絶縁膜８７上に形成される。また、酸化物半導体膜１７および一対の電極１９、２０上に、トランジスタごとに分離された酸化物絶縁膜８３および酸化物絶縁膜８５を有する点が、実施の形態１および実施の形態２に示す他のトランジスタと異なる。
図１３（Ａ）乃至図１３（Ｃ）に、半導体装置が有するトランジスタ８０の上面図および断面図を示す。図１３（Ａ）はトランジスタ８０の上面図であり、図１３（Ｂ）は、図１３（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１３（Ｃ）は、図１３（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１３（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１５、酸化物絶縁膜８３、酸化物絶縁膜８５、窒化物絶縁膜８７などを省略している。
図１３（Ｂ）および図１３（Ｃ）に示すトランジスタ８０は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１およびゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７と、酸化物半導体膜１７に接する一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、酸化物半導体膜１７、および一対の電極１９、２０上に、酸化物絶縁膜８３、酸化物絶縁膜８５、および窒化物絶縁膜８７で構成されるゲート絶縁膜８８と、ゲート絶縁膜８８上に形成されるゲート電極９１とを有する。ゲート電極９１は、ゲート絶縁膜１５および窒化物絶縁膜８７に設けられた開口部９４においてゲート電極１３と接続する。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極９２が、窒化物絶縁膜８７上に形成される。電極９２は窒化物絶縁膜８７に設けられた開口部９３において、電極２０と接続する。なお、電極９２は画素電極として機能する。
また、ゲート絶縁膜１５は、窒化物絶縁膜１５ａおよび酸化物絶縁膜１５ｂで形成される。酸化物絶縁膜１５ｂは、酸化物半導体膜１７、一対の電極１９、２０、および酸化物絶縁膜８３と重複する領域に形成される。
窒化物絶縁膜１５ａとして、窒化シリコン膜を用いて形成する。また、酸化物絶縁膜１５ｂは、実施の形態１に示すゲート絶縁膜１５において列挙した酸化物を適宜用いることができる。また、窒化物絶縁膜１５ａおよび酸化物絶縁膜１５ｂはそれぞれ、絶縁膜１４に列挙した作製方法を適宜用いることができる。また、酸化物絶縁膜８３は、実施の形態１に示す酸化物絶縁膜２３と同様の材料および作製方法を適宜用いて形成することができる。また、酸化物絶縁膜８５は、実施の形態１に示す酸化物絶縁膜２５と同様の材料および作製方法を適宜用いて形成することができる。窒化物絶縁膜８７は、実施の形態１に示す窒化物絶縁膜２７と同様の材料および作製方法を適宜用いて形成することができる。また、ゲート電極９１および電極９２は、実施の形態１に示すゲート電極３１および電極３２と同様の材料および作製方法を適宜用いて形成することができる。
また、酸化物絶縁膜８３および酸化物絶縁膜８５は、トランジスタごとに分離されており、且つ酸化物半導体膜１７と重畳する。具体的には、図１３（Ｂ）に示すチャネル長方向において、一対の電極１９、２０上に酸化物絶縁膜８３および酸化物絶縁膜８５の端部が位置し、図１３（Ｃ）に示すチャネル幅方向において、酸化物半導体膜１７の外側に酸化物絶縁膜８３および酸化物絶縁膜８５の端部が位置する。また、窒化物絶縁膜８７は、酸化物絶縁膜８３および酸化物絶縁膜８５の上面および側面を覆うように形成され、窒化物絶縁膜１５ａと接する。なお、酸化物絶縁膜８３および酸化物絶縁膜８５の端部は、チャネル長方向において、一対の電極１９、２０に設けられず、窒化物絶縁膜１５ａ上に設けられてもよい。
また、図１３（Ｃ）に示すチャネル幅方向において、酸化物絶縁膜８３および酸化物絶縁膜８５の側面を介して、ゲート電極９１と酸化物半導体膜１７の側面が位置する。
本実施の形態に示すトランジスタ８０は、チャネル幅方向において、ゲート電極１３およびゲート電極９１の間に、ゲート絶縁膜１５およびゲート絶縁膜８８を介して酸化物半導体膜１７が設けられている。また、ゲート電極９１は図１３（Ａ）に示すように、上面からみて、ゲート絶縁膜８８を介して酸化物半導体膜１７の端部と重なる。
図１３（Ｃ）に示すように、酸化物半導体膜１７の一方の側面の外側においては、ゲート絶縁膜１５および窒化物絶縁膜８７に設けられた開口部９４において、ゲート電極９１はゲート電極１３と接続する。また、酸化物絶縁膜８３、８５および窒化物絶縁膜８７の側面を介して、ゲート電極９１と酸化物半導体膜１７の側面とが位置する。また、酸化物半導体膜１７の他方の側面の外側においては、ゲート電極９１はゲート電極１３と接続しない。また、ゲート電極９１端部は、酸化物半導体膜１７の側面の外側に位置する。
なお、トランジスタ８０は、図１３（Ｃ）に示すようにチャネル幅方向において、酸化物半導体膜１７の一方の側面の外側のみにおいて、ゲート電極１３およびゲート電極９１が接続するが、酸化物半導体膜１７の両方の側面の外側において、ゲート電極１３およびゲート電極９１が接続してもよい。
本実施の形態に示すトランジスタ８０において、酸化物半導体膜１７および酸化物絶縁膜８５は、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７により、周囲を囲まれている。窒化物絶縁膜１５ａおよび窒化物絶縁膜８７は、酸素の拡散係数が低く、酸素に対するバリア性を有するため、酸化物絶縁膜８５に含まれる酸素の一部を効率よく酸化物半導体膜１７に移動させることが可能であり、酸化物半導体膜１７の酸素欠損量を減らすことが可能である。また、窒化物絶縁膜１５ａおよび窒化物絶縁膜８７は、水、水素等の拡散係数が低く、水、水素等に対するバリア性を有するため、外部から酸化物半導体膜１７への水、水素等の拡散を防ぐことが可能である。これらの結果、トランジスタ８０は、信頼性の高いトランジスタとなる。
次に、トランジスタ８０の作製工程について説明する。
トランジスタ８０は、図６乃至図７（Ｂ）に示す工程と同様の工程を経て、基板上に、ゲート電極１３、窒化物絶縁膜１４ａ、酸化物絶縁膜１４ｂ、酸化物半導体膜１７、一対の電極１９、２０を形成する。当該工程においては、第１のフォトマスク乃至第３のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、図１４（Ａ）に示すように、酸化物絶縁膜２２および酸化物絶縁膜２４を形成する。次に、加熱処理を行って、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１７に移動させ、酸化物半導体膜１７に含まれる酸素欠損量を低減することができる。
次に、第４のフォトマスクを用いたフォトリソグラフィ工程により、酸化物絶縁膜２４上にマスクを形成した後、酸化物絶縁膜２２および酸化物絶縁膜２４の一部をエッチングして、トランジスタごとに分離された酸化物絶縁膜８３および酸化物絶縁膜８５を形成する。なお、酸化物絶縁膜８３のエッチングと共に、酸化物絶縁膜１４ｂの一部もエッチングされる。この結果、図１４（Ｂ）に示すように、エッチングされた酸化物絶縁膜１５ｂが形成される。即ち、後に段差を有するゲート絶縁膜１５が形成される。
次に、図１４（Ｃ）に示す窒化物絶縁膜８６を形成する。当該工程において、Ｃ−Ｄに示すチャネル幅方向において、窒化物絶縁膜１４ａおよび窒化物絶縁膜８６が接する。即ち、酸化物半導体膜１７および酸化物絶縁膜８５は、窒化物絶縁膜１５ａ及び窒化物絶縁膜８６により周囲を囲まれている。
次に、第５のフォトマスクを用いたフォトリソグラフィ工程により、窒化物絶縁膜８６上にマスクを形成した後、窒化物絶縁膜８６の一部をエッチングして、開口部９３を形成する。また、窒化物絶縁膜１４ａおよび窒化物絶縁膜８６の一部をエッチングして、開口部９４を形成すると共に、窒化物絶縁膜１５ａ及び窒化物絶縁膜８７を形成する（図１４（Ｄ）参照）。
この後、図１５（Ａ）に示すように、後にゲート電極９１および電極９２となる導電膜９０を形成する。導電膜９０は、実施の形態１に示す導電膜３０と同様に形成することができる。
次に、導電膜９０上に第６のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜９０の一部をエッチングして、ゲート電極９１および電極９２を形成する。この後、マスクを除去する（図１５（Ｂ）参照。）。
なお、図１５（Ｂ）に示すように、チャネル幅方向において、酸化物半導体膜１７と酸化物絶縁膜８３及び酸化物絶縁膜８５及び窒化物絶縁膜８７との側面を介して位置するように、ゲート電極９１を形成する。
この後、加熱処理を行ってもよい。酸化物絶縁膜８５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。また、窒化物絶縁膜１５ａおよび窒化物絶縁膜８７は酸素に対するバリア性が高い。これらのため、当該加熱処理において、酸化物絶縁膜８５に含まれる酸素の外部への拡散を低減することができる。また、酸化物半導体膜１７に含まれる酸素の外部への拡散を低減することができる。この結果、酸化物半導体膜１７の酸素欠損を低減することができる。さらに、窒化物絶縁膜１５ａおよび窒化物絶縁膜８７は、水素、水等に対するバリア性が高く、外部からの酸化物半導体膜１７への水素、水等の拡散を低減することができる。このため、酸化物半導体膜１７の水素、水等を低減することができる。この結果、信頼性の高いトランジスタを作製することができる。
以上の工程により、トランジスタ８０を作製することができる。
＜変形例４＞
本実施の形態に示すトランジスタにおいて、図３８に示すトランジスタと同様に、一対の電極１９、２０および酸化物半導体膜１７の作製方法において、一対の電極１９、２０および酸化物半導体膜１７を、ハーフトーンマスク（または、グレートーンマスク、位相差マスクなど）を用いて形成することによって、マスク数及びプロセス工程数を減らすことができる。図９において、ハーフトーンを用いて作製したトランジスタの平面図を図４０（Ａ）に示し、断面図を図４０（Ｂ）および図４０（Ｃ）に示す。
（実施の形態３）
本実施の形態では、先の実施の形態とは異なる構成を有する本発明の一態様である半導体装置について、図１６を参照して説明する。
図１６（Ａ）および図１６（Ｂ）に、半導体装置が有するトランジスタ４５０の上面図および断面図を示す。図１６（Ａ）はトランジスタ４５０の上面図であり、図１６（Ｂ）は、図１６（Ａ）の一点鎖線Ａ−Ｂ間、および一点鎖線Ｃ−Ｄ間の断面図である。なお、図１６（Ｂ）では、明瞭化のため、基板４００、絶縁膜４０２、絶縁膜４１４などを省略している。
図１６（Ａ）および図１６（Ｂ）に示すトランジスタ４５０は、基板４００上の凸部を有する絶縁膜４０２と、絶縁膜４０２の凸部上の酸化物半導体膜４０６と、酸化物半導体膜４０６の側面および上面に接する一対の電極４０８ａ、４０８ｂと、一対の電極４０８ａ、４０８ｂ上において酸化物半導体膜４０６と接するゲート絶縁膜４１０と、ゲート絶縁膜４１０の上面に接し、酸化物半導体膜４０６の側面および上面に対向するゲート電極４１２と、を有する。なお、一対の電極４０８ａ、４０８ｂおよびゲート電極４１２上の絶縁膜４１４をトランジスタ４５０の要素に含めてもよい。
図１６（Ｂ）に示すように、トランジスタ４５０において、一対の電極４０８ａ、４０８ｂは、チャネルが形成される酸化物半導体膜４０６の側面と接する。また、チャネル幅方向の断面において、ゲート電極４１２は酸化物半導体膜４０６の上面および側面と対向して設けられており、ゲート電極４１２の電界によって酸化物半導体膜４０６を電気的に取り囲むことができる。ここで、ゲート電極４１２の電界によってチャネル（またはチャネルが形成される酸化物半導体膜４０６）を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。トランジスタ４５０は、ｓ−ｃｈａｎｎｅｌ構造を有することで、酸化物半導体膜４０６の全体（バルク）にチャネルを形成することが可能となる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、高いオン電流を得ることができる。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタのチャネル長を、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とし、かつ、トランジスタのチャネル幅を、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とする。
なお、チャネル長とは、上面図において、半導体膜とゲート電極とが重なる領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との距離をいう。すなわち、図１６（Ａ）では、チャネル長は、酸化物半導体膜４０６とゲート電極４１２とが重なる領域における、一対の電極４０８ａ、４０８ｂ間の距離となる。チャネル幅とは、半導体膜とゲート電極とが重なる領域における、ソースとドレインとが平行に向かい合っている領域の長さをいう。すなわち、図１６（Ａ）では、チャネル幅は、酸化物半導体膜４０６とゲート電極４１２とが重なる領域における、一対の電極４０８ａ、４０８ｂがそれぞれ平行に向かい合っている長さをいう。
以下、トランジスタ４５０に含まれる構成要素の詳細を説明する。ただし、トランジスタ４５０に含まれる、基板４００、酸化物半導体膜４０６、ゲート絶縁膜４１０およびゲート電極４１２は、それぞれ先の基板１１、酸化物半導体膜１７、ゲート絶縁膜１５およびゲート電極１３についての説明を参酌することができるため、詳細な説明は省略する。酸化物半導体膜４０６は、透過電子回折測定を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、配向性を示す輝点を有する回折パターンが観察される割合（即ち、ＣＡＡＣ化率）が、７０％以上１００％未満、好ましくは８０％以上１００％未満である領域を有する。
なお、トランジスタ４５０に含まれるゲート絶縁膜４１０は、ゲート電極４１２をマスクとして自己整合的に加工されている場合を例に示している。ただし、本発明の実施の形態はこれに限られず、ゲート絶縁膜４１０によって一対の電極４０８ａ、４０８ｂの上面を覆う構成としてもよい。
トランジスタ４５０において、絶縁膜４０２としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。ただし、絶縁膜４０２は、基板４００からの不純物の拡散を防止する役割を有するほか、チャネルが形成される酸化物半導体膜４０６に酸素を供給する役割を担うことができる。したがって、絶縁膜４０２としては、酸素を含む絶縁膜を適用することが好ましく、化学量論的組成よりも多い酸素を含む絶縁膜を適用することがより好ましい。なお、絶縁膜４０２が積層構造の場合には、少なくとも酸化物半導体膜４０６と接する領域において、酸素を含む絶縁膜を適用することが好ましい。例えば、絶縁膜４０２を窒化シリコン膜および酸化窒化シリコン膜の積層構造として、酸化窒化シリコン膜において酸化物半導体膜４０６と接する構成とすればよい。
また、基板４００が他の素子が形成された基板である場合、絶縁膜４０２は、層間絶縁膜としての機能も有する。その場合、絶縁膜４０２の表面が平坦化されていてもよい。例えば、絶縁膜４０２にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行えばよい。
なお、絶縁膜４０２の凸部は、絶縁膜４０２上に接する酸化物半導体膜４０６を島状に加工するためのエッチング工程において、該島状の酸化物半導体膜４０６から露出した絶縁膜４０２がエッチングされて、当該領域の絶縁膜４０２の膜厚が減少して形成される。ただし、酸化物半導体膜４０６のエッチング条件によっては、絶縁膜４０２は凸部を有さない場合がある。
一対の電極４０８ａ、４０８ｂには、酸化物半導体膜から酸素を引き抜く性質を有する導電膜を用いると好ましい。例えば、酸化物半導体膜から酸素を引き抜く性質を有する導電膜として、アルミニウム、チタン、クロム、ニッケル、モリブデン、タンタル、タングステンなどを含む導電膜が挙げられる。
酸化物半導体膜から酸素を引き抜く性質を有する導電膜の作用により、酸化物半導体膜４０６中の酸素が脱離し、酸化物半導体膜中に酸素欠損を形成する場合がある。酸素の引き抜きは、高い温度で加熱するほど起こりやすい。トランジスタの作製工程には、いくつかの加熱工程があることから、酸化物半導体膜４０６の一対の電極４０８ａ、４０８ｂと接触した近傍の領域には酸素欠損が形成される可能性が高い。また、加熱により該酸素欠損のサイトに水素が入りこみ、酸化物半導体膜４０６がｎ型化する場合がある。したがって、一対の電極４０８ａ、４０８ｂの作用により、酸化物半導体膜４０６と、一対の電極４０８ａ、４０８ｂと、が接する領域を低抵抗化させ、トランジスタ４５０のオン抵抗を低減することができる。
なお、チャネル長が小さい（例えば２００ｎｍ以下、または１００ｎｍ以下）トランジスタを作製する場合、ｎ型化領域の形成によってソース−ドレイン間が短絡してしまうことがある。そのため、チャネル長が小さいトランジスタを形成する場合は、ソース電極およびドレイン電極に酸化物半導体膜４０６から適度に酸素を引き抜く性質を有する導電膜を用いればよい。適度に酸素を引き抜く性質を有する導電膜としては、例えば、ニッケル、モリブデンまたはタングステンを含む導電膜などがある。
また、チャネル長がごく小さい（４０ｎｍ以下、または３０ｎｍ以下）トランジスタを作製する場合、一対の電極４０８ａ、４０８ｂとして、酸化物半導体膜４０６からほとんど酸素を引き抜くことのない導電膜を用いればよい。酸化物半導体膜４０６からほとんど酸素を引き抜くことのない導電膜としては、例えば、窒化タンタル、窒化チタン、またはルテニウムを含む導電膜などがある。なお、複数種の導電膜を積層しても構わない。
トランジスタ４５０としてチャネル長をごく小さくする場合、導電膜のエッチングによって形成される一対の電極４０８ａ、４０８ｂの端部が丸みを帯びる（曲面を有する）場合がある。また、導電膜をエッチングする際、一対の電極４０８ａ、４０８ｂから露出した絶縁膜４０２がエッチングされて、当該領域の絶縁膜４０２の膜厚が減少することがある。
トランジスタ４５０上に設けられる絶縁膜４１４としては、酸化物半導体膜４０６およびゲート絶縁膜４１０よりも酸素に対する透過性が低い（酸素に対するバリア性を有する）絶縁膜を設けることが好ましい。ゲート絶縁膜４１０に接して酸素に対するバリア性を有する絶縁膜４１４を設けることで、ゲート絶縁膜４１０およびそれに接する酸化物半導体膜４０６からの酸素の脱離を抑制することができる。このような絶縁膜として、例えば、酸化アルミニウム膜、窒化シリコン膜または窒化酸化シリコン膜を設けることができる。
なお、酸化物半導体膜４０６への水素の混入を抑制するために、絶縁膜４１４に含まれる水素濃度を低減することが好ましい。具体的には、絶縁膜４１４に含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満とすることが好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３未満とすることがより好ましい。また、酸化アルミニウム膜は、酸素に対するバリア性に加えて水素に対するバリア性を有する膜である。よって、絶縁膜４１４として酸化アルミニウム膜を適用することは好適である。また、絶縁膜４１４は積層構造としてもよい。絶縁膜４１４を積層構造とする場合には、一対の電極４０８ａ、４０８ｂおよびゲート電極４１２に接する酸素に対するバリア性を有する絶縁膜を含んでなる構成とすることが好ましい。
以上示した本実施の形態の構成、方法などは、他の実施の形態の構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態１乃至実施の形態３と比較して、酸化物半導体膜を複数備えた多層膜を有する点が異なる。
図１７（Ａ）乃至図１７（Ｃ）に、半導体装置が有するトランジスタ９５ａの上面図および断面図を示す。図１７（Ａ）はトランジスタ９５ａの上面図であり、図１７（Ｂ）は、図１７（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１７（Ｃ）は、図１７（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１７（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜２７などを省略している。
図１７（Ａ）に示すトランジスタ９５ａは、ゲート絶縁膜１５を介して、ゲート電極１３と重なる多層膜９６と、多層膜９６に接する一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、多層膜９６、および一対の電極１９、２０上には、酸化物絶縁膜２３、酸化物絶縁膜２５、および窒化物絶縁膜２７が形成される。
本実施の形態に示すトランジスタ９５ａにおいて、多層膜９６は、酸化物半導体膜１７および酸化物半導体膜９７を有する。即ち、多層膜９６は２層構造である。また、酸化物半導体膜１７の一部がチャネル領域として機能する。また、多層膜９６に接するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。即ち、酸化物半導体膜１７と酸化物絶縁膜２３との間に、酸化物半導体膜９７が設けられている。
酸化物半導体膜９７は、酸化物半導体膜１７を構成する元素の一種以上から構成される酸化物半導体膜である。このため、酸化物半導体膜１７と酸化物半導体膜９７との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜９７は、少なくともＩｎもしくはＺｎを含む金属酸化物膜で形成され、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物半導体膜１７よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜９７の伝導帯の下端のエネルギーと、酸化物半導体膜１７の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜９７の電子親和力と、酸化物半導体膜１７の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体膜９７は、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。
酸化物半導体膜９７として、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜９７のエネルギーギャップを大きくする。（２）酸化物半導体膜９７の電子親和力を小さくする。（３）外部からの不純物の拡散を低減する。（４）酸化物半導体膜１７と比較して、絶縁性が高くなる。（５）、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。
酸化物半導体膜９７がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より多く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より多いとする。
また、酸化物半導体膜１７および酸化物半導体膜９７が、Ｉｎ−Ｍ−Ｚｎ酸化物Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１７と比較して、酸化物半導体膜９７に含まれるＭ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１７に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜１７および酸化物半導体膜９７が、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜９７をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１７をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体膜において、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。
酸化物半導体膜１７がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１７を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１７としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜９７がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜９７を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜９７としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６等がある。
なお、酸化物半導体膜１７および酸化物半導体膜９７の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜９７は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１７へのダメージ緩和膜としても機能する。このため、酸化物絶縁膜２３を設けず、酸化物半導体膜９７上に酸化物絶縁膜２５を形成してもよい。
酸化物半導体膜９７の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜９７は、酸化物半導体膜１７と同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。また、酸化物半導体膜９７は、実施の形態１に示す酸化物半導体膜１７と同様に、ＣＡＡＣ化率の高い酸化物半導体膜を用いることが好ましい。ＣＡＡＣ化率の高い酸化物半導体膜は、不純物濃度および欠陥準位密度が低いため、優れた電気特性を有するトランジスタを作製することができる。また、ＣＡＡＣ化率の高い酸化物半導体膜は、結晶粒界が確認されず、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いている。この結果、酸化物半導体膜９７としてＣＡＡＣ化率の高い酸化物半導体膜を用いることで、一対の電極１９、２０に含まれる金属元素が酸化物半導体膜１７に拡散することを防ぐことが可能である。
酸化物半導体膜９７は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１７および酸化物半導体膜９７において、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
なお、多層膜９６の代わりに、図１７（Ｄ）に示すトランジスタ９５ｂのように、多層膜９８を有してもよい。
多層膜９８は、酸化物半導体膜９９、酸化物半導体膜１７、および酸化物半導体膜９７が順に積層されている。即ち、多層膜９８は３層構造である。また、酸化物半導体膜１７がチャネル領域として機能する。
また、ゲート絶縁膜１５および酸化物半導体膜９９が接する。即ち、ゲート絶縁膜１５と酸化物半導体膜１７との間に、酸化物半導体膜９９が設けられている。
また、酸化物半導体膜９７および酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１７と酸化物絶縁膜２３との間に、酸化物半導体膜９７が設けられている。
酸化物半導体膜９９は、酸化物半導体膜９７と同様の材料および形成方法を適宜用いることができる。
酸化物半導体膜９９は、酸化物半導体膜１７より膜厚が小さいと好ましい。酸化物半導体膜９９の厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
なお、トランジスタ９５ａと同様に、トランジスタ９５ｂに含まれる酸化物半導体膜９７は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１７へのダメージ緩和膜としても機能する。このため、酸化物絶縁膜２３を設けず、酸化物半導体膜９７上に酸化物絶縁膜２５を形成してもよい。
本実施の形態に示すトランジスタは、酸化物半導体膜１７および酸化物絶縁膜２３の間に、酸化物半導体膜９７が設けられている。このため、酸化物半導体膜９７と酸化物絶縁膜２３の間において、不純物および欠陥によりキャリアトラップが形成されても、当該キャリアトラップが形成される領域と酸化物半導体膜１７との間には隔たりがある。この結果、酸化物半導体膜１７を流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子が負の固定電荷として振る舞う。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１７とキャリアトラップが形成される領域との間に隔たりがあるため、キャリアトラップにおける電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜９７は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１７へ移動する不純物量を低減することが可能である。また、酸化物半導体膜９７は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１７における不純物濃度および酸素欠損量を低減することが可能である。
また、ゲート絶縁膜１５と酸化物半導体膜１７との間に、酸化物半導体膜９９が設けられており、酸化物半導体膜１７と酸化物絶縁膜２３との間に、酸化物半導体膜９７が設けられているため、酸化物半導体膜９９と酸化物半導体膜１７との界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１７におけるシリコンや炭素の濃度、または酸化物半導体膜９７と酸化物半導体膜１７との界面近傍におけるシリコンや炭素の濃度を低減することができる。
このような構造を有するトランジスタ９５ｂは、酸化物半導体膜１７を含む多層膜９８において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大および電界効果移動度の向上が可能である。また、ストレス試験の一例であるＢＴストレス試験および光ＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。
＜トランジスタのバンド構造＞
次に、図１７（Ａ）乃至図１７（Ｃ）に示すトランジスタ９５ａに設けられる多層膜９６、および図１７（Ｄ）に示すトランジスタ９５ｂに設けられる多層膜９８のバンド構造について、図１８を用いて説明する。
ここでは、例として、酸化物半導体膜１７としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜９７としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定することができる。
酸化物半導体膜１７および酸化物半導体膜９７の真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶおよび８．２ｅＶであった。なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定することができる。
したがって、酸化物半導体膜１７および酸化物半導体膜９７の真空準位と伝導帯下端のエネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶおよび４．７ｅＶである。
図１８（Ａ）は、多層膜９６のバンド構造の一部を模式的に示している。ここでは、ゲート絶縁膜１５および酸化物絶縁膜２３を酸化シリコン膜とし、多層膜９６と酸化シリコン膜を接して設けた場合について説明する。なお、図１８（Ａ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜９７の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図１７（Ｂ）に示すゲート絶縁膜１５に相当し、ＥｃＩ２は、図１７（Ｂ）示す酸化物絶縁膜２３に相当する。
図１８（Ａ）に示すように、酸化物半導体膜１７および酸化物半導体膜９７において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜９６は、酸化物半導体膜１７と共通の元素を含み、酸化物半導体膜１７および酸化物半導体膜９７の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図１８（Ａ）より、多層膜９６の酸化物半導体膜１７がウェル（井戸）となり、多層膜９６を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１７に形成されることがわかる。なお、多層膜９６は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜１７と酸化物半導体膜９７とが連続接合している、ともいえる。
なお、図１８（Ａ）に示すように、酸化物半導体膜９７と、酸化物絶縁膜２３との界面近傍には、不純物や欠陥に起因したキャリアトラップが形成され得るものの、酸化物半導体膜９７が設けられることにより、酸化物半導体膜１７と該キャリアトラップとを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜１７の電子が該エネルギー差を越えてキャリアトラップに達することがある。キャリアトラップに電子が捕獲されることで、絶縁膜表面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
図１８（Ｂ）は、多層膜９８のバンド構造の一部を模式的に示している。ここでは、ゲート絶縁膜１５および酸化物絶縁膜２３を酸化シリコン膜とし、多層膜９８と酸化シリコン膜を接して設けた場合について説明する。なお、図１８（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１７の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜９７の伝導帯下端のエネルギーを示し、ＥｃＳ３は酸化物半導体膜９９の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図１７（Ｄ）に示すゲート絶縁膜１５に相当し、ＥｃＩ２は、図１７（Ｄ）に示す酸化物絶縁膜２３に相当する。
図１８（Ｂ）に示すように、酸化物半導体膜９９、酸化物半導体膜１７、および酸化物半導体膜９７において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜９８は、酸化物半導体膜１７と共通の元素を含み、酸化物半導体膜１７および酸化物半導体膜９９の間で、並びに酸化物半導体膜１７および酸化物半導体膜９７の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図１８（Ｂ）より、多層膜９８の酸化物半導体膜１７がウェル（井戸）となり、多層膜９８を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１７に形成されることがわかる。なお、多層膜９８は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜９９と、酸化物半導体膜１７と、酸化物半導体膜９７とが連続接合している、ともいえる。
なお、多層膜９８と、酸化物絶縁膜２３との界面近傍、多層膜９８と、ゲート絶縁膜１５との界面近傍には、不純物や欠陥に起因したキャリアトラップが形成され得るものの、図１８（Ｂ）に示すように、酸化物半導体膜９７、９９が設けられることにより、酸化物半導体膜１７と該キャリアトラップが形成される領域とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差、およびＥｃＳ１とＥｃＳ３とのエネルギー差が小さい場合、酸化物半導体膜１７の電子が該エネルギー差を越えてキャリアトラップに達することがある。キャリアトラップに電子が捕獲されることで、絶縁膜表面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差、およびＥｃＳ１とＥｃＳ３とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
＜変形例１＞
実施の形態４に示すトランジスタ９５ａ、９５ｂにおいて、酸化物半導体膜９７の代わりに、Ｉｎ−Ｍ酸化物（Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｓｎ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）で表される金属酸化物を用いることができる。ただし、酸化物半導体膜９７がチャネル形成領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜９７には、電子親和力（真空準位と伝導帯下端のエネルギー差）が酸化物半導体膜１７よりも小さく、伝導帯下端のエネルギーが酸化物半導体膜１７の伝導帯下端エネルギーと差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差（ヒステリシス）が生じることを抑制するためには、金属酸化物膜の伝導帯下端のエネルギーが、酸化物半導体膜１７の伝導帯下端のエネルギーよりも０．２ｅＶより真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、Ｉｎに対する元素Ｍの原子数比を高めることで、金属酸化物膜のエネルギーギャップを大きくし、電子親和力を小さくすることができる。よって、酸化物半導体膜１７との間に伝導帯のバンドオフセットを形成し、金属酸化物膜にチャネルが形成されることを抑制するためには、金属酸化物膜は、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］とすると、ｙ／（ｘ＋ｙ）を、０．７５以上１以下、好ましくは、０．７８以上１以下、より好ましくは０．８０以上１以下とすることが好ましい。ただし、金属酸化物膜は、主成分であるインジウム、Ｍおよび酸素以外の元素が不純物として混入していてもよい。その際の不純物の割合は、０．１％以下が好ましい。
なお、本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。
図１９（Ａ）に、半導体装置の一例を示す。図１９（Ａ）に示す半導体装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素１０３を有する。また、信号線１０９に沿って、各々が平行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、走査線１０７に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４および信号線駆動回路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３に電気的と接続される。
図１９（Ｂ）、（Ｃ）は、図１９（Ａ）に示す表示装置の画素１０３に用いることができる回路構成の一例を示している。
図１９（Ｂ）に示す画素１０３は、液晶素子１２１と、トランジスタ１０２と、容量素子１０５と、を有する。
液晶素子１２１の一対の電極の一方の電位は、画素１０３の仕様に応じて適宜設定される。液晶素子１２１は、書き込まれるデータにより配向状態が設定される。また、複数の画素１０３のそれぞれが有する液晶素子１２１の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素１０３毎の液晶素子１２１の一対の電極の一方に異なる電位を与えてもよい。
なお、液晶素子１２１は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、液晶素子１２１としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子１２１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、且つ視野角依存性が小さい。
図１９（Ｂ）に示す画素１０３の構成において、トランジスタ１０２のソース電極およびドレイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対の電極の他方に電気的に接続される。また、トランジスタ１０２のゲート電極は、走査線１０７に電気的に接続される。トランジスタ１０２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。なお、トランジスタ１０２は、実施の形態１乃至実施の形態４のいずれかに示すトランジスタを用いることができる。
図１９（Ｂ）に示す画素１０３の構成において、容量素子１０５の一対の電極の一方は、電位が供給される容量線１１５に電気的に接続され、他方は、液晶素子１２１の一対の電極の他方に電気的に接続される。なお、容量線１１５の電位の値は、画素１０３の仕様に応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１９（Ｂ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の画素１０３を順次選択し、トランジスタ１０２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１０３は、トランジスタ１０２がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図１９（Ｃ）に示す画素１０３は、表示素子のスイッチングを行うトランジスタ１３３と、画素の駆動を制御するトランジスタ１０２と、トランジスタ１３５と、容量素子１０５と、発光素子１３１と、を有する。
トランジスタ１３３のソース電極およびドレイン電極の一方は、データ信号が与えられる信号線１０９に電気的に接続される。さらに、トランジスタ１３３のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３３は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
トランジスタ１０２のソース電極およびドレイン電極の一方は、アノード線として機能する配線１３７と電気的に接続され、トランジスタ１０２のソース電極およびドレイン電極の他方は、発光素子１３１の一方の電極に電気的に接続される。さらに、トランジスタ１０２のゲート電極は、トランジスタ１３３のソース電極およびドレイン電極の他方、および容量素子１０５の一方の電極に電気的に接続される。
トランジスタ１０２は、オン状態またはオフ状態になることにより、発光素子１３１に流れる電流を制御する機能を有する。なお、トランジスタ１０２は、実施の形態１乃至実施の形態４のいずれかに示すトランジスタを用いることができる。
トランジスタ１３５のソース電極およびドレイン電極の一方はデータの基準電位が与えられる配線１３９と接続され、トランジスタ１３５のソース電極およびドレイン電極の他方は、発光素子１３１の一方の電極、および容量素子１０５の他方の電極に電気的に接続される。さらに、トランジスタ１３５のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３５は、発光素子１３１に流れる電流を調整する機能を有する。例えば、発光素子１３１が劣化等により、発光素子１３１の内部抵抗が上昇した場合、トランジスタ１３５のソース電極およびドレイン電極の一方が接続された配線１３９に流れる電流をモニタリングすることで、発光素子１３１に流れる電流を補正することができる。配線１３９に与えられる電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１３３のソース電極およびドレイン電極の他方、およびトランジスタ１０２のゲート電極と電気的に接続され、容量素子１０５の一対の電極の他方は、トランジスタ１３５のソース電極およびドレイン電極の他方、および発光素子１３１の一方の電極に電気的に接続される。
図１９（Ｃ）に示す画素１０３の構成において、容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
発光素子１３１の一対の電極の一方は、トランジスタ１３５のソース電極およびドレイン電極の他方、容量素子１０５の他方、およびトランジスタ１０２のソース電極およびドレイン電極の他方と電気的に接続される。また、発光素子１３１の一対の電極の他方は、カソードとして機能する配線１４１に電気的に接続される。
発光素子１３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子１３１としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いてもよい。
なお、配線１３７および配線１４１の一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。図１９（Ｃ）に示す構成においては、配線１３７に高電源電位ＶＤＤを、配線１４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
図１９（Ｃ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の画素１０３を順次選択し、トランジスタ１３３をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１０３は、トランジスタ１３３がオフ状態になることで保持状態になる。さらに、トランジスタ１３３は、容量素子１０５と接続しているため、書き込まれたデータを長時間保持することが可能となる。また、トランジスタ１３３により、トランジスタ１０２のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３１は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素１０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図１９（Ｂ）に示す画素１０３の上面図を図２０に示す。
図２０は、ＶＡモードの液晶表示装置に含まれる画素の上面図である。図２０において、走査線１０７は、信号線１０９に略直交する方向に延伸して設けられている。容量線１１５は、信号線１０９と平行方向に延伸して設けられている。なお、走査線１０７は、走査線駆動回路１０４（図１９を参照。）と電気的に接続されており、信号線１０９および容量線１１５は、信号線駆動回路１０６（図１９を参照。）に電気的に接続されている。
トランジスタ１０２は、走査線１０７および信号線１０９が交差する領域に設けられている。トランジスタ１０２は、実施の形態２に示すトランジスタ８０と同様の構造のトランジスタを用いることができる。なお、走査線１０７において、酸化物半導体膜１７ａと重畳する領域がトランジスタ１０２のゲート電極として機能し、図２１乃至図２３において、ゲート電極１３と示す。また、信号線１０９において、酸化物半導体膜１７ａと重畳する領域がトランジスタ１０２のソース電極またはドレイン電極として機能し、図２１乃至図２３において、電極１９と示す。また、図２０において、走査線１０７は、上面からみて、端部が酸化物半導体膜１７ａの端部より外側に位置する。このため、走査線１０７はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜１７ａに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、電極２０は、開口部９３において、電極９２と接続する。電極９２は、透光性を有する導電膜で形成されており、画素電極として機能する。
容量素子１０５は、容量線１１５と接続されている。また、容量素子１０５は、ゲート絶縁膜上に形成される金属酸化物膜１７ｂと、トランジスタ１０２上に設けられる誘電体膜と、電極９２とで構成されている。誘電体膜は、窒化物絶縁膜で形成される。金属酸化物膜１７ｂ、窒化物絶縁膜、および電極９２はそれぞれ透光性を有するため、容量素子１０５は透光性を有する。
このように容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、好ましくは５５％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図２０の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図２１に示す。なお、一点破線Ａ−Ｂは、トランジスタ１０２のチャネル長方向、トランジスタ１０２と画素電極として機能する電極９２の接続部、および容量素子１０５の断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２のチャネル幅方向の断面図、およびゲート電極１３およびゲート電極９１の接続部における断面図である。
図２１に示すトランジスタ１０２は、チャネルエッチ型のトランジスタであり、基板１１上に設けられるゲート電極１３と、基板１１およびゲート電極１３上に形成されるゲート絶縁膜１５と、ゲート絶縁膜１５を介して、ゲート電極１３と重なる酸化物半導体膜１７ａと、酸化物半導体膜１７ａに接する、一対の電極１９、２０とを有する。また、ゲート絶縁膜１５、酸化物半導体膜１７ａ、および一対の電極１９、２０上には、酸化物絶縁膜８３が形成され、酸化物絶縁膜８３上には酸化物絶縁膜８５が形成される。ゲート絶縁膜１５、酸化物半導体膜１７ａ、酸化物絶縁膜８３、酸化物絶縁膜８５、電極１９、２０上には窒化物絶縁膜８７が形成される。また、一対の電極１９、２０の一方、ここでは電極２０に接続する電極９２、およびゲート電極９１が窒化物絶縁膜８７上に形成される。なお、電極９２は画素電極として機能する。
また、ゲート絶縁膜１５は、窒化物絶縁膜１５ａおよび酸化物絶縁膜１５ｂで形成される。酸化物絶縁膜１５ｂは、酸化物半導体膜１７ａ、一対の電極１９、２０、および酸化物絶縁膜８３と重複する領域に形成される。
Ｃ−Ｄにおける断面図に示すように、窒化物絶縁膜１５ａおよび窒化物絶縁膜８７に設けられる開口部９４において、ゲート電極９１は、ゲート電極１３と接続する。即ち、ゲート電極１３およびゲート電極９１は同電位である。
本実施の形態に示すトランジスタ１０２上には、トランジスタごとに分離された酸化物絶縁膜８３、８５が形成される。分離された酸化物絶縁膜８３、８５が酸化物半導体膜１７ａと重畳する。また、Ｃ−Ｄに示すチャネル幅方向の断面図において、酸化物半導体膜１７ａの外側に酸化物絶縁膜８３および酸化物絶縁膜８５の端部が位置する。また、チャネル幅方向において、酸化物半導体膜１７ａの一方の側面および他方の側面それぞれの外側において、ゲート電極９１は、酸化物絶縁膜８３、酸化物絶縁膜８５、および窒化物絶縁膜８７を介して酸化物半導体膜１７ａの側面と位置する。また、窒化物絶縁膜８７は、酸化物絶縁膜８３および酸化物絶縁膜８５の上面および側面を覆うように形成され、窒化物絶縁膜１５ａと接する。
本実施の形態に示すトランジスタ１０２は、酸化物半導体膜１７ａおよび酸化物絶縁膜８５が、窒化物絶縁膜１５ａおよび窒化物絶縁膜８７により、周囲を囲まれている。窒化物絶縁膜１５ａおよび窒化物絶縁膜８７は、酸素の拡散係数が低く、酸素に対するバリア性を有するため、酸化物絶縁膜８５に含まれる酸素の一部を効率よく酸化物半導体膜１７ａに移動させることが可能であり、酸化物半導体膜１７ａの酸素欠損量を減らすことが可能である。また、窒化物絶縁膜１５ａおよび窒化物絶縁膜８７は、水、水素等の拡散係数が低く、水、水素等に対するバリア性を有するため、外部から酸化物半導体膜１７ａへの水、水素等の拡散を防ぐことが可能である。これらの結果、トランジスタ１０２は、信頼性の高いトランジスタとなる。
容量素子１０５は、ゲート絶縁膜１５上に形成される金属酸化物膜１７ｂと、窒化物絶縁膜８７と、電極９２とで構成されている。容量素子１０５において、金属酸化物膜１７ｂは、酸化物半導体膜１７ａと同時に形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。または、金属酸化物膜１７ｂは、酸化物半導体膜１７ａと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
酸化物半導体膜１７ａおよび金属酸化物膜１７ｂは共に、同じ金属元素で構成される。酸化物半導体膜１７ａおよび金属酸化物膜１７ｂは共に、ゲート絶縁膜１５上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜１７ａと比較して、金属酸化物膜１７ｂの不純物濃度が高い。例えば、酸化物半導体膜１７ａに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３未満であり、金属酸化物膜１７ｂに含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜１７ａと比較して、金属酸化物膜１７ｂに含まれる水素濃度は２倍、好ましくは１０倍以上である。
また、酸化物半導体膜１７ａと同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜８３および酸化物絶縁膜８５を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されることで、酸素欠損が生成される。または、酸化物半導体膜が水素、希ガス、アンモニア、酸素および水素の混合ガス等のプラズマに曝されることで、酸素欠損が生成される。この結果、酸化物半導体膜は導電性が高くなり、金属酸化物膜１７ｂとなる。
即ち、金属酸化物膜１７ｂは、導電性の高い酸化物半導体膜ともいえる。また、金属酸化物膜１７ｂは、導電性の高い金属酸化物膜ともいえる。
また、窒化物絶縁膜８７は水素を含む。換言すると水素放出することが可能な絶縁膜である。また、窒化物絶縁膜８７としては、窒化物絶縁膜８７中に含まれる水素濃度が、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。窒化物絶縁膜８７の水素が酸化物半導体膜１７ａと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、窒化物絶縁膜８７をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に、窒化物絶縁膜８７に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は導電性が高くなり、金属酸化物膜１７ｂとなる。
金属酸化物膜１７ｂは、酸化物半導体膜１７ａより抵抗率が低い。金属酸化物膜１７ｂの抵抗率が、酸化物半導体膜１７ａの抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
次に、図２１に示すトランジスタ１０２および容量素子１０５の作製方法について、図２２および図２３を用いて説明する。
図２２（Ａ）に示すように、基板１１上にゲート電極１３を形成する。ゲート電極１３は、第１のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。
次に、図２２（Ｂ）に示すように、ゲート電極１３上に、後に窒化物絶縁膜１５ａとなる窒化物絶縁膜１４ａと、後に酸化物絶縁膜１５ｂとなる酸化物絶縁膜１４ｂを形成する。次に、酸化物絶縁膜１４ｂ上に、酸化物半導体膜１７ａ、後に金属酸化物膜１７ｂとなる酸化物半導体膜１７ｃを形成する。酸化物半導体膜１７ａ、１７ｃは、第２のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。
この後、３５０℃より高く基板歪み点未満、好ましくは４５０℃以上６００℃以下の加熱処理を行う。この結果、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、ＣＡＡＣ化率が、７０％以上１００％未満、好ましくは８０％以上１００％未満、好ましくは９０％以上１００％未満、より好ましくは９５％以上９８％以下である酸化物半導体膜１７ａ、１７ｃを得ることができる。また、水素、水等の含有量が低減された酸化物半導体膜１７ａ、１７ｃを得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成することができる。
次に、図２２（Ｃ）に示すように、一対の電極１９、２０と、容量配線として機能する導電膜２１ｃとを形成する。一対の電極１９、２０、および導電膜２１ｃは、第３のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。
次に、図２２（Ｄ）に示すように、酸化物絶縁膜８３および酸化物絶縁膜８５を形成する。酸化物絶縁膜８３および酸化物絶縁膜８５は、第４のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。
なお、Ｃ−Ｄの断面図に示すように、チャネル幅方向において、酸化物半導体膜１７ａの両側面の外側に酸化物絶縁膜８３および酸化物絶縁膜８５の端部が位置するように、分離された酸化物絶縁膜８３および酸化物絶縁膜８５を形成する。また、酸化物絶縁膜８３のエッチングと共に、酸化物絶縁膜１４ｂの一部もエッチングされ、酸化物絶縁膜１５ｂが形成される。この結果、窒化物絶縁膜１４ａが露出する。また、当該エッチング工程において、酸化物半導体膜１７ｃはプラズマのダメージを受け、酸化物半導体膜１７ｃに酸素欠損が形成される。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
当該加熱処理により、酸化物絶縁膜８５に含まれる酸素の一部を酸化物半導体膜１７ａに移動させ、酸化物半導体膜１７ａに含まれる酸素欠損を補填することが可能である。この結果、酸化物半導体膜１７ａに含まれる酸素欠損量をさらに低減することができる。
次に、図２３（Ａ）に示すように、後に窒化物絶縁膜８７となる窒化物絶縁膜２６を形成する。
窒化物絶縁膜２６は、スパッタリング法、ＣＶＤ法等により形成する。窒化物絶縁膜２６をスパッタリング法、ＣＶＤ法等により形成することで、酸化物半導体膜１７ｃがプラズマに曝されるため、酸化物半導体膜１７ｃの酸素欠損を増加させることができる。
当該工程により、酸化物半導体膜１７ａ、酸化物絶縁膜８３、および酸化物絶縁膜８５を内側に設けて、窒化物絶縁膜１５ａおよび窒化物絶縁膜２６が接する。また、酸化物半導体膜１７ｃが、金属酸化物膜１７ｂとなる。なお、窒化物絶縁膜２６として、プラズマＣＶＤ法により窒化シリコン膜を形成すると、窒化シリコン膜に含まれる水素が酸化物半導体膜１７ｃに拡散するため、導電性がより高まる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。なお、当該加熱処理において、酸化物半導体膜１７ａ、酸化物絶縁膜８３、および酸化物絶縁膜８５は、窒化物絶縁膜１５ａおよび窒化物絶縁膜８７が接する領域内に設けられているため、酸化物半導体膜１７ａ、酸化物絶縁膜８３、および酸化物絶縁膜８５から外部への酸素の拡散を防ぐことができる。この結果、しきい値電圧のマイナスシフトを低減することができる。また、しきい値電圧の変動量を低減することができる。
次に、窒化物絶縁膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、窒化物絶縁膜１４ａおよび窒化物絶縁膜２６をエッチングして、図２３（Ｂ）に示すように、開口部９３および開口部９４を有する窒化物絶縁膜８７、並びに開口部９４を有する窒化物絶縁膜１５ａを形成する。
次に、図２３（Ｃ）に示すように、ゲート電極９１および画素電極として機能する電極９２を形成する。ゲート電極９１および画素電極として機能する電極９２は、第６のフォトマスクを用いたフォトリソグラフィ工程を用いて形成することができる。この結果、開口部９３において、電極２０と電極９２が接続する。また、開口部９４において、ゲート電極１３およびゲート電極９１が接続する。
以上の工程により、トランジスタ１０２を作製すると共に、容量素子１０５を作製することができる。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
上記より、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置を得ることができる。
＜変形例１＞
本実施の形態に示す半導体装置において、図２４に示すように、トランジスタ１０２として、実施の形態１に示すトランジスタ１０を用い、且つ窒化物絶縁膜８７上に平坦化膜８９を設けてもよい。また、容量素子１０５ａは、金属酸化物膜１７ｂ、窒化物絶縁膜８７、平坦化膜８９、及び電極９２ａを有する。この結果、電極９２ａの表面を平坦にすることが可能であり、液晶層に含まれる液晶分子の配向むらを低減することができる。
＜変形例２＞
本実施の形態に示す半導体装置は、ＦＦＳモードの液晶表示装置とすることができる。ＦＦＳモードの液晶表示装置の構造について、図２５を用いて説明する。
図２５は、半導体装置の断面図であり、金属酸化物膜１７ｂが電極２０と接する。ここでは、金属酸化物膜１７ｂが画素電極として機能する。また、窒化物絶縁膜８７上にコモン電極９２ｂを有する。コモン電極９２ｂは、本実施の形態に示す電極９２と同様に形成することができる。なお、コモン電極９２ｂには、スリットが設けられている。なお、スリットを有するコモン電極９２ｂの代わりに、縞状のコモン電極を設けてもよい。
また、金属酸化物膜１７ｂと、窒化物絶縁膜２６と、コモン電極９２ｂとが重なる領域が容量素子１０５ｂとして機能する。また、金属酸化物膜１７ｂに電圧が印加されると、金属酸化物膜１７ｂおよびコモン電極９２ｂの間において、放物線状の電界が発生する。この結果、液晶層に含まれる液晶分子を配向させることができる。ＦＦＳモードの液晶表示装置は、高開口率であり、広い視野角を得ることができると共に画像コントラストを改善できる。
なお、コモン電極９２ｂの一部を、電極２０と重なるように設けることで、電極２０、窒化物絶縁膜８７、およびコモン電極９２ｂが容量素子として機能し、金属酸化物膜１７ｂの電位を保持することができる。
なお、本実施の形態に示す構成および方法などは、他の実施の形態に示す構成および方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置について、図２６乃至図２８を用いて説明を行う。
図２６に、半導体装置に含まれる具体的な保護回路部１９６の一例を示す。
図２６に示す保護回路部１９６は、配線１１０と、配線１１２との間に抵抗素子１１４と、ダイオード接続されたトランジスタ１１６と、を有している。
抵抗素子１１４は、トランジスタ１１６に直列に接続する構成とすることにより、トランジスタ１１６に流れる電流値の制御、またはトランジスタ１１６自身の保護抵抗として機能することができる。
また、配線１１０は、例えば、走査線やデータ線、または端子部から駆動回路部に引き回される配線に相当する。また、配線１１２は、例えば、ゲートドライバ、またはソースドライバに電源を供給するための電源線の電位（ＶＤＤ、ＶＳＳまたはＧＮＤ）が与えられる配線に相当する。または、配線１１２は、共通電位（コモン電位）が与えられる配線（コモン線）に相当する。
配線１１２の一例としては、走査線駆動回路に電源を供給するための電源線、とくに低い電位を供給する配線と接続される構成が好適である。なぜなら、ゲート信号線は、殆どの期間において、低い電位となっている。したがって、配線１１２の電位も低い電位となっていると、通常の動作時において、ゲート信号線から配線１１２へ漏れてしまう電流を低減することが出来るからである。
ここで、保護回路部１９６に用いることのできる抵抗素子１１４の構成の一例について、図２７を用いて説明を行う。
図２７（Ａ）は、抵抗素子１１４の上面図を示し、図２７（Ｂ）は、図２７（Ａ）に示す一点鎖線Ａ−Ｂの切断面に相当する断面図を示し、図２７（Ｃ）は、図２７（Ａ）に示す一点鎖線Ａ−Ｂの切断面に相当する断面図を示している。なお、図２７（Ａ）において、煩雑になることを避けるために、一部の構成要素を省略して図示している。
図２７に示す抵抗素子１１４は、基板２０２と、基板２０２上の窒化物絶縁膜２０５と、窒化物絶縁膜２０５上の酸化物絶縁膜２０６と、酸化物絶縁膜２０６上の金属酸化物膜２０８と、金属酸化物膜２０８と電気的に接続された導電膜２１０ａと、金属酸化物膜２０８と電気的に接続された導電膜２１０ｂと、導電膜２１０ａ、および導電膜２１０ｂ上の酸化物絶縁膜２１２と、酸化物絶縁膜２１２上の窒化物絶縁膜２１４と、を有する。
なお、図２７（Ｂ）に示す抵抗素子は、酸化物絶縁膜２０６、および酸化物絶縁膜２１２に開口部２０９を有するが、図２７（Ｃ）に示す抵抗素子は、開口部を有さない。開口部２０９の有無の違いにより、金属酸化物膜２０８の下側、または上側と接触する絶縁膜の構成を変えることができる。
図２７に示すように金属酸化物膜２０８の形状、具体的には長さ、または幅を適宜調整することで、任意の抵抗値を有する抵抗素子とすることができる。
また、図２７に示す抵抗素子１１４は、実施の形態１乃至実施の形態５に示すトランジスタの作製工程と同時に形成することができる。ここでは、実施の形態５を代表例として用いて説明する。
図２７（Ｂ）に示す抵抗素子は、窒化物絶縁膜２０５と、窒化物絶縁膜２０５上に形成された酸化物絶縁膜２０６と、酸化物絶縁膜２０６上に形成された金属酸化物膜２０８と、金属酸化物膜２０８上に形成された窒化物絶縁膜２１４と、を有する。一方、図２７（Ｃ）に示す抵抗素子は、窒化物絶縁膜２０５と、窒化物絶縁膜２０５上に形成された金属酸化物膜２０８と、金属酸化物膜２０８上に形成された酸化物絶縁膜２１２と、酸化物絶縁膜２１２上に形成された窒化物絶縁膜２１４と、を有する。
このように、金属酸化物膜２０８の下側、または上側と接触する絶縁膜の構成を変えることによって、金属酸化物膜２０８の抵抗を制御することができる。具体的には、例えば、金属酸化物膜２０８に用いる材料として、酸化物半導体を用いた場合、該酸化物半導体中の酸素欠損、または酸化物半導体中の不純物（水素、水等）によって、酸化物半導体の抵抗を制御することができる。金属酸化物膜２０８の抵抗としては、抵抗率が好ましくは、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
例えば、窒化物絶縁膜２０５、２１４としては、実施の形態５に示す窒化物絶縁膜１５ａ、８７と同様に、水素を含む絶縁膜、換言すると水素放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることによって、金属酸化物膜２０８に水素を供給することができる。また、窒化物絶縁膜としては、窒化物絶縁膜中に含まれる水素濃度が、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような絶縁膜を用いることで、金属酸化物膜２０８に水素を供給することができる。金属酸化物膜２０８に水素を供給することによって、金属酸化物膜２０８は、不純物が導入され低抵抗化する。また、酸化物絶縁膜２０６、２１２としては、実施の形態５に示す酸化物絶縁膜１５ｂ、８３，８５と同様に、酸素を含む絶縁膜、換言すると酸素を放出することが可能な酸化物絶縁膜、代表的には酸化シリコン膜、または酸化窒化シリコン膜を用いることによって、金属酸化物膜２０８に酸素を供給することができる。金属酸化物膜２０８に酸素を供給することによって、金属酸化物膜２０８は、酸素欠損量が低減され高抵抗化する。
なお、窒化物絶縁膜２０５および酸化物絶縁膜２０６は実施の形態５に示す窒化物絶縁膜１５ａおよび酸化物絶縁膜１５ｂと同時に形成することができる。金属酸化物膜２０８は、実施の形態５に示す金属酸化物膜１７ｂと同時に形成することができる。導電膜２１０ａ、２１０ｂは、実施の形態５に示す一対の電極１９、２０、および容量配線として機能する導電膜２１ｃと同時に形成することができる。酸化物絶縁膜２１２は、実施の形態５に示す酸化物絶縁膜８３、８５と同時に形成することができる。窒化物絶縁膜２１４は、実施の形態５に示す窒化物絶縁膜８７と同時に形成することができる。
図２７に示す抵抗素子１１４は、図２６においては、ダイオード接続されたトランジスタと直列に接続する場合において、例示したがこれに限定されず、ダイオード接続されたトランジスタと並列に接続することもできる。
また、図２７に示す抵抗素子１１４は、複数のトランジスタと、複数の抵抗素子を組み合わせて、表示装置に設けてもよい。具体的には、図２８に示す構成とすることができる。
図２８に示す保護回路部１９６＿１は、トランジスタ１５１、１５２、１５３、１５４と、抵抗素子１７１、１７２、１７３と、を有する。また、保護回路部１９６＿１は、走査線駆動回路、信号線駆動回路、および画素部のいずれか一以上と接続される配線１８１、１８２、１８３の間に設けられる。また、トランジスタ１５１は、ソース電極としての機能を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイン電極としての機能を有する第３端子と、配線１８３と、が接続されている。トランジスタ１５２は、ソース電極としての機能を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイン電極としての機能を有する第３端子と、トランジスタ１５１の第１端子と、が接続されている。トランジスタ１５３は、ソース電極としての機能を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイン電極としての機能を有する第３端子と、トランジスタ１５２の第１端子と、が接続されている。トランジスタ１５４は、ソース電極としての機能を有する第１端子と、ゲート電極としての機能を有する第２端子と、が接続され、ドレイン電極としての機能を有する第３端子と、トランジスタ１５３の第１の端子とが接続されている。また、トランジスタ１５４の第１端子と、配線１８３及び配線１８１が接続されている。また、抵抗素子１７１、１７３は、配線１８３に設けられている。また、抵抗素子１７２は、配線１８２と、トランジスタ１５２の第１端子およびトランジスタ１５３の第３端子との間に設けられている。
なお、配線１８１は、例えば、低電源電位ＶＳＳが与えられる電源線として用いることができる。また、配線１８２は、例えば、コモン線として用いることができる。また、配線１８３は、例えば、高電源電位ＶＤＤが与えられる電源線として用いることができる。
図２７に示す抵抗素子１１４は、図２８に示す抵抗素子１７１乃至抵抗素子１７３に適用することができる。
このように、保護回路部１９６＿１は、複数のダイオード接続されたトランジスタと、複数の抵抗素子により、構成されている。すなわち、保護回路部１９６＿１は、ダイオード接続されたトランジスタと抵抗素子を並列に組み合わせて用いることができる。
このように半導体装置に保護回路部を設けることによって、ＥＳＤなどにより発生する過電流に対する耐性を高めることができる。したがって、信頼性を向上しうる半導体装置を提供することができる。
さらに、保護回路部として、抵抗素子を用い、該抵抗素子の抵抗値を任意に調整できることから、保護回路部として用いるダイオード接続されたトランジスタ等も保護することが可能となる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２９を用いて説明する。
図２９（Ａ）は、本発明の一態様に係る半導体装置の回路図の一例である。図２９（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ４７０と、第２の半導体を用いたトランジスタ４５２と、容量素子４９０と、配線ＢＬと、配線ＷＬと、配線ＣＬと、配線ＳＬと、を有している。なお、第２の半導体を用いたトランジスタ４５２としては、実施の形態１乃至３で例示したトランジスタを用いることができる。本実施の形態では、実施の形態３で示したトランジスタ４５０と同様の構成を有するトランジスタを第２の半導体を用いたトランジスタ４５２として適用する場合を例に説明する。
トランジスタ４５２は、ソース、ドレインの一方が配線ＢＬと電気的に接続し、ソース、ドレインの他方が容量素子４９０の一方の電極と電気的に接続し、ゲートが配線ＷＬに電気的に接続する。また、容量素子４９０の他方の電極は、配線ＣＬと電気的に接続する。なお、トランジスタ４５２のソース、ドレインの他方と、容量素子４９０の一方の電極の間のノードをノードＦＮと呼ぶ。また、トランジスタ４７０は、ソース、ドレインの一方が配線ＢＬと電気的に接続し、ソース、ドレインの他方が配線ＳＬと電気的に接続し、ゲートがノードＦＮと電気的に接続する。
よって、図２９（Ａ）に示す半導体装置は、トランジスタ４５２が導通状態のときに配線ＢＬの電位に応じた電位を、ノードＦＮに与える。また、トランジスタ４５２が非導通状態のときにノードＦＮの電位を保持する機能を有する。即ち、図２９（Ａ）に示す半導体装置は、記憶装置のメモリセルとしての機能を有する。
トランジスタ４５２の導通状態、非導通状態の選択は、配線ＷＬに与える電位によって制御することができる。トランジスタ４５２として、オフ電流の小さいトランジスタを用いることによって、非導通状態におけるノードＦＮの電位を長期間に渡って保持することができる。したがって、半導体装置のリフレッシュ頻度を低減することができるため、消費電力の小さい半導体装置を実現することができる。なお、オフ電流の低いトランジスタの一例として、酸化物半導体を用いたトランジスタが挙げられる。
なお、配線ＣＬには接地電位などの定電位が与えられる。このとき、ノードＦＮの電位によって、トランジスタ４７０の見かけ上のしきい値電圧が変動する。見かけ上のしきい値電圧の変動により、トランジスタ４７０の導通状態、非導通状態が変化することで、データを読み出すことができる。
図２９（Ａ）に示す半導体装置を、マトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。
図２９（Ａ）に対応する半導体装置の断面図の一例を図２９（Ｂ）に示す。
図２９（Ｂ）に示す半導体装置は、トランジスタ４７０の上層に、トランジスタ４５２および容量素子４９０が設けられている。トランジスタ４５２において、ゲート絶縁膜として機能する絶縁膜４２０は一対の電極を覆う態様で設けられており、絶縁膜４２０は容量素子４９０の誘電体膜としても機能する。なお、トランジスタ４５２は、ゲート絶縁膜として機能する絶縁膜４２０が一対の電極を覆う態様で設けられる点以外は、先に示したトランジスタ４５０と同じ構成を有する。絶縁膜４２０は、ゲート絶縁膜４１０と同様の材料を用いて形成することが可能である。
図２９（Ｂ）において、容量素子４９０は、窒化物絶縁膜４０１と、窒化物絶縁膜４０１と接する金属酸化物膜４０５と、誘電体膜として機能する絶縁膜４２０と、金属酸化物膜４０５と少なくとも一部が重なる導電膜４１１と、を含んで構成される。容量素子４９０に含まれる金属酸化物膜４０５は、トランジスタ４５２の酸化物半導体膜４０６と同一工程によって作製することが可能である。トランジスタ４５０において酸化物半導体膜４０６と接する絶縁膜４０２は、金属酸化物膜４０５と重なる領域が選択的に除去されるように設けられている。これによって、金属酸化物膜４０５が、絶縁膜４０２の下層に設けられた窒化物絶縁膜４０１と接する。窒化物絶縁膜４０１は、水素を含む絶縁膜、換言すると水素を放出することが可能な絶縁膜であるため、金属酸化物膜４０５と接する態様とすることで、金属酸化物膜４０５に水素が供給される。よって、図２９（Ｂ）に示す構成とすることで、金属酸化物膜４０５を低抵抗化させ、容量素子４９０の電極の一方として機能させることが可能となる。また、容量素子４９０に含まれる他方の電極である導電膜４１１は、トランジスタ４５２のゲート電極と同一の工程で作製することが可能である。
図２９（Ｂ）において、トランジスタ４７０は、半導体基板４４０を用いて作製される。トランジスタ４７０は、半導体基板４４０の凸部と、凸部内の不純物領域４６６と、凸部の上面および側面と接する領域を有する絶縁膜４６２と、絶縁膜４６２を介して凸部の上面および側面と面する導電膜４６４と、導電膜４６４の側壁に接する絶縁膜４６０と、を有する。なお、導電膜４６４は、トランジスタ４７０のゲート電極として機能する。また、不純物領域４６６は、トランジスタ４７０のソース領域およびドレイン領域として機能する。なお、トランジスタ４７０は、絶縁膜４６０を有さなくてもよい。トランジスタ４７０は、半導体基板４４０の凸部を利用していることから、ＦＩＮ（フィン）型トランジスタとも呼ばれる。なお、凸部の上には、絶縁膜を有してもよい。該絶縁膜は、半導体基板４４０に凸部を形成する際、マスクとして機能するものである。
ここでは、半導体基板４４０が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸型の半導体を形成しても構わない。
トランジスタ４７０は、ｎチャネル型、ｐチャネル型のどちらでもよいが、回路によって適切なトランジスタを用いる。
半導体基板４４０は、酸化物半導体と異なるエネルギーギャップを持つ半導体を用いてもよい。例えば、半導体基板４４０として酸化物半導体以外の半導体材料でなる基板を用いればよい。半導体基板として単結晶シリコンを用いた場合は、高速動作をすることが可能なトランジスタ４７０とすることができる。
図２９（Ｂ）に示す半導体装置は、絶縁膜を介して、トランジスタ４７０の上部にトランジスタ４５２および容量素子４９０を有する。また、トランジスタ４７０とトランジスタ４５２との間には、配線として機能する複数の導電膜が配置されている。また各種絶縁膜に埋め込まれた複数の導電膜により、上層と下層にそれぞれ配置された配線や電極が電気的に接続されている。
このように、複数のトランジスタを積層した構造とすることにより、半導体装置の集積度を高めることができる。
ここで、半導体基板４４０に単結晶シリコンを用いた場合、半導体基板４４０の近傍の絶縁膜の水素濃度が高いことが好ましい。該水素により、シリコンのダングリングボンドを終端させることで、トランジスタ４７０の信頼性を向上させることができる。一方、トランジスタ４５２に含まれる酸化物半導体膜の近傍の絶縁膜の水素濃度は低いことが好ましい。該水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、酸化物半導体膜の近傍の絶縁膜の水素濃度が高いとトランジスタ４５２の信頼性を低下させる要因となる場合があるためである。したがって、単結晶シリコンを用いたトランジスタ４７０、および酸化物半導体を用いたトランジスタ４５２を積層する場合、これらの間に水素のブロックする機能を有する絶縁膜４０３を配置することは両トランジスタの信頼性を高めるために有効である。
絶縁膜４０３としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）、窒化シリコンなどを含む絶縁膜を、単層で、または積層で用いればよい。
また、酸化物半導体を用いたトランジスタ４５２を覆う絶縁膜４１４としては、水素をブロックする機能を有する絶縁膜を形成することが好ましい。なお、絶縁膜４１４として、酸化アルミニウム膜を設けることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断効果が高いため、トランジスタ４５２を覆う絶縁膜４１４として酸化アルミニウム膜を用いることで、トランジスタ４５２に含まれる酸化物半導体からの酸素の脱離を防止するとともに、酸化物半導体への水および水素の混入を防止することができる。
なお、トランジスタ４７０は、ＦＩＮ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、プレーナ型のトランジスタなどとすることができる。
また、トランジスタ４５２をトランジスタ４７０と同一表面上に作製しても構わない。このとき、トランジスタ４７０として、酸化物半導体にチャネルが形成されるトランジスタを適用してもよい。また、トランジスタ４５２をトランジスタ４７０と同一表面上に作製する場合、それぞれのトランジスタに含まれる構成要素を同一工程を経て形成することができる。即ち、トランジスタ４５２およびトランジスタ４７０を異なる工程を経て作製した場合と比べて、半導体装置の作製工程数を少なくすることができ、半導体装置の生産性を高めることができる。
なお、図２９（Ｂ）では、容量素子４９０の一方の電極は、金属酸化物膜４０５を用いて構成する場合を例に示したが、本実施の形態の構成はこれに限られない。図３０に本実施の形態の変形例を示す。図３０に示す半導体装置は、図２９に示す半導体装置におけるトランジスタ４５２に代えて、実施の形態３で示したトランジスタ４５０を有し、且つ、図２９に示す構成における容量素子４９０に代えて、トランジスタ４５０に含まれるソース電極またはドレイン電極として機能する一対の電極の一方である電極４０８ａを、一方の電極として用いた容量素子４９１を有する。
また、図３０では、容量素子４９１の誘電体膜としても機能する絶縁膜４１７はトランジスタ４５０のゲート絶縁膜４１０と同じ工程で形成されており、それぞれの絶縁膜は導電膜４１１およびゲート電極４１２をマスクとして自己整合的にエッチング加工されている。さらに、絶縁膜４１７およびゲート絶縁膜４１０への加工の際に、絶縁膜４０２も同時にエッチングすることで、トランジスタ４５０および容量素子４９１の外周部において、絶縁膜４１９と絶縁膜４１４とが接する構成を有する。換言すると、図３０に示す半導体装置において、トランジスタ４５０および容量素子４９１は、絶縁膜４１９および絶縁膜４１４によって囲まれた構成を有する。
図３０に示す構成では、ゲート絶縁膜４１０の側面および絶縁膜４０２の側面と下面を絶縁膜４１４、４１９によって覆う構成であるため、絶縁膜４１９および絶縁膜４１４として、酸化アルミニウム膜等の酸素および水素に対するブロッキング性を有する絶縁膜を用いることが好ましい。これによって、酸化物半導体膜に接する絶縁膜４０２およびゲート絶縁膜４１０からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。さらに、絶縁膜４０２および／またはゲート絶縁膜４１０として、酸素を過剰に含有する絶縁膜を設けることで、該絶縁膜に含まれる酸素を効果的に酸化物半導体膜へ供給することができるため好ましい。なお、絶縁膜４１９として、水素をブロックする機能を有する絶縁膜（例えば、酸化アルミニウム膜）を設けた場合、絶縁膜４０３は必ずしも形成しなくともよい。
以上示した本実施の形態の構成、方法などは、他の実施の形態の構成、方法などと適宜組み合わせて用いることができる。
（実施の形態８）
以下では、酸化物半導体膜に適用可能な酸化物の一例として、Ｉｎ−Ｓｎ−Ｚｎ酸化物およびＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造を示し、各結晶構造に対応する電子および正孔の有効質量を計算により算出した結果を示す。
計算には、図３１に示す結晶構造を仮定した。なお、図中には酸素を除いた各元素の原子数比を示す。また、実際のＩｎ−Ｓｎ−Ｚｎ酸化物の結晶構造は、図３１（Ａ）乃至図３１（Ｃ）に示す結晶構造と異なる場合がある。
計算は、第一原理電子状態計算パッケージＣＡＳＴＥＰを用いた。計算条件は、下表１に示すとおりである。
ここで、最適化後の構造における格子定数を下表２に示す。
次に、電子の有効質量（ｍｅ ＊）および正孔の有効質量（ｍｈ ＊）を、Ｅ−ｋ分散曲線におけるバンド端を二次関数でフィッティングすることで導出した。結果を下表３に示す。
上に示したように、仮定した結晶構造を有するＩｎ−Ｓｎ−Ｚｎ酸化物およびＩｎ−Ｇａ−Ｚｎ酸化物において、電子の有効質量に対して、正孔の有効質量は非常に大きいことがわかる。即ち、酸化物中で正孔が動きにくいことが示唆される。
したがって、該酸化物をトランジスタの半導体膜に用いたとき、正孔がドレインからトンネルすることで流れるリーク電流が生じにくい。即ち、該トランジスタはオフ電流が小さいトランジスタであることがわかる。
（実施の形態９）
本実施の形態では、実施の形態１乃至実施の形態４に示すトランジスタを有する半導体装置について説明する。ここでは、半導体装置の一形態として、ＲＦＩＤタグおよびＣＰＵを用いて説明する。
＜ＲＦＩＤタグ＞
以下では、上述したトランジスタ、抵抗素子、容量素子を含むＲＦＩＤタグについて、図３２を用いて説明する。
ＲＦＩＤタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦＩＤタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼性が要求される。
ＲＦＩＤタグの構成について図３２を用いて説明する。図３２は、ＲＦＩＤタグの構成例を示すブロック図である。
図３２に示すようにＲＦＩＤタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦＩＤタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタには、逆方向電流を十分に抑制することが可能なトランジスタ、例えば実施の形態１乃至実施の形態４に示すトランジスタを適宜用いることができる。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。ＲＦＩＤタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、適宜、取捨することができる。
ここで、実施の形態７で説明した記憶装置を、記憶回路８１０に用いることができる。実施の形態７で説明した記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦＩＤタグに好適である。さらに実施の形態７で説明した記憶装置は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、実施の形態７で説明した記憶装置は、不揮発性メモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦＩＤタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
＜ＲＦＩＤタグの使用例＞
以下では、本発明の一態様に係るＲＦＩＤタグの使用例について図３３を用いて説明する。ＲＦＩＤタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図３３（Ａ）参照。）、包装用容器類（包装紙やボトル等、図３３（Ｃ）参照。）、記録媒体（ＤＶＤやビデオテープ等、図３３（Ｂ）参照。）、乗り物類（自転車等、図３３（Ｄ）参照。）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、もしくは各物品に取り付ける荷札（図３３（Ｅ）および図３３（Ｆ）参照。）等に設けて使用することができる。
本発明の一態様に係るＲＦＩＤタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦＩＤタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦＩＤタグ４０００固定することにより、認証機能を付与することができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦＩＤタグ４０００を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦＩＤタグ４０００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係るＲＦＩＤタグは、上述したような各用途に用いることができる。
＜ＣＰＵ＞
以下では、上述したトランジスタ、抵抗素子、容量素子などを含むＣＰＵについて説明する。
図３４は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
図３４に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３４に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３４に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図３４に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、実施の形態７で説明した記憶装置などを用いることができる。
図３４に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体膜を有するトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体膜を有するトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
なお、ここでは、半導体装置の一形態としてＣＰＵを用いて説明したが、ＣＰＵの代わりに、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも、上述したトランジスタ、抵抗素子、容量素子を用いることができる。
（実施の形態１０）
本実施の形態では、本発明の一態様の半導体装置が適用された電子機器の構成例について説明する。また、本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、図３５を用いて説明を行う。
図３５に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図３６は、本発明の一態様の半導体装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図３６（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
図３６（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報を操作または編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図３６（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図３６（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロット１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図３６（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
図３６（Ｃ）は、携帯電話であり、筐体１０３０および筐体１０３１の二つの筐体で構成されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォン１０３４、ポインティングデバイス１０３６、カメラ１０３７、外部接続端子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図３６（Ｃ）には映像表示されている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１０３２と同一面上にカメラ１０３７を備えているため、テレビ電話が可能である。スピーカー１０３３およびマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図３６（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子１０３８はＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電およびパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存および移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図３６（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵されている。上記実施の形態で説明するトランジスタを表示部１０５３およびＣＰＵに適用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、成膜直後（ａｓ−ｓｐｕｔｔｅｒｅｄと表記。）、または酸素を含む雰囲気における４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測した。即ち、ナノビーム電子線の照射位置を一次元的に３００ｎｍの範囲で変化させながら、回折パターンを観測した。次に、観測された回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビーム電子線を用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡＣ化率の算出には、６試料における平均値を用いた。
各試料におけるＣＡＡＣ化率を図３７（Ａ）に示す。成膜直後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）であった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理においても高いＣＡＡＣ化率を有するＣＡＡＣ−ＯＳ膜が得られることがわかる。
ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することができなかった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域が、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
図３７（Ｂ）および図３７（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像である。図３７（Ｂ）と図３７（Ｃ）とを比較することにより、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜は、膜質がより均質であることがわかる。即ち、高い温度における加熱処理によって、ＣＡＡＣ−ＯＳ膜の膜質が向上することがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。

Claims (5)

  1. 絶縁表面上に設けられたトランジスタ及び容量素子を有し、
    前記トランジスタは、前記絶縁表面上に設けられたゲート電極と、
    前記ゲート電極と少なくとも一部が重なる酸化物半導体膜と、
    前記ゲート電極及び前記酸化物半導体膜の間に設けられるゲート絶縁膜と、
    前記酸化物半導体膜に接する一対の電極と、
    前記一対の電極の少なくとも一部を覆う酸化物絶縁膜と、
    前記酸化物絶縁膜に接する窒化物絶縁膜と、を有し、
    前記容量素子は、前記ゲート絶縁膜と接する金属酸化物膜と、
    前記金属酸化物膜と少なくとも一部が重なる透光性を有する導電膜と、
    前記金属酸化物膜及び前記透光性を有する導電膜の間に設けられる前記窒化物絶縁膜と、を有し、
    前記酸化物半導体膜および前記金属酸化物膜において、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、配向性を示す輝点を有する回折パターンが観察される領域の割合が、８０％以上１００％未満である領域を有することを特徴とする半導体装置。
  2. 絶縁表面上に設けられたトランジスタ及び容量素子を有し、
    前記トランジスタは、前記絶縁表面上に設けられた開口部を有する酸化物絶縁膜と接する酸化物半導体膜と、
    前記酸化物半導体膜に接する一対の電極と、
    前記酸化物半導体膜と接するゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜と重なるゲート電極と、を有し、
    前記容量素子は、前記絶縁表面及び前記開口部を有する酸化物絶縁膜の間に設けられた窒化物絶縁膜と、前記開口部において前記窒化物絶縁膜と接する金属酸化物膜と、
    前記金属酸化物膜と接する前記ゲート絶縁膜と、
    前記ゲート絶縁膜と接する導電膜と、を有し、
    前記酸化物半導体膜および前記金属酸化物膜において、透過電子回折測定装置を用いて、一次元的に３００ｎｍの範囲で観察箇所を変化させたとき、配向性を示す輝点を有する回折パターンが観察される領域の割合が、８０％以上１００％未満である領域を有することを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記金属酸化物膜の水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記酸化物半導体膜の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記酸化物半導体膜および前記金属酸化物膜は、同じ金属元素で構成されることを特徴とする半導体装置。
JP2014184757A 2013-09-25 2014-09-11 半導体装置 Active JP6383616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014184757A JP6383616B2 (ja) 2013-09-25 2014-09-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013198891 2013-09-25
JP2013198891 2013-09-25
JP2014184757A JP6383616B2 (ja) 2013-09-25 2014-09-11 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018147446A Division JP6542448B2 (ja) 2013-09-25 2018-08-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2015088739A JP2015088739A (ja) 2015-05-07
JP2015088739A5 JP2015088739A5 (ja) 2017-10-19
JP6383616B2 true JP6383616B2 (ja) 2018-08-29

Family

ID=52690173

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2014184757A Active JP6383616B2 (ja) 2013-09-25 2014-09-11 半導体装置
JP2018147446A Active JP6542448B2 (ja) 2013-09-25 2018-08-06 半導体装置
JP2019109670A Active JP6725729B2 (ja) 2013-09-25 2019-06-12 半導体装置
JP2020109720A Active JP6967120B2 (ja) 2013-09-25 2020-06-25 半導体装置
JP2021172811A Withdrawn JP2022009393A (ja) 2013-09-25 2021-10-22 半導体装置
JP2023083176A Pending JP2023109902A (ja) 2013-09-25 2023-05-19 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2018147446A Active JP6542448B2 (ja) 2013-09-25 2018-08-06 半導体装置
JP2019109670A Active JP6725729B2 (ja) 2013-09-25 2019-06-12 半導体装置
JP2020109720A Active JP6967120B2 (ja) 2013-09-25 2020-06-25 半導体装置
JP2021172811A Withdrawn JP2022009393A (ja) 2013-09-25 2021-10-22 半導体装置
JP2023083176A Pending JP2023109902A (ja) 2013-09-25 2023-05-19 半導体装置

Country Status (3)

Country Link
US (2) US9905586B2 (ja)
JP (6) JP6383616B2 (ja)
KR (2) KR102281623B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) * 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
CN111129039B (zh) * 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
WO2016035627A1 (ja) * 2014-09-02 2016-03-10 シャープ株式会社 半導体装置及び半導体装置の製造方法
CN113314545A (zh) 2015-04-20 2021-08-27 株式会社半导体能源研究所 半导体装置及电子设备
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US10139663B2 (en) * 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
KR20180124874A (ko) 2016-03-04 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US11530134B2 (en) 2017-03-13 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide comprising In and Zn, and transistor
JP2018157101A (ja) 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
US11069796B2 (en) * 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7066672B2 (ja) * 2019-12-19 2022-05-13 株式会社半導体エネルギー研究所 半導体装置
CN111785656B (zh) * 2020-07-28 2023-08-15 哈尔滨工业大学 电子器件氧化层中固定负电荷陷阱的检测方法
EP4227294A1 (en) 2020-10-09 2023-08-16 Daicel Corporation Curable compound product
US11659759B2 (en) * 2021-01-06 2023-05-23 Applied Materials, Inc. Method of making high resolution OLED fabricated with overlapped masks

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3286244B2 (ja) * 1997-03-14 2002-05-27 株式会社東芝 磁気抵抗効果素子と、それを用いた磁気ヘッドおよび磁気記録装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN102648525B (zh) * 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
WO2012035975A1 (en) * 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
CN103270601B (zh) 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5186611B2 (ja) * 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101963457B1 (ko) 2011-04-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 구동 방법
JP5613910B2 (ja) * 2011-05-17 2014-10-29 三菱マテリアル株式会社 Ｐｚｔ強誘電体薄膜の製造方法
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
TW201327833A (zh) * 2011-12-27 2013-07-01 Chimei Innolux Corp 顯示裝置以及包含其之影像顯示系統
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
JP6142136B2 (ja) 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
TW201338173A (zh) 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
KR20130125717A (ko) 2012-05-09 2013-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP2013258895A (ja) 2012-05-18 2013-12-26 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
DE112013007566B3 (de) 2012-08-03 2018-02-22 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102264971B1 (ko) 2013-05-20 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR102416118B1 (ko) 2022-07-05
US10483295B2 (en) 2019-11-19
KR102281623B1 (ko) 2021-07-23
JP6967120B2 (ja) 2021-11-17
JP2019192927A (ja) 2019-10-31
JP2015088739A (ja) 2015-05-07
US9905586B2 (en) 2018-02-27
JP2022009393A (ja) 2022-01-14
US20180151604A1 (en) 2018-05-31
KR20150034093A (ko) 2015-04-02
JP2020170858A (ja) 2020-10-15
JP2023109902A (ja) 2023-08-08
JP6725729B2 (ja) 2020-07-22
JP2019009450A (ja) 2019-01-17
KR20210093206A (ko) 2021-07-27
JP6542448B2 (ja) 2019-07-10
US20150084045A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
KR102416118B1 (ko) 반도체 장치
JP6708779B2 (ja) 半導体装置
JP6664527B2 (ja) 半導体装置
JP6630497B2 (ja) 半導体装置
JP6556446B2 (ja) トランジスタ
TWI661542B (zh) 顯示裝置
JP2019134182A (ja) 半導体装置
JP6480761B2 (ja) 半導体装置の作製方法
JP6599111B2 (ja) 酸化物半導体膜の作製方法
JP6440457B2 (ja) 半導体装置
JP6463117B2 (ja) 半導体装置
JP6457235B2 (ja) 半導体装置
JP2015079946A (ja) 半導体装置の作製方法
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器
JP2015228490A (ja) 半導体装置および該半導体装置を有する電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180806

R150 Certificate of patent or registration of utility model

Ref document number: 6383616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250