CN111785656B - 电子器件氧化层中固定负电荷陷阱的检测方法 - Google Patents
电子器件氧化层中固定负电荷陷阱的检测方法 Download PDFInfo
- Publication number
- CN111785656B CN111785656B CN202010735209.8A CN202010735209A CN111785656B CN 111785656 B CN111785656 B CN 111785656B CN 202010735209 A CN202010735209 A CN 202010735209A CN 111785656 B CN111785656 B CN 111785656B
- Authority
- CN
- China
- Prior art keywords
- bias
- oxide layer
- substrate
- electric field
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 230000005684 electric field Effects 0.000 claims abstract description 56
- 230000008859 change Effects 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 22
- 239000001301 oxygen Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000012360 testing method Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000011160 research Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000000637 aluminium metallisation Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000007431 microscopic evaluation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种电子器件氧化层中固定负电荷陷阱的检测方法，包括以下步骤：选择N型半导体材料制备成衬底；在衬底上制备P型外延层；在外延层上形成N+源区、N+漏区和P+阱区；在外延层上生长氧化层；对氧化层进行刻蚀，漏出阱区和衬底，在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极；将源极和漏极接地，栅氧电场保持正偏置，阱区负偏置，衬底负偏置；将源极、漏极、阱区和衬底接地，栅氧电场保持负偏置；栅氧电场交替进行正偏置和负偏置，正偏置和负偏置的交替时间和交替次数相同，在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态，达到电子器件氧化层中固定负电荷陷阱检测与判定的目的。
Description
技术领域
本发明涉及电子器件检测技术领域，具体而言，涉及一种提取电子器件氧化层中固定负电荷的方法。
背景技术
半导体材料与其氧化层具有出色的界面性能，可以形成氧化物半导体系统，被广泛应用于非易失性存储器、绝缘体器件和双极器件中。
而氧化物及其与半导体的界面的性能也成为研究的热点，研究结果表明，电子器件的氧化物及其与半导体界面处存在陷阱，这些陷阱会俘获电荷而影响电子器件的性能。电子器件中氧化层和氧化物/半导体界面中通常存在多种电荷，如界面态俘获电荷、空穴俘获电荷、氧化层固定电荷、可移动离子电荷等，这些电荷具有不同的分布状态，可以带正电或负电，不同的电荷特征直接影响电子器件的质量与可靠性。
但由于灵敏度等问题，现有的微观分析手段很难对氧化层中的俘获负电荷进行检查分析，更难以表征氧化层中的固定负电荷陷阱，阻碍了电子器件技术的发展。
发明内容
本发明解决的问题是如何检测电子器件氧化层中固定负电荷陷阱。
为解决上述问题，本发明提供一种电子器件氧化层中固定负电荷陷阱的检测方法，包括以下步骤：
S100、选择N型半导体材料制备成衬底；
S200、在所述衬底上制备P型外延层；
S300、在所述外延层上形成N+源区、N+漏区和P+阱区；
S400、在所述外延层上生长氧化层；
S500、对所述氧化层进行刻蚀，漏出所述阱区和衬底，在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极；
S600、将所述源极和漏极接地，栅氧电场保持正偏置，阱区负偏置，衬底负偏置，在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态；
S700、将所述源极、漏极、阱区和衬底接地，栅氧电场保持负偏置，在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态；
S800、栅氧电场交替进行正偏置和负偏置，正偏置和负偏置的交替时间和交替次数相同，在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
可选地，所述步骤S600中，施加偏置时间为1s至105s。
可选地，所述步骤S700中，施加偏置时间为1s至105s。
可选地，所述步骤S800中，正偏置和负偏置的交替时间为100s至10000s，正偏置和负偏置的交替次数为1次至10次。
可选地，所述步骤S600中，栅氧电场强度为+0.1MV/cm至+8MV/cm，阱区偏置-1V至-10V，衬底偏置为-1.2V至-11V。
可选地，所述步骤S700中，栅氧电场强度大于等于-8MV/cm。
可选地，所述步骤S800中，栅氧电场交替进行正偏置和负偏置，电场强度小于8MV/cm。
可选地，所述步骤S100中，所述衬底的厚度为1μm至100μm。
可选地，所述步骤S200中，所述外延层的厚度为5μm至50μm，掺杂浓度小于1e18cm-3。
可选地，所述步骤S500中，所述N+源区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述N+漏区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述P+阱区与所述N+漏区之间的距离为1μm至100μm，所述N+源区、N+漏区和P+阱区的掺杂浓度相等，且所述N+源区、N+漏区和P+阱区的掺杂浓度为所述外延层掺杂浓度的10倍以上。
相对于现有技术，本发明基于MOS场效应管制备工艺，在N型半导体材料衬底上形成负电荷测试结构，并通过调置不同电极之间的电压，快速检测负电荷状态，再通过正负偏置交替作用检测到固定负电荷与其他俘获负电荷之间的区别，从而实现电子器件氧化层中固定负电荷陷阱检测与判定的目的。
附图说明
图1为本发明实施例中电子器件氧化层中固定负电荷陷阱的检测的方法流程图；
图2为本发明实施例中电子器件氧化层中负电荷测试结构的制备原理图；
图3为本发明实施例中电子器件氧化层中负电荷测试结构的结构示意图；
图4为本发明实施例一中检测到的注入电流与电子浓度的关系；
图5为本发明实施例一中检测到的测试时间与电子浓度的关系。
附图标记说明：
1-衬底，2-外延层，3-氧化层，4-N+源区，5-N+漏区，6-P+阱区t1-衬底的厚度，t2-外延层的厚度。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。需要说明的是，以下各实施例仅用于说明本发明的实施方法和典型参数，而不用于限定本发明所述的参数范围，由此引申出的合理变化，仍处于本发明权利要求的保护范围内。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
电子器件的氧化层中存在多种负电荷陷阱，会俘获负电荷，不同的电荷具分布状态和电荷特征会影响电子器件的质量与可靠性。但现有研究对此方面的研究较少，如何快速、高效、准确检测电子器件中氧化物层中的俘获负电荷缺陷状态是目前亟待关键问题。本发明的实施例公开一种电子器件氧化层中固定负电荷陷阱的检测方法，其应用对象包括硅器件、宽禁带半导体器件、窄禁带半导体器件、化合物半导体器件等中的氧化层和钝化层。该方法基于MOS场效应管制备工艺，在N型半导体材料衬底上形成负电荷测试结构，通过调置不同电极之间的电压，快速检测负电荷状态，并通过正负偏置交替作用检测到固定负电荷与其他俘获负电荷之间的区别，从而实现电子器件氧化层中固定负电荷陷阱检测与判定的目的。
结合图1至图3所示，电子器件氧化层中固定负电荷陷阱的检测方法，包括以下步骤：
S100、选择高掺杂浓度N型半导体材料制备成衬底1，衬底的厚度t1为1μm至100μm，便于后续进行检测试验。半导体材料的掺杂浓度大于1e18cm-3或者阻率为0.00001至10Ω·cm，限定电阻率为或掺杂浓度有利于在衬底1上制备外延层2。
S200、在衬底1上制备P型外延层2，外延层的厚度t2为5μm至50μm。衬底的厚度t1是外延层的厚度t2的0.2至20倍。外延层2的掺杂浓度小于1e18cm-3或者电阻率为1Ω·cm至10000Ω·cm。
S300、在外延层2上形成N+源区4、N+漏区5和P+阱区6，形成方式可以是离子注入、扩散等。N+源区4和N+漏区5的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，沟道宽度是沟道长度的2倍以上，P+阱区6与N+漏区5之间的距离为1μm至100μm，限定N+源区4、N+漏区5和P+阱区6尺寸，可以保证测试的灵敏度。N+源区4、N+漏区5和P+阱区6的掺杂浓度相等，且为外延层2掺杂浓度的10倍以上，有利于制备电极。
S400、在外延层2上生长氧化层3，氧化层3厚度需控制在2nm至1000nm之间。氧化层3生长方式与电子器件中氧化层3状态一致，其状态包括氧化层3厚度、氧化层3生长方式、氧化层3生长气氛、氧化层3生长环境等。其中，生长方式主要涉及干氧、湿氧、干/湿氧混合等。
S500、对氧化层3进行刻蚀，刻蚀方式可以是干法刻蚀、等离子体刻蚀、湿法刻蚀，漏出阱区和衬底1。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式可以是物理气相淀积、化学气相淀积、金金属化、铝金属化、铜金属化等。
S600、将源极和漏极接地；栅氧电场保持正偏置，强度为+0.1MV/cm至+8MV/cm，阱区负偏置，电压为-1V至-10V，衬底1负偏置，电压为-1.2V至-11V，保持阱区与衬底1的偏置电压差大于等于0.2V，施加偏置时间为1s至105s。在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S700、将源极、漏极、阱区和衬底接地，栅氧电场保持负偏置，电场强度大于等于-8MV/cm，此时氧化层会产生负电荷，施加偏置时间为1s至105s。在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S800、栅氧电场交替进行正偏置和负偏置，电场强度小于8MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为100s至10000s，交替次数为1次至10次，在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。交替偏置可以消除其他电荷，如正电荷、其他负电荷等，仅留下固定负电荷。通过栅氧电场交替作用能够检测到平带电压的变化，检测到固定负电荷与其他电荷之间的区别，表征电子器件氧化层中固定负电荷陷阱状态。
本发明的实施例提供一种电子器件氧化层中俘获固定负电荷高灵敏检测技术，该实施方式步骤简单，易于操作，所提出的技术途径能够大幅度降低检测固定负电荷试验的费用，对材料和器件可靠性、生产制造、空间与核辐射环境效应地面模拟试验和研究具有重大的意义。
实施例一
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为10μm，掺杂浓度为1e19cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为20μm，掺杂浓度为1e17cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为10μm，沟道宽度为200μm，P+阱区与N+漏区之间的距离为10μm；N+源区、N+漏区和P+阱区的掺杂浓度为5e18cm-3。
S400、在外延层上生长氧化层，氧化层厚度为50nm。
S500、对氧化层进行刻蚀，刻蚀方式是干法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是物理气相淀积。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+5MV/cm，阱区负偏置，电压为-6V，衬底负偏置，电压为-6.5V，施加偏置时间为104s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持负偏置，电场强度为-8MV/cm，施加偏置时间为300s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为5MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为200s，交替次数为4次；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
本实施例检测到的注入电流与电子浓度的关系如图4所示，图中横坐标为注入电流，纵坐标为检测到的电子浓度，多段曲线分布表示不同的电场强度下检测的到的电子浓度，位于最右侧的一段曲线表示固定负电荷浓度。
本实施例检测到的测试时间与电子浓度的关系如图5所示，图中横坐标为测试时间，纵坐标为检测到的电子浓度，多段曲线表示在栅氧电场交替偏置过程中，氧化物层俘获负电荷状态的改变，位于最右侧的一段曲线表示固定负电荷浓度。
从上述检测结果和图谱中可以检测到固定负电荷，表征电子器件氧化层中固定负电荷陷阱状态。
实施例二
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为1μm，掺杂浓度为5e18cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为5μm，掺杂浓度为1e16cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为1μm，沟道宽度为10μm，P+阱区与N+漏区之间的距离为1μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e18m-3。
S400、在外延层上生长氧化层，氧化层厚度为2nm。
S500、对氧化层进行刻蚀，刻蚀方式是湿法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是金金属化。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+0.1MV/cm，阱区负偏置，电压为-1V，衬底负偏置，电压为-1.2V，施加偏置时间为100s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持负偏置，电场强度为-9MV/cm，施加偏置时间为103s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为6MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为1000s，交替次数为3次；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
实施例三
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为50μm，掺杂浓度为1e20cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为20μm，掺杂浓度为1e17cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为50μm，沟道宽度为500μm，P+阱区与N+漏区之间的距离为50μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e19m-3。
S400、在外延层上生长氧化层，氧化层厚度为100nm。
S500、对氧化层进行刻蚀，刻蚀方式是湿法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是铝金属化。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+8MV/cm，阱区负偏置，电压为-10V，衬底负偏置，电压为-11V，施加偏置时间为103s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持负偏置，电场强度为-8.5MV/cm，施加偏置时间为104s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为1MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为500s，交替次数为10次；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
实施例四
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为60μm，掺杂浓度为1e21cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为30μm，掺杂浓度为1e14cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为1μm，沟道宽度为10μm，P+阱区与N+漏区之间的距离为1μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e18m-3。
S400、在外延层上生长氧化层，氧化层厚度为60nm。
S500、对氧化层进行刻蚀，刻蚀方式是等离子体刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是铜金属化。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+4MV/cm，阱区负偏置，电压为-5V，衬底负偏置，电压为-7V，施加偏置时间为105s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持负偏置，电场强度为-10MV/cm，施加偏置时间为105s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为1MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为104s，交替次数为1次；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
实施例五
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为30μm，掺杂浓度为1e22cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为30μm，掺杂浓度为1e15cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是扩散。N+源区和N+漏区的沟道长度为30μm，沟道宽度为200μm，P+阱区与N+漏区之间的距离为50μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e17m-3。
S400、在外延层上生长氧化层，氧化层厚度为100nm。
S500、对氧化层进行刻蚀，刻蚀方式是干法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是物理气相淀积。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+6.6MV/cm，阱区负偏置，电压为-8V，衬底负偏置，电压为-9.5V，施加偏置时间为5000s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持负偏置，电场强度为-9MV/cm，施加偏置时间为104s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为6MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为1000s，交替次数为6次；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
实施例六
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为10μm，掺杂浓度为1e19cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为30μm，掺杂浓度为1e17cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为20μm，沟道宽度为250μm，P+阱区与N+漏区之间的距离为20μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e19m-3。
S400、在外延层上生长氧化层，氧化层厚度为150nm。
S500、对氧化层进行刻蚀，刻蚀方式是干法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是化学气相淀积。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+7MV/cm，阱区负偏置，电压为-9V，衬底负偏置，电压为-10V，施加偏置时间为10s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S700、上述步骤完成后，将源极、漏极、阱区和衬底接地，栅氧电场保持负偏置，电场强度为-8MV/cm，施加偏置时间为100s；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
S800、上述步骤完成后，栅氧电场交替进行正偏置和负偏置，电场强度为3MV/cm，正偏置和负偏置的交替时间和交替次数相同，交替时间为100s，交替次数为8次；在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
虽然本公开披露如上，但本公开的保护范围并非仅限于此。本领域技术人员在不脱离本公开的精神和范围的前提下，可进行各种变更与修改，这些变更与修改均将落入本发明的保护范围。
Claims (10)
1.一种电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，包括以下步骤：
S100、选择N型半导体材料制备成衬底；
S200、在所述衬底上制备P型外延层；
S300、在所述外延层上形成N+源区、N+漏区和P+阱区；
S400、在所述外延层上生长氧化层；
S500、对所述氧化层进行刻蚀，漏出所述P+阱区和衬底，在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极；
S600、将所述N+源极和N+漏极接地，栅氧电场保持正偏置，P+阱区负偏置，衬底负偏置，在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态；
S700、将所述N+源极、N+漏极、P+阱区和衬底接地，栅氧电场保持负偏置，在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态；
S800、栅氧电场交替进行正偏置和负偏置，正偏置和负偏置的交替时间和交替次数相同，在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态，实现对固定负电荷陷阱的检测。
2.根据权利要求1所述的电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，所述步骤S600中，对所述栅氧电场、P+阱区及衬底均施加偏置时间为1s至105s。
3.根据权利要求2所述的电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，所述步骤S700中，施加偏置时间为1s至105s。
4.根据权利要求3所述的电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，所述步骤S800中，正偏置和负偏置的交替时间为100s至10000s，正偏置和负偏置的交替次数为1次至10次。
5.根据权利要求1所述的电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，所述步骤S600中，栅氧电场强度为+0.1MV/cm至+8MV/cm，阱区偏置-1V至-10V，衬底偏置为-1.2V至-11V。
6.根据权利要求5所述的电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，所述步骤S700中，栅氧电场强度大于等于-8MV/cm。
7.根据权利要求6所述的电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，所述步骤S800中，栅氧电场交替进行正偏置和负偏置，电场强度小于8MV/cm。
8.根据权利要求1所述的电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，所述步骤S100中，所述衬底的厚度为1μm至100μm。
9.根据权利要求8所述的电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，所述步骤S200中，所述外延层的厚度为5μm至50μm，掺杂浓度小于1e18 cm-3。
10.根据权利要求9所述的电子器件氧化层中固定负电荷陷阱的检测方法，其特征在于，所述步骤S500中，所述N+源区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述N+漏区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述P+阱区与所述N+漏区之间的距离为1μm至100μm，所述N+源区、N+漏区和P+阱区的掺杂浓度相等，且所述N+源区、N+漏区和P+阱区的掺杂浓度为所述外延层掺杂浓度的10倍以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010735209.8A CN111785656B (zh) | 2020-07-28 | 2020-07-28 | 电子器件氧化层中固定负电荷陷阱的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010735209.8A CN111785656B (zh) | 2020-07-28 | 2020-07-28 | 电子器件氧化层中固定负电荷陷阱的检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111785656A CN111785656A (zh) | 2020-10-16 |
| CN111785656B true CN111785656B (zh) | 2023-08-15 |
Family
ID=72766779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010735209.8A Active CN111785656B (zh) | 2020-07-28 | 2020-07-28 | 电子器件氧化层中固定负电荷陷阱的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785656B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0704890A2 (en) * | 1994-09-30 | 1996-04-03 | Shin-Etsu Handotai Company Limited | A method of evaluating a mis-type semiconductor device |
| US5547882A (en) * | 1995-10-11 | 1996-08-20 | Mosel Vitelic Inc. | Method for forming retrograde channel profile by phosphorus implantation through polysilicon gate |
| JPH10189972A (ja) * | 1996-12-20 | 1998-07-21 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
| US5844282A (en) * | 1997-03-28 | 1998-12-01 | Nec Corporation | Semiconductor device having field effect transistor connected at gate electrode to protective junction diode discharging in the presence of light |
| US5907764A (en) * | 1995-11-13 | 1999-05-25 | Advanced Micro Devices, Inc. | In-line detection and assessment of net charge in PECVD silicon dioxide (oxide) layers |
| JP2000003946A (ja) * | 1998-06-15 | 2000-01-07 | Denso Corp | 炭化珪素半導体基板の検査方法 |
| JP2003007791A (ja) * | 2001-06-26 | 2003-01-10 | Sony Corp | 電荷トラップ密度の評価方法および装置 |
| JP2014120641A (ja) * | 2012-12-18 | 2014-06-30 | Mitsubishi Electric Corp | 炭化珪素半導体装置及びその製造方法 |
| CN106898562A (zh) * | 2015-12-18 | 2017-06-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及测试栅极氧化层的击穿电压的方法 |
| CN106981438A (zh) * | 2017-03-25 | 2017-07-25 | 江阴新顺微电子有限公司 | 铟镓合金作为代汞物在氧化层固定电荷测试中的方法 |
| CN109712873A (zh) * | 2019-02-11 | 2019-05-03 | 哈尔滨工业大学 | 基于深层离子注入方式的mos场效应管抗位移辐照加固方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243670A (ja) * | 2002-02-13 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置 |
| JP5011881B2 (ja) * | 2006-08-11 | 2012-08-29 | 株式会社デンソー | 半導体装置の製造方法 |
| US9449831B2 (en) * | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8710497B2 (en) * | 2011-12-08 | 2014-04-29 | LG Dispay Co., Ltd | Array substrate including thin film transistor and method of fabricating the same |
| SG10201700805WA (en) * | 2012-08-03 | 2017-02-27 | Semiconductor Energy Lab Co Ltd | Oxide semiconductor stacked film and semiconductor device |
| JP6383616B2 (ja) * | 2013-09-25 | 2018-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2020
- 2020-07-28 CN CN202010735209.8A patent/CN111785656B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0704890A2 (en) * | 1994-09-30 | 1996-04-03 | Shin-Etsu Handotai Company Limited | A method of evaluating a mis-type semiconductor device |
| US5547882A (en) * | 1995-10-11 | 1996-08-20 | Mosel Vitelic Inc. | Method for forming retrograde channel profile by phosphorus implantation through polysilicon gate |
| US5907764A (en) * | 1995-11-13 | 1999-05-25 | Advanced Micro Devices, Inc. | In-line detection and assessment of net charge in PECVD silicon dioxide (oxide) layers |
| JPH10189972A (ja) * | 1996-12-20 | 1998-07-21 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
| US5844282A (en) * | 1997-03-28 | 1998-12-01 | Nec Corporation | Semiconductor device having field effect transistor connected at gate electrode to protective junction diode discharging in the presence of light |
| JP2000003946A (ja) * | 1998-06-15 | 2000-01-07 | Denso Corp | 炭化珪素半導体基板の検査方法 |
| JP2003007791A (ja) * | 2001-06-26 | 2003-01-10 | Sony Corp | 電荷トラップ密度の評価方法および装置 |
| JP2014120641A (ja) * | 2012-12-18 | 2014-06-30 | Mitsubishi Electric Corp | 炭化珪素半導体装置及びその製造方法 |
| CN106898562A (zh) * | 2015-12-18 | 2017-06-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及测试栅极氧化层的击穿电压的方法 |
| CN106981438A (zh) * | 2017-03-25 | 2017-07-25 | 江阴新顺微电子有限公司 | 铟镓合金作为代汞物在氧化层固定电荷测试中的方法 |
| CN109712873A (zh) * | 2019-02-11 | 2019-05-03 | 哈尔滨工业大学 | 基于深层离子注入方式的mos场效应管抗位移辐照加固方法 |
Non-Patent Citations (1)
| Title |
|---|
| 碳化硅MOSFET栅氧化层可靠性研究;黄润华等;《智能电网》;20150210(第02期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111785656A (zh) | 2020-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3660819A (en) | Floating gate transistor and method for charging and discharging same | |
| Yao et al. | In situ electron holography study of charge distribution in high-κ charge-trapping memory | |
| US20210358749A1 (en) | Semiconductor wafer, electronic device, method of performing inspection on semiconductor wafer, and method of manufacturing electronic device | |
| Folchert et al. | Modeling recombination and contact resistance of poly‐Si junctions | |
| US8241928B2 (en) | Test structure and method for detecting charge effects during semiconductor processing | |
| Dumin et al. | Low‐level leakage currents in thin silicon oxide films | |
| CN109116209A (zh) | 一种氧化硅-硅界面态密度和俘获界面的测试方法 | |
| CN111785656B (zh) | 电子器件氧化层中固定负电荷陷阱的检测方法 | |
| CN106546638B (zh) | 能带缺陷密度分布的测试方法 | |
| CN101789384A (zh) | 退火的检测方法 | |
| CN107180769A (zh) | 基于电容结构的氟注入工艺稳定性测试方法 | |
| CN109085486B (zh) | 一种半导体-绝缘体界面态密度和俘获截面的测试方法 | |
| CN111751698B (zh) | 电子器件氧化层中固定正电荷陷阱的检测方法 | |
| CN112151403A (zh) | 基于无结型晶体管的表征方法 | |
| CN111856164B (zh) | 提取电子器件氧化层中正电荷的方法 | |
| CN111856236B (zh) | 提取电子器件氧化层中负电荷的方法 | |
| Nanver et al. | Test structures without metal contacts for DC measurement of 2D-materials deposited on silicon | |
| CN105247669B (zh) | 半导体晶圆的评价方法 | |
| Mikolášek et al. | Capacitance analysis of the structures with the a-Si: H (i)/c-Si (p) heterojunction for solar-cell applications | |
| Kim | Interface Properties of InSb MIS Structure | |
| US20220113436A1 (en) | Hydrogenated amorphous silicon detector | |
| CN206524309U (zh) | 半导体测试结构 | |
| CN112994615B (zh) | Soi晶圆质量检测方法及系统 | |
| Rathaur et al. | Time-dependent multiple gate voltage reliability of hybrid ferroelectric charge trap gate stack (FEG) GaN HEMT for power device applications | |
| CN100416861C (zh) | 探测器装置和电荷载流子的探测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |