CN106546638B - 能带缺陷密度分布的测试方法 - Google Patents
能带缺陷密度分布的测试方法 Download PDFInfo
- Publication number
- CN106546638B CN106546638B CN201510610881.3A CN201510610881A CN106546638B CN 106546638 B CN106546638 B CN 106546638B CN 201510610881 A CN201510610881 A CN 201510610881A CN 106546638 B CN106546638 B CN 106546638B
- Authority
- CN
- China
- Prior art keywords
- pulse voltage
- tft
- thin film
- film transistor
- defect concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及一种能带缺陷密度分布的测试方法,其包括以下步骤:先提供一测试系统以及一薄膜晶体管,该测试系统包括示波器、脉冲发生器、探针台和电流/电压转换器,该薄膜晶体管的半导体层为待测的氧化物,将该薄膜晶体管置于所述探针台,并将该薄膜晶体管的源极和漏极相连;再通过脉冲发生器通过施加多个不同幅值的脉冲电压,采集获得多个瞬态电流曲线,并对在脉冲电压的下降沿部分之后的瞬态电流随时间进行积分,得到多个电量值,再将多个电量值相减得到多个电量差值,再利用公式得到对应于各能级之间的能带缺陷密度分布。
Description
技术领域
本发明涉及缺陷密度的测试方法,尤其涉及一种测试薄膜晶体管中半导体层氧化物的能带缺陷密度分布的方法。
背景技术
晶体缺陷是指由于晶体中少数原子的排列发生改变,造成晶体点阵结构中周期性势场的畸变。晶体结构缺陷对外界条件的变化非常敏感,比如温度、压力、荷载、辐照等都会明显的改变结构缺陷的数量和分布。而结构缺陷的数量和分布对材料的性能具有重要的影响。对半导体材料而言,结构缺陷一般通过影响禁带宽度、载流子数目、迁移率来影响晶体半导体性能。在薄膜晶体管(TFT)中,半导体层的材料的结构缺陷直接影响薄膜晶体管的性能。因此,测出薄膜晶体管半导体层材料的缺陷分布很有必要。
现有的一般测试薄膜晶体管中半导体层氧化物的能带缺陷密度分布的方法为:深能级瞬态谱(Deep level transient spectroscopy,简称DLTS)、电容-电压曲线法(CV法)、光学方法加第一性原理、模拟拟合提取模型等。然而这些方法中DLTS法与光学方法由于引入温度与光照等因素可能导致缺陷重新分布,造成干扰,准确度有待商榷;CV法中引入了诸多假设前提,并且运算复杂;模拟拟合提取模型是一种模拟的手段,并非直接获得,结果的准确度有待商榷。
发明内容
有鉴于此,确有必要提供一种较为简单且准确度较高的能带缺陷密度分布的测试方法。
本发明提供一种能带缺陷密度分布的测试方法,其包括以下步骤:
⑴提供一测试系统以及一薄膜晶体管,该测试系统包括示波器、脉冲发生器、探针台和电流/电压转换器,该薄膜晶体管的半导体层为待测的氧化物,将该薄膜晶体管置于所述探针台,并将该薄膜晶体管的源极和漏极相连;
⑵通过脉冲发生器施加第一脉冲电压于该薄膜晶体管的栅极,以在该薄膜晶体管的沟道产生第一瞬态电流,该第一瞬态电流经由源极和漏极流出,并经过电流/电压转换器处理和示波器采集得到第一瞬态电流曲线;
⑶通过将该步骤⑵得到的第一瞬态电流曲线中在脉冲电压的下降沿部分之后的瞬态电流随时间进行积分,得到第一电量值Q1;
⑷重复步骤⑵向栅极施加第二脉冲电压以得到第二瞬态电流曲线,以及步骤⑶积分处理得到第二电量值Q2,其中,第二脉冲电压小于第一脉冲电压;
⑸将第一电量值Q1减去第二电量值Q2得到ΔQ,再利用公式计算得到对应于能级E1和E2之间的能带缺陷密度N(E),其中q为基元电荷的电量1.6×10-19库伦,ΔE为能级E1和E2的差值,能级E1和E2分别用表面电势φS1和φS2表示,表面电势φS1和φS2通过薄膜晶体管的电容-电压曲线计算得到;以及
⑹重复步骤⑵至⑸,通过改变第一脉冲电压和第二脉冲电压,而得到待测的氧化物的能带缺陷密度分布。
其中,在步骤⑸中表面电势φS1和φS2通过薄膜晶体管的电容-电压曲线计算得到具体为,表面电势φS1和φS2通以下公式计算得到,
其中,Vgs为施加于栅极的电压即第一脉冲电压或第二脉冲电压,Cg(s+d)为寄生电容,Ci为沟道电容,Vfb为平带电压。
其中,在步骤⑷中第二脉冲电压的幅值比第一脉冲电压的幅值小0.3伏特。
其中,在步骤⑷中第二脉冲电压的幅值比第一脉冲电压的幅值小0.1伏特。
其中,在步骤⑴中所述待测的氧化物为n型氧化物、p型氧化物或具有高的介电常数的氧化物。
其中,在步骤⑴中所述待测的氧化物为InGaZnO4、SrCu2O2、Cu2O、Ag2O、SnOx、NiO、PbO、ZnO或CuAO2,其中A为Al、Ga或In。
与现有技术相比,本发明所述能带缺陷密度分布的测试方法具有以下优点:通过施加多个不同幅值的脉冲电压,采集多个瞬态电流曲线,并对在脉冲电压的下降沿部分之后的瞬态电流随时间进行积分,得到多个电量值,再将多个电量值相减得到多个电量差值,再利用公式得到对应于各能级之间的能带缺陷密度分布。该方法步骤和计算简单,并且,不引入温度与光照等其他干扰因素,准确度很高。
附图说明
图1为本发明所述能带缺陷密度分布的测试系统。
图2为在不同的脉冲电压下采集得到的瞬态电流曲线(其中a表示脉冲电压曲线的下降沿部分,b、c和d分别表示在脉冲电压的幅值为5V、4.9V和4.8V时采集获得的瞬态电流曲线)。
图3为沟道为不同的长度时获得的能带缺陷密度分布(其中Ec表示价带能级,Ei表示禁带能级)。
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图对本发明提供的能带缺陷密度分布的测试方法作进一步说明。
本发明提供一种能带缺陷密度分布的测试方法。该测试方法包括以下步骤:
⑴提供一测试系统以及一薄膜晶体管,该测试系统包括示波器、脉冲发生器、探针台和电流/电压转换器,该薄膜晶体管的半导体层为待测的氧化物,将该薄膜晶体管置于所述探针台,并将该薄膜晶体管的源极和漏极相连;
⑵通过脉冲发生器施加第一脉冲电压于该薄膜晶体管的栅极,以在该薄膜晶体管的沟道产生第一瞬态电流,该第一瞬态电流经由源极和漏极流出,并经过电流/电压转换器处理和示波器采集得到第一瞬态电流曲线;
⑶通过将该步骤⑵得到的第一瞬态电流曲线中对应于脉冲电压的下降沿的部分的瞬态电流随时间进行积分,得到第一电量值Q1;
⑷重复步骤⑵向栅极施加第二脉冲电压以得到第二瞬态电流曲线,以及步骤⑶积分处理得到第二电量值Q2,其中,第二脉冲电压小于第一脉冲电压;
⑸将第一电量值Q1减去第二电量值Q2得到ΔQ,再利用公式计算得到对应于能级E1和E2之间的能带缺陷密度N(E),其中q为基元电荷的电量1.6×10-19库伦,ΔE为能级E1和E2的差值,能级E1和E2分别用表面电势φS1和φS2表示,表面电势φS1和φS2通过薄膜晶体管的电容-电压曲线计算得到;以及
⑹重复步骤⑵至⑸,通过改变第一脉冲电压和第二脉冲电压,而得到待测的氧化物的能带缺陷密度分布。
在步骤⑴中,所述薄膜晶体管(TFT)包括源极、漏极和栅极。所述源极和漏极相对且间隔设置于半导体层的表面。所述源极和漏极通过半导体层进行电连接。所述源极和漏极通过绝缘层与所述栅极绝缘设置。其中,在半导体层中将源极和漏极连通的部分即称为沟道。所述半导体层的材料为待测的氧化物。所述待测的氧化物可为n型氧化物、p型氧化物或具有高的介电常数的氧化物(也称high k氧化物),其中具有高的介电常数的氧化物可为介电常数k大于3.9的氧化物。具体的,待测的氧化物可为InGaZnO4、SrCu2O2、Cu2O、Ag2O、SnOx、NiO、PbO、ZnO或CuAO2,其中A为Al、Ga或In。请参阅图1,所述脉冲发生器与所述薄膜晶体管的栅极电连接,并多次施加脉冲电压于所述栅极。该施加的脉冲电压为方形的脉冲电压。请参阅图2,在脉冲电压曲线a的下降沿之后,示波器所采集到的瞬态电流图形(曲线b、c、d)随时间呈现规律变化,这是因为不同的栅极电压(VG)会引起沟道材料不同的能带变化,导致不同的瞬态电流。具体的,该瞬态电流首先迅速升高,然后以较为缓慢的速度下降,最后恢复到基准电流水平。将对应于脉冲电压的下降沿部分之后的瞬态电流随时间的积分,可以得到一个第一电量值Q1。即,第一电量值Q1满足公式:Q1=∫ICPdt,其中ICP为瞬态电流,t为时间。
该第一电量值Q1对应于待测的氧化物材料的特定能级E1以下的能带缺陷密度总和,即特定能级E1以下的能带缺陷密度总和为Q1。当施加与第一脉冲电压相邻的幅值的第二脉冲电压,可以得到第一电量值Q2。即特定能级E2以下的能带缺陷密度总和为Q2。Q1与Q2相减得到ΔQ,再利用公式计算得到对应于能级E1和E2之间的能带缺陷密度N(E)。
该脉冲电压的幅值可设定为等差数列。所述第二脉冲电压的幅值比第一脉冲电压的幅值小0.3伏特。该幅值的差值优选为0.1V,如5V、4.9V、4.8V……,这是因为幅值的差值太大的话,会引入除了缺陷密度之外的电荷,导致沟道的导通的程度不一样,如果幅值的差值太小的话,得到的瞬间电流较接近而导致多个瞬间电流曲线无法区分。即相当于进行多个测量周期,在第一个测量周期,设定第一脉冲电压的幅值为5V,获得第一瞬态电流曲线;在第二测量周期,设定第二脉冲电压的幅值为4.9V,获得第二瞬态电流曲线。依次类推,得到多个瞬态电流曲线,从而进行积分得到多个电量值。进而,得到对应于各能级之间的能带缺陷密度,即能带缺陷密度分布。
所述ΔE为能级E1和E2的差值,能级E1和E2分别用表面电势φS1和φS2表示。表面电势φS1和φS2通过薄膜晶体管的电容-电压曲线计算得到。表面电势φS1和φS2通过薄膜晶体管的电容-电压曲线计算得到。具体为,表面电势φS1和φS2通以下公式计算得到,
其中,Vgs为施加于栅极的电压即脉冲电压,Cg(s+d)为寄生电容,Ci为沟道电容,Vfb为平带电压,Cg(s+d)、Ci及Vfb可通过电容-电压曲线测量可以测得。
本实施例中,所述沟道的长度为15微米,所述待测的氧化物为氧化铟镓锌。所得到的能带缺陷密度分布请参阅图3。
与现有技术相比,本发明所述能带缺陷密度分布的测试方法具有以下优点:通过施加多个不同幅值的脉冲电压,采集获得多个瞬态电流曲线,并对在脉冲电压的下降沿部分之后的瞬态电流随时间进行积分,得到多个电量值,再将多个电量值相减得到多个电量差值,再利用公式得到对应于各能级之间的能带缺陷密度分布。该方法步骤和计算简单,并且,不引入温度与光照等其他干扰因素,准确度很高。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (5)
1.一种能带缺陷密度分布的测试方法,其包括以下步骤:
⑴提供一测试系统以及一薄膜晶体管,该测试系统包括示波器、脉冲发生器、探针台和电流/电压转换器,该薄膜晶体管的半导体层为待测的氧化物,将该薄膜晶体管置于所述探针台,并将该薄膜晶体管的源极和漏极相连;
⑵通过脉冲发生器施加第一脉冲电压于该薄膜晶体管的栅极,以在该薄膜晶体管的沟道产生第一瞬态电流,该第一瞬态电流经由源极和漏极流出,并经过电流/电压转换器处理和示波器采集得到第一瞬态电流曲线;
⑶通过将该步骤⑵得到的第一瞬态电流曲线中在脉冲电压的下降沿部分之后的瞬态电流随时间进行积分,得到第一电量值Q1;
⑷重复步骤⑵向栅极施加第二脉冲电压以得到第二瞬态电流曲线,以及步骤⑶积分处理得到第二电量值Q2,其中,第二脉冲电压的幅值比第一脉冲电压的幅值小0.3伏特;
⑸将第一电量值Q1减去第二电量值Q2得到ΔQ,再利用公式计算得到对应于能级E1和E2之间的能带缺陷密度N(E),其中q为基元电荷的电量1.6×10-19库伦,ΔE为能级E1和E2的差值,能级E1和E2分别用表面电势φS1和φS2表示,表面电势φS1和φS2通过薄膜晶体管的电容-电压曲线计算得到;以及
⑹重复步骤⑵至⑸,通过改变第一脉冲电压和第二脉冲电压,而得到待测的氧化物的能带缺陷密度分布。
2.如权利要求1所述的能带缺陷密度分布的测试方法,其特征在于,在步骤⑸中表面电势φS1和φS2通过薄膜晶体管的电容-电压曲线计算得到具体为,表面电势φS1和φS2通以下公式计算得到,
其中,Vgs为施加于栅极的电压即第一脉冲电压或第二脉冲电压,Cg(s+d)为寄生电容,Ci为沟道电容,Vfb为平带电压。
3.如权利要求1所述的能带缺陷密度分布的测试方法,其特征在于,在步骤⑷中第二脉冲电压的幅值比第一脉冲电压的幅值小0.1伏特。
4.如权利要求1所述的能带缺陷密度分布的测试方法,其特征在于,在步骤⑴中所述待测的氧化物为n型氧化物、p型氧化物或介电常数k大于3.9的氧化物。
5.如权利要求4所述的能带缺陷密度分布的测试方法,其特征在于,在步骤⑴中所述待测的氧化物为InGaZnO4、SrCu2O2、Cu2O、Ag2O、SnOx、NiO、PbO、ZnO或CuAO2,其中A为Al、Ga或In。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510610881.3A CN106546638B (zh) | 2015-09-23 | 2015-09-23 | 能带缺陷密度分布的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510610881.3A CN106546638B (zh) | 2015-09-23 | 2015-09-23 | 能带缺陷密度分布的测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106546638A CN106546638A (zh) | 2017-03-29 |
CN106546638B true CN106546638B (zh) | 2019-02-26 |
Family
ID=58364493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510610881.3A Active CN106546638B (zh) | 2015-09-23 | 2015-09-23 | 能带缺陷密度分布的测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106546638B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107219448B (zh) * | 2017-06-07 | 2019-03-26 | 西安电子科技大学 | 基于特征时常数的势垒层内陷阱分布表征方法 |
CN107703430B (zh) * | 2017-09-11 | 2019-02-22 | 西安电子科技大学 | 表面态陷阱对器件输出特性影响的测量方法 |
CN107703431B (zh) * | 2017-09-11 | 2019-02-22 | 西安电子科技大学 | 基于频率可变脉冲技术的器件表面态陷阱测量方法 |
CN111678961B (zh) * | 2020-06-10 | 2022-08-16 | 中国科学院苏州纳米技术与纳米仿生研究所 | 半导体激光器的缺陷识别方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312143A (ja) * | 1986-07-03 | 1988-01-19 | Oki Electric Ind Co Ltd | 半導体素子の評価方法 |
JPH0478172A (ja) * | 1990-07-20 | 1992-03-12 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
CN1752764A (zh) * | 2004-09-22 | 2006-03-29 | 中国科学院半导体研究所 | 具有外加磁场的深能级瞬态谱测量装置与测量方法 |
CN101495877A (zh) * | 2006-07-31 | 2009-07-29 | 光子动力学公司 | 使用电偏置应力的tft阵列的阵列测试方法 |
CN101861516A (zh) * | 2007-10-05 | 2010-10-13 | 株式会社尼康 | 显示器件的缺陷检测方法及显示器件的缺陷检测装置 |
CN104731995A (zh) * | 2013-12-23 | 2015-06-24 | 深圳市国微电子有限公司 | 一种基于半导体电路的抗单粒子效应验证方法及系统 |
-
2015
- 2015-09-23 CN CN201510610881.3A patent/CN106546638B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6312143A (ja) * | 1986-07-03 | 1988-01-19 | Oki Electric Ind Co Ltd | 半導体素子の評価方法 |
JPH0478172A (ja) * | 1990-07-20 | 1992-03-12 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
CN1752764A (zh) * | 2004-09-22 | 2006-03-29 | 中国科学院半导体研究所 | 具有外加磁场的深能级瞬态谱测量装置与测量方法 |
CN101495877A (zh) * | 2006-07-31 | 2009-07-29 | 光子动力学公司 | 使用电偏置应力的tft阵列的阵列测试方法 |
CN101861516A (zh) * | 2007-10-05 | 2010-10-13 | 株式会社尼康 | 显示器件的缺陷检测方法及显示器件的缺陷检测装置 |
CN104731995A (zh) * | 2013-12-23 | 2015-06-24 | 深圳市国微电子有限公司 | 一种基于半导体电路的抗单粒子效应验证方法及系统 |
Non-Patent Citations (4)
Title |
---|
extraction of density of states amorphous GaInZnO thin film transisitors by combining an optical charge pumping and capactance-voltage characteristics;J H Park,K Jeon,S lee,et al;《IEEE ELectron Device Letter》;20081231;第1292-1295页 * |
Extraction of Trap Densities in TFTs using C-V Characteristic;Mutsumi Kimura and Tokiyoshi Matsuda;《ECS transactions》;20141006;第45-50页 * |
Trap densities inamorphous-InGaZnO4 thin-film transistors;Mutsumi Kimura,Takashi Nakanishi,et al;《Applied Physics Letters》;20080403;第133512/1-3页 * |
一个非晶InGaZnO薄膜晶体管线性区陷阱太的提取方法;徐飘荣,强蕾,姚若河;《物理学报》;20150708;第13701/1-5页 * |
Also Published As
Publication number | Publication date |
---|---|
CN106546638A (zh) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106546638B (zh) | 能带缺陷密度分布的测试方法 | |
Yang et al. | High temperature gate-bias and reverse-bias tests on SiC MOSFETs | |
CN102053114B (zh) | 无衬底引出半导体器件的栅介质层陷阱密度的测试方法 | |
CN107850648A (zh) | 低偏移石墨烯霍尔传感器 | |
CN102435817B (zh) | MOS晶体管的栅极电压-1/f噪声曲线测量方法 | |
CN107037284A (zh) | 测量以半导体为衬底的石墨烯微区迁移率的方法 | |
Sometani et al. | Accurate evaluation of fast threshold voltage shift for SiC MOS devices under various gate bias stress conditions | |
Wilson et al. | Recent Advancement in Charge-and Photo-Assisted Non-Contact Electrical Characterization of SiC, GaN, and AlGaN/GaN HEMT | |
CN103887283A (zh) | 多晶硅残留监测结构 | |
Ćwil et al. | Capacitance profiling in the CIGS solar cells | |
Yu et al. | Extracting band-tail interface state densities from measurements and modelling of space charge layer resistance | |
CN105895548A (zh) | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 | |
US7521946B1 (en) | Electrical measurements on semiconductors using corona and microwave techniques | |
CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
Shen et al. | Effect of interface states on negative capacitance characteristics in GaAs homojunction far-infrared detectors | |
Madec et al. | Assessment of the spinning-current efficiency in cancelling the 1/f noise of Vertical Hall Devices through accurate FEM modeling | |
Kendrick et al. | Polysilicon resistor stability under voltage stress for safe-operating area characterization | |
Nanver et al. | Test structures without metal contacts for DC measurement of 2D-materials deposited on silicon | |
Hayashi et al. | Hole trapping in SiC-MOS devices evaluated by fast-capacitance–voltage method | |
Hinger et al. | Process quality control for large-scale silicon sensor productions | |
Kamei et al. | Effects of plasma-induced charging damage on random telegraph noise in metal–oxide–semiconductor field-effect transistors with SiO2 and high-k gate dielectrics | |
Chaturvedi et al. | Fast near-interface traps in 4H-SiC MOS capacitors measured by an integrated-charge method | |
CN105247669A (zh) | 半导体晶圆的评价方法 | |
JP2008026028A (ja) | 半導体装置の特性評価方法及び試験装置 | |
EP1610373A2 (en) | Method and apparatus for determining generation lifetime of product semiconductor wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |