JPS6312143A - 半導体素子の評価方法 - Google Patents
半導体素子の評価方法Info
- Publication number
- JPS6312143A JPS6312143A JP15501986A JP15501986A JPS6312143A JP S6312143 A JPS6312143 A JP S6312143A JP 15501986 A JP15501986 A JP 15501986A JP 15501986 A JP15501986 A JP 15501986A JP S6312143 A JPS6312143 A JP S6312143A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- impurity layer
- voltage
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000003949 trap density measurement Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 3
- 238000011156 evaluation Methods 0.000 description 16
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子の絶縁膜中のトラップを、電荷注入
により評価する半導体素子の評価方法に関するものでお
る。
により評価する半導体素子の評価方法に関するものでお
る。
従来、このような分野の技術としては、“シリコン基板
にあけるＭ ＯＳアバランシェおよびトンネル効果（）
ＩＯ３Ａｖａｌａｎｃｈｅ ａｎｄ Ｔｕｎｎｅｌｉｎ
ｃ＋ Ｅｆｆｅｃｔｓｉｎ ５ｉｌｉｃｏｎ ＳＵｌ’
ｆａＣｅ）” 、Ａ、Ｇｏｅｔｚｂｅｒｇｅｒ ｅｔａ
ｔ、、 Ｊ、 Ａｐｐｌ、 Ｐｈｙｓｉｃｓ、３８ （
１２） （１９６７）に示されるものがおる。
にあけるＭ ＯＳアバランシェおよびトンネル効果（）
ＩＯ３Ａｖａｌａｎｃｈｅ ａｎｄ Ｔｕｎｎｅｌｉｎ
ｃ＋ Ｅｆｆｅｃｔｓｉｎ ５ｉｌｉｃｏｎ ＳＵｌ’
ｆａＣｅ）” 、Ａ、Ｇｏｅｔｚｂｅｒｇｅｒ ｅｔａ
ｔ、、 Ｊ、 Ａｐｐｌ、 Ｐｈｙｓｉｃｓ、３８ （
１２） （１９６７）に示されるものがおる。
第２図はこのような従来の半導体素子の評価システムの
基本構成図であり、第３図は第２図の半導体素子の絶縁
膜に対する電荷注入（アバランシェ注入）原理を示すエ
ネルギーバンド図である。
基本構成図であり、第３図は第２図の半導体素子の絶縁
膜に対する電荷注入（アバランシェ注入）原理を示すエ
ネルギーバンド図である。
第３図から明らかなように、ＭＯＳキャパシタのゲート
電極にパルス電圧を印加すると、シリコン基板の空乏層
は広げられ、アバランシェ現象により空乏層で発生した
電荷（電子）は絶縁膜（ゲート酸化膜）中に注入される
。
電極にパルス電圧を印加すると、シリコン基板の空乏層
は広げられ、アバランシェ現象により空乏層で発生した
電荷（電子）は絶縁膜（ゲート酸化膜）中に注入される
。
次に、第２図を参照して従来システムの構成を説明する
。評価される半導体素子は半導体基板１と、その上の所
定の領域（ゲート領域）に形成された絶縁膜（グー＋へ
ｉ化膜）２と、その上に形成された金属、ポリシリコン
等の導電層（ゲート電極）３とにより構成される。基板
１と導電層３は切換えスイッチ４を介してパルスジェネ
レータ５又は容量計６に接続される。すなわち、切換え
スイッチ４が実線のようになっているときは、基板１と
導電層３の間にはパルスジェネレータ５が接続され、点
線のようになっているときは基板１と導電層３の間には
容量計６が接続される。
。評価される半導体素子は半導体基板１と、その上の所
定の領域（ゲート領域）に形成された絶縁膜（グー＋へ
ｉ化膜）２と、その上に形成された金属、ポリシリコン
等の導電層（ゲート電極）３とにより構成される。基板
１と導電層３は切換えスイッチ４を介してパルスジェネ
レータ５又は容量計６に接続される。すなわち、切換え
スイッチ４が実線のようになっているときは、基板１と
導電層３の間にはパルスジェネレータ５が接続され、点
線のようになっているときは基板１と導電層３の間には
容量計６が接続される。
次に第２図の従来システムの作用を説明する。
まず、切換えスイッチ４を実線のように接続すると、パ
ルスジェネレータ５からのパルス電圧が導電層３に印加
される。ある一定の時間だけアバランシェによる電荷を
注入したのち、切換えスイッチ４を点線に示すように切
換えて容量計６によりＣ−■測定を行い、フラットバン
ド電圧を測定する。以下、このような電荷注入とＣ−■
測定を交互に繰り返すことにより、フラットバンド電圧
のシフトを求めてトラップ評価を行なう。
ルスジェネレータ５からのパルス電圧が導電層３に印加
される。ある一定の時間だけアバランシェによる電荷を
注入したのち、切換えスイッチ４を点線に示すように切
換えて容量計６によりＣ−■測定を行い、フラットバン
ド電圧を測定する。以下、このような電荷注入とＣ−■
測定を交互に繰り返すことにより、フラットバンド電圧
のシフトを求めてトラップ評価を行なう。
［発明が解決しようとする問題点〕
しかしながら、以上述べた従来の評価方法では、第３図
に示すように絶縁膜中の電界は電荷注入電圧に依存する
ので、電荷注入において絶縁膜中の電界を制御すること
ができなかった。このため、従来方法では正確なトラッ
プ評価を行なえない欠点がめった。なぜならば、絶縁膜
中のトラップの特性は電界によって変イヒするからでお
る。
に示すように絶縁膜中の電界は電荷注入電圧に依存する
ので、電荷注入において絶縁膜中の電界を制御すること
ができなかった。このため、従来方法では正確なトラッ
プ評価を行なえない欠点がめった。なぜならば、絶縁膜
中のトラップの特性は電界によって変イヒするからでお
る。
本発明は、以上述べた絶縁膜中の電界を制御できないと
いう欠点を除去し、正確な絶縁膜中のトラップ評価を行
なえる半導体素子の評価方法を提供することを目的とす
る。
いう欠点を除去し、正確な絶縁膜中のトラップ評価を行
なえる半導体素子の評価方法を提供することを目的とす
る。
［問題点を解決するための手段］
本発明は上記問題点を解決するために、第１導電型の半
導体基板上に第２導電型の薄い不純物層を形成してＰＮ
接合＠造とし、この不純物層上に絶縁膜を介して導電層
を形成してＭｏ２（ＭＩＳ）キャパシタ渦造とし、この
導電層（ゲート電極）と不純物層の間に第１の直流電圧
を印加すると共に導電層と半導体基板の間に第２の直流
電圧を印加して絶縁膜に電荷を注入し、次いで第１およ
び第２の直流電圧の印加を止めた後に導電層と不純物層
の間の容量−電圧特性からフラットバンド電圧を測定す
ることを特徴とするものでおる。
導体基板上に第２導電型の薄い不純物層を形成してＰＮ
接合＠造とし、この不純物層上に絶縁膜を介して導電層
を形成してＭｏ２（ＭＩＳ）キャパシタ渦造とし、この
導電層（ゲート電極）と不純物層の間に第１の直流電圧
を印加すると共に導電層と半導体基板の間に第２の直流
電圧を印加して絶縁膜に電荷を注入し、次いで第１およ
び第２の直流電圧の印加を止めた後に導電層と不純物層
の間の容量−電圧特性からフラットバンド電圧を測定す
ることを特徴とするものでおる。
（作用〕
本発明によれば、以上のようにして半導体素子を評１百
するようにしたので、電荷注入に際して半導体基板上の
不純物層が相対的な一定電位（例えば零電位）となり、
従ってこれが絶縁膜中の電界と電荷の注入現象を完全に
分離するように動く。
するようにしたので、電荷注入に際して半導体基板上の
不純物層が相対的な一定電位（例えば零電位）となり、
従ってこれが絶縁膜中の電界と電荷の注入現象を完全に
分離するように動く。
（実施例〕
第１図は本発明の一実施例に係る評１百システムの構成
図である。そして、第１図の実施例に係る半導体素子が
第２図に示す従来例と異なる点は、Ｐ型半導体（シリコ
ン）基板１上にＮ 型の薄い不純物層１１が形成され、
その不純物層１１上にコンタクト電極１２が形成されて
いることで必る。
図である。そして、第１図の実施例に係る半導体素子が
第２図に示す従来例と異なる点は、Ｐ型半導体（シリコ
ン）基板１上にＮ 型の薄い不純物層１１が形成され、
その不純物層１１上にコンタクト電極１２が形成されて
いることで必る。
不純物層１１の深さは１μｍ以内でおり、Ｎ＋型トド−
パントＡＳ、Ｐ等）が活性化して存在している。このよ
うに、半導体素子にはＭＯＳキャパシタとコンタクトが
形成されている。
パントＡＳ、Ｐ等）が活性化して存在している。このよ
うに、半導体素子にはＭＯＳキャパシタとコンタクトが
形成されている。
また、第１図の実施例に係る評価回路が第２図に示す従
来例と異なる点は、直流電源”１３，１４゜１５がそれ
ぞれ図示のように接続され、切換えスイッチ１６によっ
て交互に切換えられるようになっていることでおる。す
なわち、電荷注入時には導電層３は直流電源１３に接続
され、コンタクト電極１２はアースされ、基板１は直流
電源１４に接続されるようになっている。また、容量測
定時には導電層３は容量計６を介して直流電源１５に接
続され、コンタクト電極１２はアースされるようになっ
ている。
来例と異なる点は、直流電源”１３，１４゜１５がそれ
ぞれ図示のように接続され、切換えスイッチ１６によっ
て交互に切換えられるようになっていることでおる。す
なわち、電荷注入時には導電層３は直流電源１３に接続
され、コンタクト電極１２はアースされ、基板１は直流
電源１４に接続されるようになっている。また、容量測
定時には導電層３は容量計６を介して直流電源１５に接
続され、コンタクト電極１２はアースされるようになっ
ている。
次に、第１図に示す実施例の作用を説明する。
切換えスイッチ１６を図中の実線のように接続すると、
絶縁膜（シリコン酸化膜）２に加わる電圧および基板１
に加わる電圧はそれぞれ直流電源１３．１４で設定した
値となり、両者は互いに独立した関係となる。また、Ｎ
不純物層１１はアースされるため略零電位となる。
絶縁膜（シリコン酸化膜）２に加わる電圧および基板１
に加わる電圧はそれぞれ直流電源１３．１４で設定した
値となり、両者は互いに独立した関係となる。また、Ｎ
不純物層１１はアースされるため略零電位となる。
第４図はこの時のＭＯＳキャパシタ（基板１、不純物層
１１、絶縁膜２および導電層３で構成されるキャパシタ
）のエネルギーバンド図である。
１１、絶縁膜２および導電層３で構成されるキャパシタ
）のエネルギーバンド図である。
同図から明らかなように、不純物層１１はアースされ基
板１には直流電源１４からの電圧（第２の直流電圧）が
印加されているので、基板１中のエネルギーバンドが曲
がっており、従って第２の直流電圧を更に上昇させると
基板１中でアバランシェ現象が発生することがわかる。
板１には直流電源１４からの電圧（第２の直流電圧）が
印加されているので、基板１中のエネルギーバンドが曲
がっており、従って第２の直流電圧を更に上昇させると
基板１中でアバランシェ現象が発生することがわかる。
このアバランシェにより発生した電荷（電子）は、薄い
不純物層１１を介して絶縁膜２中に注入される。ここで
、アバランシェを起しやすいＰ型不純物の濃度は１０１
６〜１０１７／ｃｍ３で必るので、不純物層１１のＮ
型不純物濃度は１０１８〜１０１９／Ｃｍ３としておく
。このように不純物層１１の濃度を基板１より１桁以上
高くしているのは、アースされたコンタクト電極１２を
介して絶縁膜２に電荷を注入する時に絶縁膜２と基板１
の界面を零電位に保つためであり、このようにすれば電
荷注入を効率的に行える。
不純物層１１を介して絶縁膜２中に注入される。ここで
、アバランシェを起しやすいＰ型不純物の濃度は１０１
６〜１０１７／ｃｍ３で必るので、不純物層１１のＮ
型不純物濃度は１０１８〜１０１９／Ｃｍ３としておく
。このように不純物層１１の濃度を基板１より１桁以上
高くしているのは、アースされたコンタクト電極１２を
介して絶縁膜２に電荷を注入する時に絶縁膜２と基板１
の界面を零電位に保つためであり、このようにすれば電
荷注入を効率的に行える。
一方、絶縁膜２に加わる電界については、不純物＠１１
がコンタクト電極１２を介してアースされているので、
アバランシェを起こす第２の直流電圧とは係わりなく直
流電源１３からの第１の直流電圧にのみ依存し、従って
絶縁膜２中の電界は電荷の注入現象と全く無関係になる
。従って、絶縁膜２中の電界と絶縁膜２への注入電流を
独立に制御できることになる。
がコンタクト電極１２を介してアースされているので、
アバランシェを起こす第２の直流電圧とは係わりなく直
流電源１３からの第１の直流電圧にのみ依存し、従って
絶縁膜２中の電界は電荷の注入現象と全く無関係になる
。従って、絶縁膜２中の電界と絶縁膜２への注入電流を
独立に制御できることになる。
このようにして電子を絶縁膜２中に注入し、トラップに
電子を捕獲させた後に切換えスイッチ１６を下側に（図
中の点線側に）接続してＣ−■特性測定を行ない、Ｃ−
７曲線の電圧シフトを測定することによりトラップ密度
を測定する。但し、この場合はＭ ＯＳキャパシタの基
板１側がＰＮ接合になっているため、ゲート電極である
導電層３とコンタクト電極１２の間で容量測定を行なう
。
電子を捕獲させた後に切換えスイッチ１６を下側に（図
中の点線側に）接続してＣ−■特性測定を行ない、Ｃ−
７曲線の電圧シフトを測定することによりトラップ密度
を測定する。但し、この場合はＭ ＯＳキャパシタの基
板１側がＰＮ接合になっているため、ゲート電極である
導電層３とコンタクト電極１２の間で容量測定を行なう
。
測定後のトラップ評何方法および手順は、従来のアバラ
ンシェ注入によるものと同一である。
ンシェ注入によるものと同一である。
本発明は上記の実施例に限定されるものではなく、種々
の変形が可能である。例えば、絶縁膜中に正孔を注入す
る場合にはＮ型半導体基板上にＰ 型不純物層を形成す
ればよく、このようにすれば正孔を注入した状態でのト
ラップ評価が行なえる。また、半導体基板はシリコン（
Ｓｌ）に限らず、Ｇａ ＡＳ 、 Ｇｅ等のいかなるも
のでもよい。
の変形が可能である。例えば、絶縁膜中に正孔を注入す
る場合にはＮ型半導体基板上にＰ 型不純物層を形成す
ればよく、このようにすれば正孔を注入した状態でのト
ラップ評価が行なえる。また、半導体基板はシリコン（
Ｓｌ）に限らず、Ｇａ ＡＳ 、 Ｇｅ等のいかなるも
のでもよい。
また、絶縁膜も５１０２に限らず、酸化膜以外のもので
もよい。ざらに、実施例ではＣ−■特性の測定を安定的
に行なうために不純物層１１をアースするようにしたが
、相対的に一定の電１立に保たれていれば同様の評価を
行なえることは言うまでもない。
もよい。ざらに、実施例ではＣ−■特性の測定を安定的
に行なうために不純物層１１をアースするようにしたが
、相対的に一定の電１立に保たれていれば同様の評価を
行なえることは言うまでもない。
以上詳細に説明したように、本発明に係る半導体素子の
評価方法では、半導体基板の表面に基板とは逆導電型の
薄い不純物層を形成してＰＮ接合とし、不純物層とＭＯ
Ｓキャパシタのゲート電極（導電＠）の間に印加する電
圧と、基板と不純物層の間に印加する電圧を別個独立に
したので、絶縁層中の電界と絶縁層への注入電流を分離
することができ、更に容量−電圧（Ｃ−Ｖ）特性の測定
に際してはこれら電圧印加を止めるようにしたので、電
界に強く依存する性質を持つ絶縁膜中のトラップの評価
を正確に行なうことができる効果がある。
評価方法では、半導体基板の表面に基板とは逆導電型の
薄い不純物層を形成してＰＮ接合とし、不純物層とＭＯ
Ｓキャパシタのゲート電極（導電＠）の間に印加する電
圧と、基板と不純物層の間に印加する電圧を別個独立に
したので、絶縁層中の電界と絶縁層への注入電流を分離
することができ、更に容量−電圧（Ｃ−Ｖ）特性の測定
に際してはこれら電圧印加を止めるようにしたので、電
界に強く依存する性質を持つ絶縁膜中のトラップの評価
を正確に行なうことができる効果がある。
第１図は本発明の一実施例に係る半導体素子の評価シス
テム図、第２図は従来の評価システム図、第３図は第２
図の絶＠膜に対するアバランシェ注入原理を示すエネル
ギーバンド図、第４図は第１図に示すＭＯＳキャパシタ
のエネルギーバンド図で必る。 １・・・半導体基板、２・・・絶縁膜、３・・・導電層
（ゲート電極）、４，１６・・・切換えスイッチ、１１
・・・不純物層、１２・・・コンタクト電極。 特許出願人 沖電気工業株式会社 ゲート１酸化１ 電極１ ｙ ＋ Ｍｅｉ 第４図
テム図、第２図は従来の評価システム図、第３図は第２
図の絶＠膜に対するアバランシェ注入原理を示すエネル
ギーバンド図、第４図は第１図に示すＭＯＳキャパシタ
のエネルギーバンド図で必る。 １・・・半導体基板、２・・・絶縁膜、３・・・導電層
（ゲート電極）、４，１６・・・切換えスイッチ、１１
・・・不純物層、１２・・・コンタクト電極。 特許出願人 沖電気工業株式会社 ゲート１酸化１ 電極１ ｙ ＋ Ｍｅｉ 第４図
Claims (1)
- 【特許請求の範囲】 １、第１導電型の半導体基板上に第２導電型の薄い不純
物層を形成し、 この不純物層上に絶縁膜を介して導電層を形成し、 この導電層と不純物層の間に第１の直流電圧を印加する
と共に前記導電層と半導体基板の間に第２の直流電圧を
印加して前記絶縁膜に電荷を注入し、 次いで前記第１および第２の直流電圧の印加を止めた後
に前記導電層と不純物層の間の容量−電圧特性からフラ
ットバンド電圧を測定する半導体素子の評価方法。 ２、不純物層はアースされている特許請求の範囲第１項
記載の半導体素子の評価方法。 ３、不純物層の不純物濃度は半導体基板の不純物濃度よ
り１桁以上高い特許請求の範囲第１項記載の半導体素子
の評価方法。 ４、不純物層はＮ型であり、絶縁膜には電子が注入され
る特許請求の範囲第１項記載の半導体素子の評価方法。 ５、不純物層はＰ型であり、絶縁膜には正孔が注入され
る特許請求の範囲第１項記載の半導体素子の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15501986A JPS6312143A (ja) | 1986-07-03 | 1986-07-03 | 半導体素子の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15501986A JPS6312143A (ja) | 1986-07-03 | 1986-07-03 | 半導体素子の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6312143A true JPS6312143A (ja) | 1988-01-19 |
Family
ID=15596894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15501986A Pending JPS6312143A (ja) | 1986-07-03 | 1986-07-03 | 半導体素子の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106546638A (zh) * | 2015-09-23 | 2017-03-29 | 中国科学院宁波材料技术与工程研究所 | 能带缺陷密度分布的测试方法 |
-
1986
- 1986-07-03 JP JP15501986A patent/JPS6312143A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106546638A (zh) * | 2015-09-23 | 2017-03-29 | 中国科学院宁波材料技术与工程研究所 | 能带缺陷密度分布的测试方法 |
| CN106546638B (zh) * | 2015-09-23 | 2019-02-26 | 中国科学院宁波材料技术与工程研究所 | 能带缺陷密度分布的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Elliot | The use of charge pumping currents to measure surface state densities in MOS transistors | |
| US4812756A (en) | Contactless technique for semicondutor wafer testing | |
| Goetzberger et al. | MOS avalanche and tunneling effects in silicon surfaces | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| JPS5818782B2 (ja) | 測定装置 | |
| US3448353A (en) | Mos field effect transistor hall effect devices | |
| Schroder et al. | Corona-oxide-semiconductor device characterization | |
| Kerr | Effect of temperature and bias on glass-silicon interfaces | |
| Voshchenkov et al. | Admittance studies of surface quantization in [100]-oriented Si metal-oxide-semiconductor field-effect transistors | |
| Mohsen et al. | Measurements on depletion-mode field effect transistors and buried channel MOS capacitors for the characterization of bulk transfer charge-coupled devices | |
| Williams et al. | The effect of electrical conduction of Si 3 N 4 on the discharge of MNOS memory transistors | |
| JPS6312143A (ja) | 半導体素子の評価方法 | |
| Zhao et al. | " Gated-diode" in SOI MOSFETs: a sensitive tool for characterizing the buried Si/SiO/sub 2/interface | |
| Kuper et al. | Determination of generation lifetime from non-equilibrium linear-sweep current and capacitance measurements on an MOS capacitor | |
| JPH11186350A (ja) | 半導体の少数キャリアの再結合ライフタイム測定方法 | |
| JPS6312144A (ja) | 半導体素子の評価方法 | |
| ManjulaRani et al. | A new method to characterize border traps in submicron transistors using hysteresis in the drain current | |
| Baliga et al. | Measurement of carrier lifetime profiles in diffused layers of semiconductors | |
| Fossum et al. | Measurement of hole leakage and impact ionization currents in bistable metal—tunnel-oxide—semiconductor junctions | |
| Sorge | Non-quasistatic simultaneous HF/LF-CV measurements for rapid characterization of MOS structures | |
| Kim | Carrier transport in charge-coupled devices | |
| Schroen | Failure analysis of surface inversion | |
| Przyrembel et al. | Interface state analysis of MOSFETs with a modified charge-pumping technique | |
| Lubzens et al. | Automated measurement and analysis of MIS interfaces in narrow-bandgap semiconductors | |
| Boyer et al. | Characterization of a Trench-Gated IGBT using the split CV Method |