JP2003007791A - 電荷トラップ密度の評価方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】誘電体膜内の電荷トラップ密度を精度よく測定
する。 【解決手段】電荷トラップ密度を評価する誘電体膜を、
ゲート電極下の積層体内に電荷蓄積層として備えた評価
素子を作製する。この評価素子に対し、ゲートパルスの
印加時間を種々変えながら電荷注入する。その前後での
ゲート閾値電圧Ｖ_thのシフト量ΔＶ_thを求め、たとえ
ば、それを微分してシフト量の時間変化率ｄΔＶ_th／ｄ
ｔのパルス印加時間依存性を求める（図１４）。このデ
−タ列からパルス印加時間ｔがゼロのときを外挿して、
シフト量の基礎率を求め、その理論式に当てはめる。あ
るいは、理論式をデータ列にフィッテイングさせる。こ
れにより、注入電荷によるポテンシャル変化の影響を無
視できる領域で、電荷トラップ密度に比例した電荷捕獲
率η（＝Ｎσ）または電荷トラップ密度Ｎを有効に算出
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誘電体膜中の電荷
トラップ密度を測定する電荷トラップ密度評価方法と、
そのための装置とに関する。

【０００２】

【従来の技術】従来の電荷トラップ密度の評価方法とし
て、キャパシタを用いる第１の方法と、ＭＯＳトランジ
スタを用いる第２の方法とがあった。第１の方法では、
トラップ密度測定対象となる誘電体を電極間に挟んだキ
ャパシタを形成する。そして、容量−電圧特性を測定
し、誘電体内の電荷トラップに電荷を注入するために十
分な電圧をキャパシタ電極間に加えた後に、再び、容量
−電圧特性を測定する。この電荷注入による容量−電圧
特性の閾値電圧のシフト量を求め、これがトラップ面密
度に比例するパラメータであるとして、そのパラメータ
の大小によりトラップ量の評価を行っていた。第２の方
法では、まず、トラップ密度測定対象となる誘電体膜を
ゲート絶縁膜とした電界効果トランジスタを形成する。
そして、ゲート電圧−ドレイン電流特性を測定し、トラ
ップに電荷を注入するために十分な電圧をゲートに加え
た後に、再び、ゲート電圧−ドレイン電流特性を測定す
る。電荷注入によるゲート閾値電圧のシフト量を求め、
これがトラップ面密度に比例するパラメータとして、そ
のパラメータの大小によりトラップ量の評価を行ってい
た。これらの方法は、たとえば以下の２つの文献に記載
されている。 （１）Yoshiaki Kamigaki, Shinichi Minami and Hisay
uki Kato, “A new portrayal of electron and hole t
raps in amorphous silicon nitride ”, J.Appl. Phy
s.68, 2211(1990) ； （２）Shizuo Fujita, Hideo Toyoshima, Michinori Ni
shihara and Akio Sasaki,“Variation of trap states
and dangling bonds in CVD Si₃N₄ layer onSi Substr
ate by NH₃/SiH₄ ratio”, Journal of Electric Mater
ials, 796(1982)．

【０００３】

【発明が解決しようとする課題】しかし、これら従来の
方法で測定できる量は、誘電体中に捕獲された電荷その
ものの面密度であり、電荷を捕獲し得るトラップの量で
はない。すなわち、従来の方法では、捕獲電荷の面密度
をトラップ量に比例するパラメータと擬制しているに過
ぎない。電荷を捕獲し得るトラップの量、すなわち電荷
トラップ密度の評価方法は未だ確立されていないのが実
情である。

【０００４】本発明の目的は、誘電体膜内の電荷トラッ
プ密度を精度よく測定する電荷トラップ密度の評価方法
と、そのための装置を新たに提案することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の観点に係る電荷トラップ密度の評価
方法では、まず、電荷トラップ密度を評価する誘電体膜
を、チャネルが形成される半導体とゲート電極間の積層
体内に電荷蓄積層として備えた評価素子を作製する。こ
の評価素子に対し、上記ゲート電極に所定電圧を供給す
るパルスの印加時間を種々変えながら上記誘電体膜内に
電荷を注入する。その前後でゲート閾値電圧を測定し、
当該評価素子のゲート閾値電圧シフト量を求め、たとえ
ば、それを微分してシフト量の時間変化率のパルス印加
時間依存性を求める。また、求めた上記シフト量の時間
変化率デ−タ列からパルス印加時間がゼロのときを外挿
して、シフト量の基礎変化率を求める。そして、ゲート
閾値電圧シフト量の電荷注入時間変化の理論計算式に上
記基礎変化率を当てはめることにより、注入電荷による
ポテンシャル変化の影響を無視できる領域で、電荷トラ
ップ密度に比例した電荷捕獲率または電荷トラップ密度
を算出する。

【０００６】より詳細で好ましくは、第１導電型半導体
上に第１の電位障壁層，評価対象の上記誘電体膜，第２
の電位障壁層およびゲート電極を順次積層させてなる積
層体と、当該積層体両側の第１導電型半導体部分に形成
された２つの第２導電型半導体とを有した評価素子を作
製する。ソース電位を基準とした一定電圧Ｖ_g を時間ｔ
だけ供給するパルスを上記ゲート電極に印加し、そのパ
ルス印加の前と後でソース電位を基準とした上記評価素
子のゲートの閾値電圧のシフト量ΔＶ_thを測定する。そ
して、このシフト量ΔＶ_thの測定を、上記パルス印加時
間ｔを種々変化させながら繰り返す。このとき得られた
シフト量ΔＶ_th(t) を微分して、シフト量の時間変化率
ｄΔＶ_th(t) ／ｄｔに変換し、そのシフト量の時間変化
率デ−タにおいてパルス印加時間ｔがゼロのときを外挿
して、シフト量の基礎変化率ｄΔＶ_th(0) ／ｄｔを求め
る。このようにして求めた基礎変化率ｄΔＶ_th(0) ／ｄ
ｔと、既知の３つのパラメータ、すなわち、電荷トラッ
プの電荷捕獲断面積σ，電荷トラップ層に電荷が存在し
ない場合での電荷蓄積層への注入電流Ｊ_inj および電荷
蓄積層とゲート電極間の相互キャパシタンスＣ_g とを次
式（１）、すなわち、

【数１】 に代入する。その結果、電荷トラップ密度に比例した電
荷捕獲率Ｎσまたは電荷トラップ密度Ｎが導出される。

【０００７】本発明の第２の観点に係る電荷トラップ密
度の評価方法では、まず、上記方法と同様に、評価素子
の作製、電荷注入、ゲート閾値電圧シフト量のパルス時
間依存性の取得を行う。第２の観点に係る評価方法で
は、次に、上記誘電体膜の電荷トラップ密度に比例した
電荷捕獲率または電荷トラップ密度をフィッティングパ
ラメータとして、上記シフト量の理論計算式を、上記パ
ルス時間依存性を求めたときに得られた上記シフト量の
デ−タ列にフィッティングさせる。そして、フィッティ
ングパラメータの変化範囲内で最も良くフィッティング
するときの値から、電荷トラップ密度に比例した電荷捕
獲率の最適値を求める。

【０００８】より詳細で好ましくは、まず、第１導電型
半導体上に第１の電位障壁層，評価対象の上記誘電体
膜，第２の電位障壁層およびゲート電極を順次積層させ
てなる積層体と、当該積層体両側の第１導電型半導体部
分に形成された２つの第２導電型半導体とを有した評価
素子を作製する。つぎに、上記第１導電型半導体，上記
２つの第２導電型半導体の全てを同電位に保持した状態
で、当該電位との電位差により、上記第１導電型半導体
の表面に第２導電型の反転層が形成され、当該反転層の
蓄積キャリアが上記評価対象の誘電体膜中にＦＮトンネ
リングにより注入される電圧Ｖ_g を時間ｔだけ供給する
パルスを、上記ゲート電極に印加する。そのパルス印加
の前と後でソース電位を基準とした上記評価素子のゲー
ト閾値電圧のシフト量ΔＶ_thを測定する。そして、この
シフト量ΔＶ_thの測定を、上記パルス印加時間ｔを種々
変化させながら繰り返す。次に、既知のパラメータ、す
なわち、第１の電位障壁層中の電荷の有効質量ｍ ₁ 、チ
ャネル内の蓄積キャリアの有効質量ｍ_c 、電子の素電荷
量ｅ、およびプランク定数ｈ_b ＝ｈ／２π＝１．０５５
×１０^-34 〔Ｊ・ｓ〕を用いた次式(2-1)と(2-2) 、す
なわち、

【数２】 から、トンネル電荷の障壁高さφの関数ＡとＢを求め
る。また、この関数ＡおよびＢと、既知のパラメータ、
すなわち、ゲート電圧Ｖ_g ，ゲートの相互キャパシタン
スＣ_g 、および第１の電位障壁層材料に換算した積層体
のトータル厚ｔ_T （＝ｔ₁ ＋ｔ₂ ε₁ ／ε₂ ＋ｔ₃ ε₁
／ε₃ ，ここでｔ₁ ，ｔ₂ ，ｔ₃ はそれぞれ第１の電位
障壁層、評価対象の誘電体膜、第２の電位障壁層の膜
厚、ε₁ ，ε₂，ε₃ はそれぞれ第１の電位障壁層、評
価対象の誘電体膜、第２の電位障壁層の誘電率）とを、
上記シフト量ΔＶ_th (t)の理論計算式（３）、すなわ
ち、

【数３】 に代入する。そして、φおよびＮσを種々変化させて、
上記理論計算式（３）をシフト量ΔＶ_thの測定データ列
にフィッティングさせ、電荷捕獲率Ｎσの最適値を求め
る。

【０００９】本発明の第３の観点に係る電荷トラップ密
度の評価方法は、評価素子の電荷注入によるゲート閾値
電圧のシフト量を求める点では、上述した第２の観点に
係る方法と共通する。ただし、本評価方法では、このシ
フト量を例えば微分することにより、ゲート閾値電圧シ
フト量の時間変化率の、パルス印加時間依存性を取得す
る。そして、上記シフト量の電荷注入時間変化率の理論
計算式を、上記パルス印加時間依存性を求めたときに得
られた上記シフト量の時間変化率のデ−タ列にフィッテ
ィングさせる。最後に、フィッティングパラメータの変
化範囲内で最も良くフィッティングするときの値から、
電荷トラップ密度に比例した電荷捕獲率の最適値を求め
る。

【００１０】より詳細で好ましくは、まず、第１導電型
半導体上に第１の電位障壁層，評価対象の上記誘電体
膜，第２の電位障壁層およびゲート電極を順次積層させ
てなる積層体と、当該積層体両側の第１導電型半導体部
分に形成された２つの第２導電型半導体とを有した評価
素子を作製する。上記第１導電型半導体，上記２つの第
２導電型半導体の全てを同電位に保持した状態で、当該
電位との電位差により、上記第１導電型半導体の表面に
第２導電型の反転層が形成され、当該反転層の蓄積キャ
リアが上記評価対象の誘電体膜中にＦＮトンネリングに
より注入される電圧Ｖ_g を時間ｔだけ供給するパルス
を、上記ゲート電極に印加する。そのパルス印加の前と
後でソース電位を基準とした上記評価素子のゲート閾値
電圧のシフト量ΔＶ_thを測定する。このシフト量ΔＶ_th
の測定を、上記パルス印加時間ｔを種々変化させながら
繰り返す。つぎに、上記シフト量ΔＶ_thを微分して、シ
フト量の時間変化率ｄΔＶ_th／ｄｔのパルス印加時間依
存性データを算出する。そして、既知のパラメータ、す
なわち、第１の電位障壁層中の電荷の有効質量ｍ₁ 、チ
ャネル内の蓄積キャリアの有効質量ｍ_c 、電子の素電荷
量ｅ、およびプランク定数ｈ_b ＝ｈ／２π＝１．０５５
×１０^-34 〔Ｊ・ｓ〕を用いた前記した次式(4-1) と(4
-2) 、すなわち、

【数４】 から、トンネル電荷の障壁高さφの関数ＡとＢを求め
る。また、この関数ＡおよびＢと、既知のパラメータ、
すなわち、ゲート電圧Ｖ_g ，ゲートの相互キャパシタン
スＣ_g 、および第１の電位障壁層材料に換算した積層体
のトータル厚ｔ_T （＝ｔ₁ ＋ｔ₂ ε₁ ／ε₂ ＋ｔ₃ ε₁
／ε₃ ，ここでｔ₁ ，ｔ₂ ，ｔ₃ はそれぞれ第１の電位
障壁層、評価対象の誘電体膜、第２の電位障壁層の膜
厚、ε₁ ，ε₂，ε₃ はそれぞれ第１の電位障壁層、評
価対象の誘電体膜、第２の電位障壁層の誘電率）とを、
上記シフト量の時間変化ｄΔＶ_th／ｄｔの理論計算式
（５）、すなわち、

【数５】 に代入する。そして、φおよびＮσを種々変化させて、
上記理論計算式（５）を上記シフト量時間変化率ｄΔＶ
_th／ｄｔのデータ列にフィッティングさせ、電子捕獲率
Ｎσの最適値を求める。

【００１１】本発明の第４の観点に係る電荷トラップ密
度の評価装置は、電荷トラップ密度を評価する誘電体膜
を、チャネルが形成される半導体とゲート電極間の積層
体内に電荷蓄積層として備えた評価素子のゲートに、所
定電圧のパルスを印加し、かつ、当該パルスの印加時間
が可変な第１の電圧供給手段と、上記評価素子のドレイ
ンに接続された第２の電圧供給手段と、上記評価素子の
ソースまたはドレインに接続された電流検出手段とを含
む。

【００１２】

【発明の実施の形態】第１実施形態 第１実施形態は、本発明に係る電荷トラップ密度の評価
装置に関する。

【００１３】図１は、この評価装置の概略構成を示す図
である。電荷トラップ密度を評価する誘電体膜は、次に
述べるようにＭＯＮＯＳ型トランジスタ内の電荷蓄積層
ＣＳとして用意する。

【００１４】図２は、評価用のＭＯＮＯＳ型トランジス
タの概略断面図である。このトランジスタＭＴは、たと
えばｐ型シリコンウエハなどの半導体基板ＳＵＢに形成
されている。基板ＳＵＢの表面に、必要に応じて、たと
えばＬＯＣＯＳ(Local Oxidation of Silicon)またはＳ
ＴＩ(Shallow Trench Isolation)などにより形成された
誘電体分離層ＩＳＯが形成されている。この誘電体分離
層ＩＳＯが形成されていない基板表面部分が当該トラン
ジスタのチャネル形成領域ＣＨとなる。

【００１５】チャネル形成領域ＣＨ上に、最下層の第１
電位障壁層ＢＴＭ、電荷トラップ密度の評価対象の誘電
体からなり電荷を蓄積する層ＣＳ、最上層の第２電位障
壁層ＴＯＰ、およびゲート電極ＧＥが積層されている。

【００１６】第１電位障壁層ＢＭＴは、基板ＳＵＢと電
荷蓄積層ＣＳとの間の電位障壁として機能し、たとえば
２〔ｎｍ〕〜１０〔ｎｍ〕程度の膜厚を有する二酸化珪
素ＳｉＯ₂ からなる。電荷蓄積層ＣＳは、電荷トラップ
密度を評価しようとする誘電体からなり、その種類に限
定はない。ここでは、ジルロルシラン（ＤＣＳ）とアン
モニアを原料ガスとするＣＶＤにより形成した窒化珪素
の電荷トラップ密度を評価するものとする。この窒化珪
素の膜厚は、評価に支障をきたさない程度の範囲内で任
意である。第２電位障壁層ＴＰＯは、たとえばＣＶＤに
より作製した二酸化珪素膜からなり、その膜厚は２〔ｎ
ｍ〕〜１０〔ｎｍ〕程度である。ゲート電極ＧＥは、Ｃ
ＶＤ法により形成し高濃度に不純物がドーピングされた
ドープド多結晶珪素、または、ドープド多結晶珪素と、
その上に形成されたＷＳｉ₂ ，ＴｉＮ，ＴａＳｉ₂ ，Ｔ
ｉＳｉ₂ ，Ｔｉ，Ｗ，Ｃｕ，Ａｌ，Ａｕ等との蓄積膜か
らなる。

【００１７】このような構成のゲート積層構造の両側の
基板表面に、いわゆるＬＤＤ(Lightly Doped Drain) を
有した２つのソース不純物領域Ｓ，ドレイン不純物領域
Ｄが互いに離れて形成されている。ソース不純物領域Ｓ
とドレイン不純物領域Ｄの濃度プロファイル，形状は対
称に形成されている。また、ゲート積層構造の両側面に
は、いわゆるサイドウォールと称せられる絶縁層ＳＷが
形成されている。サイドウォールＳＷ直下に位置する基
板領域に、ｎ型不純物が比較的低濃度で浅く導入される
ことにより、ｎ^- 不純物領域（ＬＤＤ）が形成されてい
る。また、サイドウォールＳＷを自己整合マスクとし
て、その両外側にｎ型不純物を比較的高濃度で深くまで
導入することにより、ソース不純物領域Ｓおよびドレイ
ン不純物領域Ｄの主体をなすｎ⁺ 不純物領域が形成され
ている。なお、サイドウォールＳＷおよびＬＤＤは省略
可能である。ソース不純物領域Ｓ，ドレイン不純物領域
Ｄの上に、ドープド多結晶珪素または金属などからなる
ソース電極ＳＥ，ドレイン電極ＤＥが形成されている。

【００１８】以下、このメモリトランジスタの製造方法
を、図面を参照しながら説明する。ここで、図３〜図９
は、このトランジスタの製造における断面図である。図
３に示すように、基板ＳＵＢ上にＬＯＣＯＳ法またはＳ
ＴＩ法により誘電体分離層ＩＳＯを形成する。また、必
要に応じて、メモリトランジスタの閾値電圧を調整する
ための不純物ドーピングを、たとえばイオン注入により
行う。

【００１９】８００〔℃〕から１０００〔℃〕に昇温し
た基板ＳＵＢの表面を酸素Ｏ₂ または酸化二窒素Ｎ₂ Ｏ
に曝すことにより、３〔ｎｍ〕程度の二酸化珪素膜を形
成する。基板温度を８００〔℃〕から１０００〔℃〕に
保った状態で、二酸化珪素膜の表面をアンモニアＮＨ₃
に数１０分間曝し、二酸化珪素膜表面を窒化する。この
高温窒化処理は、つぎの窒化珪素膜の堆積時のインキュ
ベーション時間を低減するためである。これにより、図
４に示すように、約１〔ｎｍ〕の第１電位障壁層ＢＴＭ
が基板ＳＵＢのチャネル形成領域上に形成される。

【００２０】ジクロルシラン（ＤＣＳ：ＳｉＨ₂ Ｃｌ
₂ ）とアンモニアＮＨ₃ を、それぞれ所定流量流し、か
つチャンバ内の圧力を調整した後、窒化珪素のＣＶＤを
行う。所定時間経過後にＣＶＤを止めると、図５に示す
ように、数ｎｍの窒化珪素膜（電荷蓄積層ＣＳ）が第１
電位障壁層ＢＴＭ上に形成される。

【００２１】基板温度を６００〔℃〕から８００〔℃〕
の範囲内で保ち、ＤＣＳと酸化二窒素Ｎ₂ Ｏをそれぞれ
数１００〔ｓｃｃｍ〕の所定流量で、かつチャンバ内の
圧力が１００〔Ｐａ〕となる条件で流し、二酸化珪素膜
ＳｉＯ₂ のＣＶＤを行う。所定時間経過後にＣＶＤを止
めると、図６に示すように、数ｎｍの第２電位障壁層Ｔ
ＯＰが電荷蓄積層ＣＳ上に形成される。なお、このＣＶ
Ｄに代えて、電荷蓄積層ＣＳの表面を熱酸化により、あ
るいは熱酸化とＣＶＤの組合せにより第２電位障壁層Ｔ
ＯＰを形成してもよい。

【００２２】ゲート電極ＧＥとなる高濃度不純物がドー
ピングされた多結晶珪素と、銅（Ｃｕ），アルミニウム
（Ａｌ），金（Ａｕ），タングステン（Ｗ），チタン
（Ｔｉ），タングステンシリサイド（ＷＳｉ₂ ），タン
タルシリサイド（ＴａＳｉ₂ ），チタンナイトライド
（ＴｉＮ）などの金属との積層膜を、ＣＶＤ法またはＰ
ＶＤ法により形成する。これにより、図７に示すよう
に、５０〔ｎｍ〕〜２００〔ｎｍ〕程度の厚さのゲート
電極ＧＥが、第２電位障壁層ＴＯＰの上に形成される。

【００２３】とくに図示しないが、必要に応じてドライ
エッチング耐性の優れた誘電体（たとえばＳｉＯ₂ ）の
パターンを形成し、この誘電体あるいはレジストをマス
クとして異方性のあるエッチング、たとえばＲＩＥ(Rea
ctive Ion Etching)を行う。これにより、図８に示すよ
うに、ゲート電極ＧＥ，第２電位障壁層ＴＯＰ，電荷蓄
積層ＣＳがパターンニングされる。

【００２４】つぎに、図９に示すように、ゲート電極を
自己整合マスクとしボトム誘電体層ＢＴＭをスルー膜と
して、基板表面にｎ型不純物を低濃度でイオン注入し、
Ｎ^-不純物領域（ＬＤＤ領域）を形成する。このイオン
注入では、たとえば砒素イオン（Ａｓ⁺ ）を１〜５×１
０¹³〔ｃｍ^-2〕ほどのドーズでドーピングする。その
後、ＣＶＤによりＳｉＯ₂ 膜を１００〔ｎｍ〕〜２００
〔ｎｍ〕程度堆積し、これをＲＩＥ等の異方性エッチン
グによりエッチバックする。これにより、ゲート電極Ｇ
Ｅの側面にサイドウォールＳＷが形成される。

【００２５】この状態で、サイドウォールＳＷ外側の基
板表面にｎ型不純物を高濃度でイオン注入し、図２に示
すソース不純物領域Ｓおよびドレイン不純物領域Ｄを形
成する。このイオン注入では、たとえば、ゲート電極Ｇ
ＥおよびサイドウォールＳＷをマスクとして自己整合的
にＡｓ⁺ を１〜５×１０¹⁵〔ｃｍ^-2〕ほどのドーズでド
ーピングする。その後、ソース電極ＳＥおよびドレイン
電極ＤＥの形成を行って、当該メモリトランジスタを完
成させる。

【００２６】このように形成したトランジスタＭＴを、
図１に示す評価装置１のＤＴＵ(Device Testing Unit)
にセットする。

【００２７】ＤＴＵのドレイン端子に、電流計２と電圧
源３が接続されている。また、ＤＴＵのゲート端子に、
セレクタ６を介して電圧源４とパルスジェネレータ５が
切り換え可能に接続されている。ＤＴＵのソース端子は
接地されている。また、トランジスタＭＴの基板ＳＵＢ
も接地電位に固定されるようになっている。なお、評価
装置１の他の構成として、電流計２が測定した電流Ｉ_d
を基に、チャネルの伝導度を求める伝導度測定器を付属
した構成でもよい。

【００２８】この評価装置１は、基本的には、評価対象
の膜（電荷蓄積層ＣＳ）への電荷の注入量と、そのとき
のゲート閾値電圧Ｖ_th変化を調べる装置である。電荷の
注入時には、ＤＴＵにセットされたトランジスタＭＴに
対し、そのソース，ドレインおよび基板ＳＵＢを接地し
た状態で、パルスジェネレータ５により印加時間をパラ
メータとした書き込みパルスをゲートに印加して、電荷
蓄積層ＣＳに電荷を注入する。たとえば、基板電位を基
準にして、ソースとドレインを０Ｖとし、ゲートに正の
電圧Ｖ_g （例えば１０〔Ｖ〕）を所定のパルス時間ｔだ
け印加する。このパルス印加時に、基板表面に電子が蓄
積して反転層（チャネル）が形成され、チャネル内電子
の中から、パルス時間ｔに応じた量の電子が第１電位障
壁層ＢＴＭおよび電荷蓄積層ＣＳをＦＮトンネリングし
て伝導し、電荷蓄積層ＣＳ内のトラップに捕獲される。
捕獲された電子の量に応じて、当該トランジスタＭＴの
ゲート閾値電圧Ｖ_thが変化する。

【００２９】電荷注入の前または後においてゲート閾値
電圧Ｖ_thを測定するには、電圧源３によってドレイン間
電圧Ｖ_d をソースとドレイン間に供給し、かつ、電圧源
４によってゲート電圧Ｖ_g を変化させながらゲートとソ
ース間に供給し、そのときドレインに流れる電流Ｉ_d を
検出する。これにより、トランジスタＭＴにおいて、そ
のドレイン電流Ｉ_d （または伝導度）が線型に増加し始
めるゲート電圧（ゲートしきい値電圧Ｖ_th）の測定が可
能である。具体的には、ゲート閾値電圧Ｖ_thの測定で
は、基板電位を基準として、ソースに０〔Ｖ〕，ドレイ
ンに１．５〔Ｖ〕を印加し、ゲート電圧Ｖ_g はゲート閾
値電圧Ｖ_thを測定するのに十分な範囲で変化させて、そ
れぞれのゲート電圧Ｖ_g に対応したドレイン電流Ｉ_d を
測定する。

【００３０】図１０は、ゲート電圧Ｖ_g に対するドレイ
ン電流Ｉ_d の変化例においてゲート閾値電圧Ｖ_thの定義
を示すグラフである。ここで用いたトランジスタは、そ
のゲート長Ｌが０．７〔μｍ〕、ゲート幅Ｗが１０〔μ
ｍ〕である。図１０に示すように、ゲート閾値電圧Ｖ_th
は、ゲート電圧Ｖ_g に対しドレイン電流Ｉ_d が線型に増
加する領域の電流値を線型外挿し、ドレイン電流Ｉ_d が
ゼロになるゲート電圧Ｖ_g で定義できる。あるいは、ド
レイン電流Ｉ_d が０．１〔μＡ〕Ｗ／Ｌ≒１．４３〔μ
Ａ〕となるゲート電圧Ｖ_g を、ゲート閾値電圧Ｖ_thの近
似値として求めることができる。

【００３１】上記した装置とトランジスタＭＴを用い、
上記した動作方法およびバイアス設定条件の下、電荷の
注入とゲート閾値電圧の測定を行うことを前提として、
本発明の電荷トラップ密度の評価方法の実施の形態を、
以下に説明する。

【００３２】第２実施形態 第２実施形態では、本発明に係る電荷トラップ密度の第
１の評価方法を示す。以下、ゲート閾値電圧Ｖ_thの時間
変化率（ｄΔＶ_th／ｄｔ）に関し理論的考察を行い、続
いて、その理論式から電荷トラップ密度を算出する方法
を、具体的に説明する。

【００３３】電荷蓄積層ＣＳ内に蓄積された電荷の面密
度をΔＱ，電荷蓄積層ＣＳとゲート電極ＧＥとの間の相
互キャパシタンスをＣ_g とすると、ゲート閾値電圧の変
化差分ΔＶ_thは、次式（６）で与えられる。

【数６】

【００３４】単位面積当たりの蓄積電荷ΔＱの、注入時
間（ゲート電圧印加時間ｔ）に対する変化率ｄΔＱ／ｄ
ｔは、次式（７）に示すように、チャネルから電荷蓄積
層ＣＳへの注入電流Ｊ_inj に電荷捕獲率ηを掛けた量に
等しい。

【数７】

【００３５】ここで、電荷捕獲率ηは、次式（８）に示
すように、電荷トラップの面密度Ｎと、そのトラップの
電荷捕獲断面積σの積で与えられる。

【数８】

【００３６】上記式（６）から式（８）により、ゲート
閾値電圧Ｖ_thの時間変化率ｄΔＶ_th／ｄｔに関し、次式
（９）が導出される。

【数９】 電荷蓄積層ＣＳの厚さ方向の中心に電荷分布中心がくる
ように、注入電荷が電荷蓄積層ＣＳ内にトラップされた
と仮定すると、相互キャパシタンスＣ_g は、次式（１
０）により近似的に算出可能である。

【数１０】 ここで、ｔ₂ は電荷蓄積層ＣＳの厚さ、ε₂ はその誘電
率、ｔ₃ は第２電位障壁層ＴＯＰの厚さ、ε₃ はその誘
電率である。

【００３７】本実施形態に係る評価方法では、注入電流
Ｊ_inj を実測により求める。すなわち、ゲート電極ＧＥ
とチャネル形成領域ＣＨとの間に第１の電位障壁層ＢＴ
Ｍのみを有し、電荷蓄積層ＣＳと第２の電位障壁層ＴＯ
Ｐを省略したＭＯＳトランジスタを図２のトランジスタ
ＭＴと別に形成し、そのゲート電流Ｉ_g の電界依存性を
測定することにより、注入電流Ｊ_inj を求める。式
（９）において、電荷捕獲断面積σは既知の値を用いる
ことができる。電荷捕獲断面積σが不明な場合でも、同
じ性質のトラップを含む誘電体層（電荷蓄積層ＣＳ）内
の相対的な電荷トラップ密度は、式（９）を変形して得
られたＮσ＝（ｄΔＶ_th／ｄｔ）・Ｃ_g ／Ｊ_inj を用い
て比較できる。

【００３８】以上より、ゲート閾値電圧Ｖ_thのシフト量
の時間変化率（ｄΔＶ_th／ｄｔ）が分かれば、電荷トラ
ップ密度に関するパラメータＮまたはＮσを計算により
求めることができる。

【００３９】本実施形態では、（ｄΔＶ_th／ｄｔ）を求
めるために、パルス電圧を１０〔Ｖ〕で一定とし、１
〔μｓ〕から０．１〔ｓ〕の範囲内でパルス時間ｔを変
化させて電荷注入を繰り返し行った時の、初期値からの
ゲート閾値電圧Ｖ_thの変化差分ΔＶ_thを測定した。この
測定結果を図１１のグラフに示す。また、このゲート閾
値電圧Ｖ_thの変化差分ΔＶ_thを微分して、その時間変化
率ｄΔＶ_th／ｄｔを算出した。この時間変化率を縦軸
に、パルス印加時間を横軸にしてプロットしたグラフ
を、図１２に示す。これらΔＶ_th−ｔ特性（図１１）と
ｄΔＶ_th／ｄｔ−ｔ特性（図１２）は、第１電位障壁層
ＢＴＭが厚さ２．７〔ｎｍ〕の二酸化珪素、電荷蓄積層
ＣＳが厚さ４．８〔ｎｍ〕の窒化珪素、第２電位障壁層
ＴＯＰが厚さ５．２〔ｎｍ〕の二酸化珪素であるトラン
ジスタＭＴに対する測定から得られたものである。

【００４０】図１２から、パルス印加時間が１×１０^-6
秒程度以下になると、ｄΔＶ_th／ｄｔの値が飽和するこ
とが分かる。この飽和値は１×１０⁵ 〔Ｖ／ｓ〕であ
る。ｄΔＶ_th／ｄｔの値は、式（９）より注入電流Ｊ
_inj に比例している。よって、ｄΔＶ_th／ｄｔの値が飽
和することは、注入電流Ｊ_inj が一定になることを示し
ている。これは、パルス時間ｔが十分小さいと、注入さ
れた電荷量が小さく、これがゲート誘電体膜中のポテン
シャルを変化させることがないからである。このゲート
誘電体膜中のポテンシャルの影響を受けていない状態で
のｄΔＶ_th／ｄｔの値で、式（９）が最も有効に成り立
つと言える。本実施形態では、図１２の外挿値１×１０
⁵ 〔Ｖ／ｓ〕（ｄΔＶ_th(0) ／ｄｔ）を、式（１０）か
ら求めたＣ_g と、ゲート電流の電界依存性から実測によ
り見積もったＪ_inj と共に式（９）に代入し、電荷トラ
ップ密度に比例したパラメータＮσを算出する。あるい
は、既知の電荷捕獲断面積σの値を更に式（９）に代入
して、直接、電荷トラップ密度Ｎを算出する。

【００４１】第３実施形態 上記した第２実施形態では、評価用トランジスタＭＴと
は別に作製したＭＯＳトランジスタのゲート電流を実測
し、その電界依存性から式（９）に用いる注入電流を見
積もった。これに対し、第３実施形態に係る電荷トラッ
プ密度の第２評価方法では、注入電流Ｊ_inj を計算によ
り求める。それ以外の基本的な事項、すなわち式（６）
〜式（１０）を用いた電荷トラップ密度の評価原理、お
よび図１１，図１２の特性図を用いることは第２実施形
態と共通する。

【００４２】ここで、チャネルからの注入電荷が、第１
の電位障壁層ＢＴＭ、または第１の電位障壁層ＢＴＭと
電荷蓄積層ＣＳの一部とを、ＦＮトンネリングにより透
過し、電荷蓄積層ＣＳ内のトラップに捕獲されたとす
る。この場合、その注入電流Ｊ _inj は、次式（１１）に
よりの近似的に求めることができる。

【数１１】 ここで、Ｅは第１の電位障壁層ＢＴＭにかかる電界であ
り、ＡとＢはそれぞれ次式（１２）で与えられる。

【数１２】 ここで、ｍ_e はチャネル内の電子の有効質量、ｍ₁ は第
１の電位障壁層ＢＴＭ内の電子の有効質量、ｅは素電荷
量１．６×１０^-19 〔Ｃ〕、ｈ_b （＝ｈ／２π）はプラ
ンク定数１．０５５×１０^-34 〔Ｊ・ｓ〕である。ま
た、φは電子に対する電位障壁高さである。この障壁高
さφは、上記電界Ｅの関数として、次式（１３）により
与えられる。

【数１３】 ここで、ｘは、チャネルと第１の電位障壁層ＢＴＭとの
界面を原点としてゲート電極ＧＥ方向を正とした、チャ
ネルに垂直な座標内位置である。また、Ｖ（ｘ）は、電
荷トラップに電荷が捕獲されていないときにゲートに電
圧Ｖ_g を印加した場合、電荷が第１電荷障壁層ＢＴＭお
よび電荷蓄積層ＣＳ内をトンネルするパスのポテンシャ
ルであり、ｘの関数となる。ｘ_t は、第１の電位障壁層
ＢＴＭよりトンネルした電子がトンネル障壁よりも高い
エネルギーを持ちはじめる、いわゆる回帰点である。

【００４３】電荷蓄積層ＣＳ内にトラップされている電
荷が存在しなければ、第１の電位障壁層ＢＴＭにかかる
電界Ｅは、次式（１４）により与えられる。

【数１４】 ここで、Ｖ_g はゲート印加電圧、ｔ₁ は第１の電位障壁
層ＢＴＭの厚さ、ε₁はその誘電率、ｔ₂ は電荷蓄積層
ＣＳの厚さ、ε₂ はその誘電率、ｔ₃ は第２電位障壁層
ＴＯＰの厚さ、ε₃ はその誘電率である。

【００４４】また、前記した電荷のトンネリングパスの
ポテンシャルＶ（ｘ）は、第１の電位障壁層ＢＴＭ内で
は次式（１５）で与えられ、電荷蓄積層ＣＳ内では次式
（１６）により与えられる。

【数１５】

【数１６】 ここで、φ₁ は第１の電位障壁層ＢＴＭの障壁高さ、φ
₂ は電荷蓄積層ＣＳの障壁高さである。

【００４５】このように、電荷トラップに電荷がトラッ
プされていない極限では、注入電流Ｊ_inj を式（１１）
〜式（１６）を用いて計算により求めることができる。
第２実施形態と同様に、相互キャパシタンスＣ_g を計算
により求め、ゲートに印加するパルスの時間ｔを十分短
く（たとえば１〔μｓ〕以下に）することで、電荷トラ
ップに電荷が蓄積されていない極限のｄΔＶ_th／ｄｔを
測定することが可能である。第３実施形態では、測定さ
れたｄΔＶ_th／ｄｔと、計算により求めたＪ_inj ，Ｃ_g
とを、式（９）を変形した関係式Ｎσ＝（ｄΔＶ_th／ｄ
ｔ）Ｃ_g ／Ｊ_inj に代入し、電荷トラップ密度と電荷捕
獲断面積との積Ｎσの値を求めることができる。トラッ
プの捕獲断面積σが不明な場合でも、同じ性質のトラッ
プを含む誘電体間の相対的なトラップ密度の比較は、そ
れぞれの誘電体（電荷蓄積層ＣＳ）のＮσを求め、それ
らを比較することにより達成できる。また、電荷捕獲断
面積σが既知の場合は、電荷トラップ密度Ｎを直接、求
めることができる。

【００４６】以下、上記評価原理に基づいて、図１２の
特性図から見積もったｄΔＶ_th／ｄｔの値を用いて、窒
化珪素内の電子トラップの面密度Ｎの数値を具体的に算
出する。ここで、使用した評価用トランジスタＭＴは、
第２実施形態と同じ構造とする。すなわち、評価用トラ
ンジスタＭＴのゲート誘電体膜が、厚さ２．７〔ｎｍ〕
の二酸化珪素からなる第１の電位障壁層ＢＴＭ、厚さ
４．８〔ｎｍ〕の窒化珪素からなる電荷蓄積層ＣＳ、お
よび、厚さ５．２〔ｎｍ〕の二酸化珪素からなる第２の
電位障壁層ＴＯＰで構成されている。

【００４７】このゲート誘電体膜の構成では、ゲート電
圧Ｖ_g が１０〔Ｖ〕のとき、第１の電位障壁層ＢＴＭに
９．９２〔ＭＶ／ｃｍ〕の電界Ｅがかかり、チャネル内
電子が第１の電位障壁層ＢＴＭをＦＮトンネリングによ
り透過し、窒化珪素（電荷蓄積層ＣＳ）に注入される。

【００４８】このときの注入電流Ｊ_inj は、前記した式
（１１），式（１２）で表される。二酸化珪素膜中の電
子の有効質量ｍ₁ は、０．４ｍ₀ （ここで、ｍ₀ は真空
中の電子の静止質量９．１×１０^-31 〔ｋｇ〕）であ
る。電子がトンネリングする二酸化珪素ＳｉＯ₂ （以
下、トンネル酸化膜という）のシリコンＳｉの伝導帯に
対する障壁高さφ₁ は３．１〔ｅＶ〕であるが、電界Ｅ
が印加されているときの鏡像電荷による障壁高さの低下
量Δφ₁ は、次式（１７）のように計算される。

【数１７】 したがって、トンネル電子から見た障壁高さφは、φ＝
φ₁ −Δφ₁ ＝３．１−０．３４１＝２．７６〔ｅＶ〕
となる。以上の値を式（１２）に代入して、式（１１）
から注入電流Ｊ_inj を計算すると、Ｊ_inj ＝１．５×１
０³ 〔Ａ／ｍ² 〕が得られる。

【００４９】また、式（１０）により、ゲートの相互キ
ャパシタンスＣ_g は５．４×１０^-3〔Ｆ／ｍ² 〕とな
る。

【００５０】以上の値を式（９）に代入すると、電荷捕
獲率η＝Ｎσ＝０．３６が算出される。

【００５１】文献（Kurt Lehovec and D.W.Crain, “Ch
arge centroid and trapping modelfor MNOS structure
s”, J. Appl. Phys., 47, 2763(1976)； Joseph J. Ch
ang, “Effect of distributed charge in the nitride
of an MNOS structure onthe flat-band voltage ”,
Appl. Phys. Lett., 29, 742(1976)）によると、窒化珪
素ＳｉＮ中の電子トラップの電荷捕獲断面積σは、σ＝
２．８８×１０^-13〜４．６×１０^-13 〔ｃｍ² 〕で与
えられる。この値を用いると、窒化珪素ＳｉＮ中の電子
トラップの面密度Ｎは、Ｎ＝０．３６／σ＝７．９×１
０¹¹〜１．３×１０¹²〔ｃｍ^-2〕と求まる。この面密度
を窒化珪素ＳｉＮの厚さ４．８〔ｎｍ〕で割ると、電荷
蓄積層ＣＳ内のトラップ密度が１．７×１０¹⁸〜２．６
×１０¹⁸〔ｃｍ^-3〕と求められる。

【００５２】第４実施形態 第４実施形態は、本発明の電荷トラップ密度の第３の評
価方法に関する。この評価方法では、ゲート閾値電圧シ
フト量の論理式を、評価用トランジスタＭＴの動作によ
って得られた図１１の実測データに最小自乗法によりフ
ィッティングさせ、その結果により、トンネル酸化膜障
壁高さφおよび電荷捕獲率ηを求める。それ以外の基本
的な事項、すなわち式（６）〜式（１２）を用いた電荷
トラップ密度の評価原理、および図１１の特性図を用い
ることは第２，第３実施形態と共通する。ここで、使用
した評価用トランジスタＭＴは、第２，第３実施形態と
同じ構造とする。すなわち、評価用トランジスタＭＴの
ゲート誘電体膜が、厚さ２．７〔ｎｍ〕の二酸化珪素か
らなる第１の電位障壁層（トンネル酸化膜）ＢＴＭ、厚
さ４．８〔ｎｍ〕の窒化珪素からなる電荷蓄積層ＣＳ、
および、厚さ５．２〔ｎｍ〕の二酸化珪素からなる第２
の電位障壁層ＴＯＰで構成されている。

【００５３】電荷が注入されることによるゲート閾値電
圧の変化差分（シフト量）をΔＶ_thとすると、ゲート電
極に電圧をＶ_g だけ与えたときにトンネル酸化膜ＢＴＭ
にかかる電界Ｅは、次式（１８）で表される。

【数１８】 ここで、二酸化珪素膜換算のトータル膜厚はｔ_T ＝ｔ₁
＋ｔ₂ ε₁ ／ε₂ ＋ｔ ₃ ε₁ ／ε₃ となる。

【００５４】この式（１８）と、前記した式（９）およ
び式（１１）を連立して解くと、次の解（式（１９））
が得られる。

【数１９】 ここで、Ａ，Ｂは式（１２）で与えられる。

【００５５】本実施形態では、このゲート閾値電圧のシ
フト量ΔＶ_th(t) を、図１１の実測データに対し最小自
乗法によりフィッティングさせる。このとき、第１の電
位障壁層ＢＴＭ（二酸化珪素ＳｉＯ₂ ）中の電荷の有効
質量ｍ₁ または障壁高さφ₁ 、および各層の膜厚ｔ₁ ，
ｔ₂ ，ｔ₃ と誘電率ε₁ ，ε₂ ，ε₃ は既知とする。以
下に示す例では、電子の真空中の静止質量ｍ₀ を既知と
し、チャネル内の電子の有効質量がｍ_e ＝０．３３ｍ
₀ 、トンネル酸化膜ＢＴＭ中の電子の有効質量がｍ₁ ＝
０．４ｍ₀ とする。また、誘電率として、ε₁＝ε₃ ＝
３．９，ε₂ ＝７．５を用いる。したがって、式（１
９）内のＣ_g ，ｔ _T も既知のパラメータとなる。残る未
知のパラメータは式（１２）内のφと、式（１９）内の
Ｎσとの２つとなり、この２つのパラメータを種々変化
させてフィッティングを行う。

【００５６】フィッティングの結果を図１３に示す。そ
の結果得られたトンネル障壁高さはφ＝２．５０〔ｅ
Ｖ〕、電荷捕獲率の値はη＝Ｎσ＝０．０８５であっ
た。前記した文献によると、窒化珪素ＳｉＮ中の電子ト
ラップの電荷捕獲断面積σは、σ＝２．８８×１０^-13
〜４．６×１０^-13 〔ｃｍ² 〕で与えられる。この値を
用いると、窒化珪素ＳｉＮ中の電子トラップの面密度Ｎ
は、Ｎ＝０．０８５／σ＝１．８５×１０¹¹〜２．９５
×１０¹¹〔ｃｍ^-2〕と求まる。電子トラップが窒化珪素
バルク中に一様に分布しているとすれば、この面密度を
窒化珪素ＳｉＮの厚さ４．８〔ｎｍ〕で割り、電荷蓄積
層ＣＳ内のトラップ密度が３．８×１０¹⁷〜６．１×１
０¹⁷〔ｃｍ^-3〕と求められる。

【００５７】この評価方法は、第２実施形態のように第
１の電位障壁層ＢＴＭのトンネル障壁高さの導出を要し
ないという利点がある。

【００５８】第５実施形態 第５実施形態は、本発明の電荷トラップ密度の第４の評
価方法に関する。この評価方法も第４実施形態と同様、
フィッティングを用いるが、ここでは、ゲート閾値電圧
シフト量の変化率の理論式を求め、これを評価用トラン
ジスタＭＴの動作によって得られた図１２の実測データ
に最小自乗法によりフィッティングさせ、その結果によ
り、トンネル酸化膜障壁高さφおよび電荷捕獲率ηを求
める。それ以外の基本的な事項、すなわち式（６）〜式
（１２）を用いた電荷トラップ密度の評価原理、および
図１１の特性図を用いることは第２，第３実施形態と共
通する。ここで、使用した評価用トランジスタＭＴは、
第２，第３実施形態と同じ構造とする。すなわち、評価
用トランジスタＭＴのゲート誘電体膜が、厚さ２．７
〔ｎｍ〕の二酸化珪素からなる第１の電位障壁層（トン
ネル酸化膜）ＢＴＭ、厚さ４．８〔ｎｍ〕の窒化珪素か
らなる電荷蓄積層ＣＳ、および、厚さ５．２〔ｎｍ〕の
二酸化珪素からなる第２の電位障壁層ＴＯＰで構成され
ている。

【００５９】第４実施形態で導出した式（１９）を微分
して、ゲート閾値電圧のシフト量の変化率に関する次式
（２０）を導出する。

【数２０】 ここで、二酸化珪素膜換算のトータル膜厚はｔ_T ＝ｔ₁
＋ｔ₂ ε₁ ／ε₂ ＋ｔ ₃ ε₁ ／ε₃ となる。また、Ａ，
Ｂは式（１２）で与えられる。

【００６０】本実施形態では、このゲート閾値電圧のシ
フト量の変化率ｄΔＶ_th／ｄｔを、図１２の実測データ
に対し最小自乗法によりフィッティングさせる。このと
き、第１の電位障壁層ＢＴＭ（二酸化珪素ＳｉＯ₂ ）中
の電荷の有効質量ｍ₁ または障壁高さφ₁ 、および各層
の膜厚ｔ₁ ，ｔ₂ ，ｔ₃ と誘電率ε₁ ，ε₂ ，ε₃ は既
知とする。以下に示す例では、電子の真空中の静止質量
ｍ₀ を既知とし、チャネル内の電子の有効質量がｍ_e ＝
０．３３ｍ₀ 、トンネル酸化膜ＢＴＭ中の電子の有効質
量がｍ₁ ＝０．４ｍ₀ とする。また、誘電率として、ε
₁＝ε₃ ＝３．９，ε₂ ＝７．５を用いる。したがっ
て、式（２０）内のＣ_g ，ｔ _T も既知のパラメータとな
る。残る未知のパラメータは式（１２）内のφと、式
（２０）内のＮσとの２つとなり、この２つのパラメー
タを種々変化させてフィッティングを行う。

【００６１】フィッティングの結果を図１４に示す。そ
の結果得られたトンネル障壁高さはφ＝２．４３〔ｅ
Ｖ〕、電荷捕獲率の値はη＝Ｎσ＝０．０５２であっ
た。前記した文献によると、窒化珪素ＳｉＮ中の電子ト
ラップの電荷捕獲断面積σは、σ＝２．８８×１０^-13
〜４．６×１０^-13 〔ｃｍ² 〕で与えられる。この値を
用いると、窒化珪素ＳｉＮ中の電子トラップの面密度Ｎ
は、Ｎ＝０．０５２／σ＝１．１３×１０¹¹〜１．１８
×１０¹¹〔ｃｍ^-2〕と求まる。電子トラップが窒化珪素
バルク中に一様に分布しているとすれば、この面密度を
窒化珪素ＳｉＮの厚さ４．８〔ｎｍ〕で割り、電荷蓄積
層ＣＳ内のトラップ密度が２．４×１０¹⁷〜３．８×１
０¹⁷〔ｃｍ^-3〕と求められる。

【００６２】この評価方法は、第２実施形態のように第
１の電位障壁層ＢＴＭのトンネル障壁高さの導出を要し
ないという利点がある。

【００６３】以上の第１〜第５実施形態に示す電荷トラ
ップ密度の評価方法を用いると、トラップされた電荷量
ではなく、電荷トラップそのものの密度を評価すること
ができる。

【００６４】上記例では評価対象と窒化珪素としたが、
電荷トラップを有した他の誘電体に対しても同様に評価
できる。その際の膜厚仕様に制限はない。

【００６５】また、上記第１〜第５実施形態では、トラ
ンジスタＭＴのチャネル導電型をｎ型として電子を注入
する場合を述べたが、トランジスタＭＴのチャネル導電
型をｐ型としてホールを注入してもよい。この場合、図
１〜図９の基板ＳＵＢがｎ型、ソース不純物領域Ｓおよ
びドレイン不純物領域Ｄがｐ型である。また、電荷注入
時にゲート電圧Ｖ_g を例えば負電圧し、これによりチャ
ネルからホールが注入してゲート閾値電圧が低下する。
また、式（１２）の電子の有効質量ｍ_e に代えて、ホー
ルの有効質量ｍ_h を用いること以外、第２〜第５実施形
態の理論式は全てホール注入の場合にも適用できる。

【００６６】

【発明の効果】本発明に係る電荷トラップ密度の評価方
法によれば、評価対象膜の電荷トラップ密度を直接、あ
るいは電荷トラップ密度に比例したパラメータ（電荷捕
獲率）として取得することが可能となった。また、本発
明に係る電荷トラップ密度の評価装置では、上記評価方
法が好適に実施できる構成を備えた評価装置を提供する
ことが可能となった。

【図面の簡単な説明】

【図１】本発明の実施形態に係る電荷トラップ密度の評
価装置の概略構成を示す図である。

【図２】本発明の実施形態に係る評価用素子の概略断面
図である。

【図３】本発明の実施形態に係る評価用素子の製造にお
いて、誘電体分離層の形成後を示す断面図である。

【図４】本発明の実施形態に係る評価用素子の製造にお
いて、第１の電位障壁層の形成後の断面図である。

【図５】本発明の実施形態に係る評価用素子の製造にお
いて、電荷蓄積層（評価対象膜）の形成後を示す断面図
である。

【図６】本発明の実施形態に係る評価用素子の製造にお
いて、第２の電位障壁層の形成後の断面図である。

【図７】本発明の実施形態に係る評価用素子の製造にお
いて、ゲート電極となる膜の形成後の断面図である。

【図８】本発明の実施形態に係る評価用素子の製造にお
いて、ゲート電極の加工後を示す断面図である。

【図９】本発明の実施形態に係る評価用素子の製造にお
いて、ＬＤＤの形成後の断面図である。

【図１０】本発明の実施形態に係る評価素子のゲート電
圧に対するドレイン電流の変化例において、ゲート閾値
電圧の定義を示すグラフである。

【図１１】本発明の第２〜第５実施形態に係る、ゲート
閾値電圧シフト量のパルス印加時間依存性を示すグラフ
である。

【図１２】本発明の第２〜第５実施形態に係る、ゲート
閾値電圧シフト量の時間変化率のパルス印加時間依存性
を示すグラフである。

【図１３】本発明の第４実施形態に係り、図１１にゲー
ト閾値電圧シフト量の理論値のフィッティング結果を重
ねたグラフである。

【図１４】本発明の第５実施形態に係り、図１２にゲー
ト閾値電圧シフト量の時間変化率の理論値のフィッティ
ング結果を重ねたグラフである。

【符号の説明】

１…電荷トラップ密度の評価装置、２…電流計（電流検
出手段）、３，４…電圧源（電圧供給手段）、５…パル
スジェネレータ（第１の電圧供給手段）、６…セレク
タ、ＭＴ…トランジスタ（評価素子）、ＳＵＢ…半導体
基板（第１導電型半導体）、Ｓ…ソース不純物領域（第
２導電型半導体）Ｄ…ドレイン不純物領域（第２導電型
半導体）、ＢＴＭ…第１の電位障壁層、ＣＳ…電荷蓄積
層（評価対象の誘電体膜）、ＴＯＰ…第２の電位障壁
層、ＧＥ…ゲート電極、Ｖ_g …ゲート電圧、Ｖ_th…ゲー
ト閾値電圧、ΔＶ_th…ゲート閾値電圧の変化差分（シフ
ト量）、ｄΔＶ_th／ｄｔ…ゲート閾値電圧シフト量の時
間変化率、ｔ…パルス印加時間。

Claims (14)

【特許請求の範囲】
1. 【請求項１】電荷トラップ密度を評価する誘電体膜を、
   チャネルが形成される半導体とゲート電極間の積層体内
   に電荷蓄積層として備えた評価素子を作製し、 上記ゲート電極に所定電圧を供給するパルスの印加時間
   を種々変えながら上記誘電体膜内に電荷を注入し、 当該評価素子のゲート閾値電圧シフト量の時間変化率の
   パルス印加時間依存性を求め、 求めた上記シフト量の時間変化率デ−タ列からパルス印
   加時間がゼロのときを外挿して、シフト量の基礎変化率
   を求め、 ゲート閾値電圧シフト量の電荷注入時間変化の理論計算
   式に上記基礎変化率を当てはめることにより、注入電荷
   によるポテンシャル変化の影響を無視できる領域で、電
   荷トラップ密度に比例した電荷捕獲率または電荷トラッ
   プ密度を算出する各工程を含む電荷トラップ密度の評価
   方法。
2. 【請求項２】上記評価方法が以下の諸工程、すなわち、 第１導電型半導体上に第１の電位障壁層，評価対象の上
   記誘電体膜，第２の電位障壁層およびゲート電極を順次
   積層させてなる積層体と、当該積層体両側の第１導電型
   半導体部分に形成された２つの第２導電型半導体とを有
   した評価素子を作製し、 ソース電位を基準とした一定電圧Ｖ_g を時間ｔだけ供給
   するパルスを上記ゲート電極に印加し、そのパルス印加
   の前と後でソース電位を基準とした上記評価素子のゲー
   トの閾値電圧のシフト量ΔＶ_thを測定し、 上記シフト量ΔＶ_thの測定を、上記パルス印加時間ｔを
   種々変化させながら繰り返し、 求めたシフト量ΔＶ_th(t) を微分して、シフト量の時間
   変化率ｄΔＶ_th(t) ／ｄｔに変換し、 上記シフト量の時間変化率デ−タにおいてパルス印加時
   間ｔがゼロのときを外挿して、シフト量の基礎変化率ｄ
   ΔＶ_th(0) ／ｄｔを求め、 当該基礎変化率ｄΔＶ_th(0) ／ｄｔと既知の３つのパラ
   メータ、すなわち、電荷トラップの電荷捕獲断面積σ，
   電荷トラップ層に電荷が存在しない場合での電荷蓄積層
   への注入電流Ｊ_inj および電荷蓄積層とゲート電極間の
   相互キャパシタンスＣ_g とを次式（１）、すなわち、 に代入して、電荷トラップ密度に比例した電荷捕獲率Ｎ
   σまたは電荷トラップ密度Ｎを算出する各工程を含む請
   求項１記載の電荷トラップ密度の評価方法。
3. 【請求項３】上記ゲート電極に印加するパルスの電圧Ｖ
   _g との電圧差により、上記第１導電型半導体の表面に第
   ２導電型の反転層が形成され、当該反転層の蓄積キャリ
   アが上記評価対象の誘電体膜中にＦＮトンネリングによ
   り注入される電圧を、上記第１導電型半導体，上記２つ
   の第２導電型半導体の全てに印加する工程を更に含む請
   求項２記載の電荷トラップ密度の評価方法。
4. 【請求項４】上記評価素子の評価対象の誘電体膜と上記
   第２の電位障壁層とを省略してなる他の評価素子を作製
   し、 当該他の評価素子から測定して得たゲート電流を用い
   て、上記注入電流Ｊ_injの値を見積もる各工程を更に含
   む請求項２記載の電荷トラップ密度の評価方法。
5. 【請求項５】上記注入電流Ｊ_inj の値を、ＦＮトンネリ
   ング電流の理論計算式から求める工程を更に含む請求項
   ２記載の電荷トラップ密度の評価方法。
6. 【請求項６】電荷トラップ密度を評価する誘電体膜を、
   チャネルが形成される半導体とゲート電極間の積層体内
   に電荷蓄積層として備えた評価素子を作製し、 上記ゲート電極に印加するパルスの時間を種々変えなが
   ら上記誘電体膜内に電荷を注入し、 当該評価素子のゲート閾値電圧シフト量のパルス時間依
   存性を求め、 上記誘電体膜の電荷トラップ密度に比例した電荷捕獲率
   または電荷トラップ密度をフィッティングパラメータと
   して、上記シフト量の理論計算式を、上記パルス時間依
   存性を求めたときに得られた上記シフト量のデ−タ列に
   フィッティングさせ、 フィッティングパラメータの変化範囲内で最も良くフィ
   ッティングするときの値から、電荷トラップ密度に比例
   した電荷捕獲率の最適値を求める各工程を含む電荷トラ
   ップ密度の評価方法。
7. 【請求項７】求めた電荷捕獲率の最適値を、電荷トラッ
   プ密度を相対的に評価するパラメータとして用いる請求
   項６記載の電荷トラップ密度の評価方法。
8. 【請求項８】既知の電荷捕獲断面積を用いて、求めた電
   荷捕獲率の最適値から電荷トラップ密度を算出する工程
   を更に有した請求項６記載の電荷トラップ密度の評価方
   法。
9. 【請求項９】上記評価方法が以下の諸工程、すなわち、 第１導電型半導体上に第１の電位障壁層，評価対象の上
   記誘電体膜，第２の電位障壁層およびゲート電極を順次
   積層させてなる積層体と、当該積層体両側の第１導電型
   半導体部分に形成された２つの第２導電型半導体とを有
   した評価素子を作製し、 上記第１導電型半導体，上記２つの第２導電型半導体の
   全てを同電位に保持した状態で、当該電位との電位差に
   より、上記第１導電型半導体の表面に第２導電型の反転
   層が形成され、当該反転層の蓄積キャリアが上記評価対
   象の誘電体膜中にＦＮトンネリングにより注入される電
   圧Ｖ_g を時間ｔだけ供給するパルスを、上記ゲート電極
   に印加し、 そのパルス印加の前と後でソース電位を基準とした上記
   評価素子のゲート閾値電圧のシフト量ΔＶ_thを測定し、 上記シフト量ΔＶ_thの測定を、上記パルス印加時間ｔを
   種々変化させながら繰り返し、 既知のパラメータ、すなわち、第１の電位障壁層中の電
   荷の有効質量ｍ₁ 、チャネル内の蓄積キャリアの有効質
   量ｍ_c 、電子の素電荷量ｅ、およびプランク定数ｈ_b ＝
   ｈ／２π＝１．０５５×１０^-34 〔Ｊ・ｓ〕を用いた次
   式(2-1) と(2-2) 、すなわち、 から、トンネル電荷の障壁高さφの関数ＡとＢを求め、 当該関数ＡおよびＢと、既知のパラメータ、すなわち、
   ゲート電圧Ｖ_g ，ゲートの相互キャパシタンスＣ_g 、お
   よび第１の電位障壁層材料に換算した積層体のトータル
   厚ｔ_T （＝ｔ₁ ＋ｔ₂ ε₁ ／ε₂ ＋ｔ₃ ε₁ ／ε₃ ，こ
   こでｔ₁ ，ｔ₂，ｔ₃ はそれぞれ第１の電位障壁層、評
   価対象の誘電体膜、第２の電位障壁層の膜厚、ε₁ ，ε
   ₂ ，ε₃ はそれぞれ第１の電位障壁層、評価対象の誘電
   体膜、第２の電位障壁層の誘電率）とを、上記シフト量
   ΔＶ_th (t)の理論計算式（３）、すなわち、 に代入し、 φおよびＮσを種々変化させて、上記理論計算式（３）
   をシフト量ΔＶ_thの測定データ列にフィッティングさ
   せ、電荷捕獲率Ｎσの最適値を求める各工程を含む請求
   項６記載の電荷トラップ密度の評価方法。
10. 【請求項１０】電荷トラップ密度を評価する誘電体膜
    を、チャネルが形成される半導体とゲート電極間の積層
    体内に電荷蓄積層として備えた評価素子を作製し、 上記ゲート電極に印加するパルスの時間を種々変えなが
    ら上記誘電体膜内に電荷を注入し、 当該評価素子のゲート閾値電圧シフト量の時間変化率
    の、パルス印加時間依存性を求め、 上記誘電体膜の電荷トラップ密度に比例した電荷捕獲率
    または電荷トラップ密度をフィッティングパラメータと
    して、上記シフト量の電荷注入時間変化率の理論計算式
    を、上記パルス印加時間依存性を求めたときに得られた
    上記シフト量の時間変化率のデ−タ列にフィッティング
    させ、 フィッティングパラメータの変化範囲内で最も良くフィ
    ッティングするときの値から、電荷トラップ密度に比例
    した電荷捕獲率の最適値を求める各工程を含む電荷トラ
    ップ密度の評価方法。
11. 【請求項１１】求めた電荷捕獲率の最適値を、電荷トラ
    ップ密度を相対的に評価するパラメータとして用いる請
    求項１０記載の電荷トラップ密度の評価方法。
12. 【請求項１２】既知の電荷捕獲断面積を用いて、求めた
    電荷捕獲率の最適値から電荷トラップ密度を算出する工
    程を更に有した請求項１０記載の電荷トラップ密度の評
    価方法。
13. 【請求項１３】上記評価方法が以下の諸工程、すなわ
    ち、 第１導電型半導体上に第１の電位障壁層，上記評価対象
    の誘電体膜，第２の電位障壁層およびゲート電極を順次
    積層させてなる積層体と、当該積層体両側の第１導電型
    半導体部分に形成された２つの第２導電型半導体とを有
    した評価素子を作製し、 上記第１導電型半導体，上記２つの第２導電型半導体の
    全てを同電位に保持した状態で、当該電位との電位差に
    より、上記第１導電型半導体の表面に第２導電型の反転
    層が形成され、当該反転層の蓄積キャリアが上記評価対
    象の誘電体膜中にＦＮトンネリングにより注入される電
    圧Ｖ_g を時間ｔだけ供給するパルスを、上記ゲート電極
    に印加し、 そのパルス印加の前と後でソース電位を基準とした上記
    評価素子のゲート閾値電圧のシフト量ΔＶ_thを測定し、 上記シフト量ΔＶ_thの測定を、上記パルス印加時間ｔを
    種々変化させながら繰り返し、 上記シフト量ΔＶ_thを微分して、シフト量の時間変化率
    ｄΔＶ_th／ｄｔのパルス印加時間依存性データを算出
    し、 既知のパラメータ、すなわち、第１の電位障壁層中の電
    荷の有効質量ｍ₁ 、チャネル内の蓄積キャリアの有効質
    量ｍ_c 、電子の素電荷量ｅ、およびプランク定数ｈ_b ＝
    ｈ／２π＝１．０５５×１０^-34 〔Ｊ・ｓ〕を用いた次
    式(4-1) と(4-2) 、すなわち、 から、トンネル電荷の障壁高さφの関数ＡとＢを求め、 当該関数ＡおよびＢと、既知のパラメータ、すなわち、
    ゲート電圧Ｖ_g ，ゲートの相互キャパシタンスＣ_g 、お
    よび第１の電位障壁層材料に換算した積層体のトータル
    厚ｔ_T （＝ｔ₁ ＋ｔ₂ ε₁ ／ε₂ ＋ｔ₃ ε₁ ／ε₃ ，こ
    こでｔ₁ ，ｔ₂，ｔ₃ はそれぞれ第１の電位障壁層、評
    価対象の誘電体膜、第２の電位障壁層の膜厚、ε₁ ，ε
    ₂ ，ε₃ はそれぞれ第１の電位障壁層、評価対象の誘電
    体膜、第２の電位障壁層の誘電率）とを、上記シフト量
    の時間変化ｄΔＶ_th／ｄｔの理論計算式（５）、すなわ
    ち、 に代入し、 φおよびＮσを種々変化させて、上記理論計算式（５）
    を上記シフト量時間変化率ｄΔＶ_th／ｄｔのデータ列に
    フィッティングさせ、電子捕獲率Ｎσの最適値を求める
    各工程を含む請求項１０記載の電荷トラップ密度の評価
    方法。
14. 【請求項１４】電荷トラップ密度を評価する誘電体膜
    を、チャネルが形成される半導体とゲート電極間の積層
    体内に電荷蓄積層として備えた評価素子のゲートに、所
    定電圧のパルスを印加し、かつ、当該パルスの印加時間
    が可変な第１の電圧供給手段と、 上記評価素子のドレインに接続された第２の電圧供給手
    段と、 上記評価素子のソースまたはドレインに接続された電流
    検出手段とを含む電荷トラップ密度の評価装置。