CN112994615B - Soi晶圆质量检测方法及系统 - Google Patents
Soi晶圆质量检测方法及系统 Download PDFInfo
- Publication number
- CN112994615B CN112994615B CN202110157013.XA CN202110157013A CN112994615B CN 112994615 B CN112994615 B CN 112994615B CN 202110157013 A CN202110157013 A CN 202110157013A CN 112994615 B CN112994615 B CN 112994615B
- Authority
- CN
- China
- Prior art keywords
- layer
- soi wafer
- voltage
- pressure probe
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 6
- 239000000523 sample Substances 0.000 claims abstract description 81
- 238000012360 testing method Methods 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000007689 inspection Methods 0.000 claims description 16
- 238000009825 accumulation Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 238000013480 data collection Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 claims description 2
- 238000006731 degradation reaction Methods 0.000 claims description 2
- 125000004432 carbon atom Chemical group C* 0.000 claims 4
- 238000011156 evaluation Methods 0.000 abstract description 7
- 238000011165 process development Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 52
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000002803 fossil fuel Substances 0.000 description 1
- 238000003331 infrared imaging Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004573 interface analysis Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000003208 petroleum Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
- H02S50/00—Monitoring or testing of PV systems, e.g. load balancing or fault identification
- H02S50/10—Testing of PV devices, e.g. of PV modules or single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种SOI晶圆质量检测方法及系统，检测方法包括如下步骤：提供SOI晶圆，SOI晶圆包括衬底层、埋氧层和半导体层；放置第一压力探针和第二压力探针；将第一压力探针接地，对第二压力探针施加恒定的第一电压，对衬底层施加变化的第二电压；根据不同第二电压及所对应的第一电流数据提取测试表面迁移率，并与理论表面迁移率进行比对，以评估SOI晶圆的质量。本发明针对SOI晶圆质量的快速评估需求，通过对测试结构进行电流电压测试，提取表面迁移率，与理论值进行比对，揭示了能够表征SOI晶圆质量的电学特性，实现了对SOI晶圆质量的无损评估，对于太阳能电池SOI晶圆的工艺开发具有重要意义。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种SOI晶圆质量检测方法及系统。
背景技术
随着石油等化石燃料资源日趋枯竭，利用环保可再生的太阳能已成为维持社会可持续发展的趋势。采用绝缘层上硅(Silicon-on-Insulator,SOI)晶圆制作的太阳能电池具有成本低、性能好的独特优势。在其制程中，在SOI晶圆的顶层硅中通过两层掺杂形成用于光电转换的PN结，从而构成太阳能电池器件。由于上述制程在进行掺杂时采用了离子注入和高温退火工艺，在制作太阳能电池器件时，需要知道激活杂质浓度，评估SOI键合界面质量，确保后续工艺后得到高质量的PN结，进而确保较高的太阳能电池器件性能。
目前，SOI晶圆质量检测包括针对表征键合界面空洞及其影响的评估分析，例如采用扫描电子显微镜法、透射电镜法或俄歇电子谱法等测试方法进行光学界面分析。
然而，上述界面质量表征技术都是具有破坏性的直接针对表面的分析方法，其都需要对测试样品进行破坏性的制样，从而直接对暴露出的键合界面进行表征。而其他非破坏性的分析方法，例如，键合成像，如红外成像法、超声波扫描法以及X射线成像法等，则具有成本较高且复杂耗时的缺点。更重要的是，这些方法无法直接揭示键合界面的电学特性。
因此，有必要提出一种新的SOI晶圆质量检测方法及系统，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SOI晶圆质量检测方法及系统，用于解决现有技术中无法高效地对SOI晶圆质量进行非破坏性检测并揭示其电学特性的问题。
为实现上述目的及其它相关目的，本发明提供了一种SOI晶圆质量检测方法，其特征在于，包括如下步骤：
提供SOI晶圆，所述SOI晶圆包括依次叠置的衬底层、埋氧层和半导体层；所述半导体层包括依次叠置的第一掺杂层和第二掺杂层；
在所述半导体层表面放置具有间隔距离的第一压力探针和第二压力探针；
将所述第一压力探针接地，对所述第二压力探针施加恒定的第一电压，对所述衬底层施加变化的第二电压，收集所述第二压力探针处不同第二电压所对应的第一电流数据；
根据不同的所述第二电压及其所对应的所述第一电流数据提取测试表面迁移率，并将所述测试表面迁移率与理论表面迁移率进行比对，以评估所述SOI晶圆的质量。
作为本发明的一种可选方案，所述第一电压的恒定范围包括0.1V至1V，所述第二电压的变化范围包括-50V至50V。
作为本发明的一种可选方案，所述第一压力探针和所述第二压力探针的间隔距离包括0.1μm至1.5μm。
作为本发明的一种可选方案，所述衬底层的厚度范围包括0.5μm至1.5μm，所述埋氧层的厚度范围包括100nm至200nm，所述第一掺杂层的厚度范围包括50nm至150nm，所述第二掺杂层的厚度范围包括50nm至150nm。
作为本发明的一种可选方案，所述第一压力探针和所述第二压力探针在放置于所述半导体层表面后，插入所述半导体层的深度范围包括10nm至200nm。
作为本发明的一种可选方案，所述第一掺杂层为N型掺杂层，所述第二掺杂层为P型掺杂层。
本发明还提供了一种SOI晶圆质量检测系统，其特征在于，包括：
电流电压测试模块，其用于对所述SOI晶圆进行电流电压测试；所述SOI晶圆包括依次叠置的衬底层、埋氧层和半导体层；所述半导体层包括依次叠置的第一掺杂层和第二掺杂层；在所述半导体层表面放置有具有间隔距离的第一压力探针和第二压力探针；所述第一压力探针接地，所述电流电压测试模块对所述第二压力探针施加恒定的第一电压，对所述衬底层施加变化的第二电压；
数据收集及判断模块，其收集所述第二压力探针处不同第二电压所对应的第一电流数据，根据不同的所述第二电压及其所对应的所述第一电流数据提取测试表面迁移率，并将所述测试表面迁移率与理论表面迁移率进行比对，以评估所述SOI晶圆的质量。
作为本发明的一种可选方案，所述第一压力探针和所述第二压力探针的间隔距离包括0.1μm至1.5μm。
作为本发明的一种可选方案，所述衬底层的厚度范围包括0.5μm至1.5μm，所述埋氧层的厚度范围包括100nm至200nm，所述第一掺杂层的厚度范围包括50nm至150nm，所述第二掺杂层的厚度范围包括50nm至150nm。
作为本发明的一种可选方案，所述第一压力探针和所述第二压力探针在放置于所述半导体层表面后，插入所述半导体层的深度范围包括10nm至200nm。
作为本发明的一种可选方案，所述第一掺杂层为N型掺杂层，所述第二掺杂层为P型掺杂层。
如上所述，本发明提供一种SOI晶圆质量检测方法及系统，具有以下有益效果：
本发明针对SOI晶圆质量的快速评估需求，通过对测试结构进行电流电压测试，提取表面迁移率，与理论值进行比对，揭示了能够表征SOI晶圆质量的电学特性，实现了对SOI晶圆质量的无损评估，对于太阳能电池SOI晶圆的工艺开发具有重要意义。
附图说明
图1为本发明实施例一中SOI晶圆质量检测方法的流程图。
图2为本发明实施例一中SOI晶圆质量检测方法的测试结构示意图。
图3为本发明实施例一中测试结构所得电流电压测试曲线。
图4为本发明实施例一中测试结构所得跨导电压测试曲线。
图5为本发明实施例一中Y-function变量与VG的变化关系曲线图。
图6为本发明实施例一中SOI晶圆质量检测系统的示意图。
元件标号说明
101-衬底层；102-埋氧层；103-半导体层；103a-第一掺杂层；103b-第二掺杂层；104-第一压力探针；105-第二压力探针；106-金属板；107-电流电压测试模块；108-数据收集及判断模块；S1～S4-步骤1)～4)。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图5，本实施例提供了一种SOI晶圆质量检测方法，其特征在于，包括如下步骤：
1)提供SOI晶圆，所述SOI晶圆包括依次叠置的衬底层101、埋氧层102和半导体层103；所述半导体层103包括依次叠置的第一掺杂层103a和第二掺杂层103b；
2)在所述半导体层103表面放置具有间隔距离的第一压力探针104和第二压力探针105；
3)将所述第一压力探针104接地，对所述第二压力探针105施加恒定的第一电压，对所述衬底层101施加变化的第二电压，收集所述第二压力探针105处不同第二电压所对应的第一电流数据；
4)根据不同的所述第二电压及其所对应的所述第一电流数据提取测试表面迁移率，并将所述测试表面迁移率与理论表面迁移率进行比对，以评估所述SOI晶圆的质量。
在步骤1)中，请参阅图1的S1步骤及图2，提供SOI晶圆，所述SOI晶圆包括依次叠置的衬底层101、埋氧层102和半导体层103；所述半导体层103包括依次叠置的第一掺杂层103a和第二掺杂层103b。可选地，所述衬底层101为硅衬底，所述埋氧层102为二氧化硅层，所述半导体层103为单晶硅层。
作为示例，所述第一掺杂层103a为N型掺杂层，所述第二掺杂层103b为P型掺杂层。可选地，所述第一掺杂层103a的掺杂元素为砷，所述第二掺杂层103b的掺杂元素为硼。上述掺杂层通过在单晶硅层中进行离子注入或炉管扩散形成。
作为示例，如图2所示，所述衬底层101的厚度范围包括0.5μm至1.5μm，所述埋氧层102的厚度范围包括100nm至200nm，所述第一掺杂层103a的厚度范围包括50nm至150nm，所述第二掺杂层103b的厚度范围包括50nm至150nm。在本实施例中，所述衬底层101的厚度为1.0μm，所述埋氧层102的厚度为145nm，所述第一掺杂层103a的厚度为100nm，所述第二掺杂层103b的厚度为100nm。
在步骤2)中，请参阅图1的S2步骤及图2，在所述半导体层103表面放置具有间隔距离的第一压力探针104和第二压力探针105。
作为示例，如图2所示，所述第一压力探针104和所述第二压力探针105的间隔距离包括0.1μm至1.5μm。在本实施例中，所述第一压力探针104和所述第二压力探针105的间隔距离D1为0.8um。
作为示例，如图2所示，所述第一压力探针104和所述第二压力探针105在放置于所述半导体层103表面后，插入所述半导体层103的深度范围包括10nm至200nm。可选地，所述第一压力探针104和所述第二压力探针105插入所述半导体层103的深度为30nm或170nm。通过在所述半导体层103表面插入所述第一压力探针104和所述第二压力探针105，并在所述衬底层101一侧设置施加第二电压VG的金属板，形成本发明检查SOI晶圆质量的电流电压测试结构。
在步骤3)中，请参阅图1的S3步骤及图2和图3，将所述第一压力探针104接地，对所述第二压力探针105施加恒定的第一电压VD，对所述衬底层101施加变化的第二电压VG，收集所述第二压力探针105处不同第二电压VG所对应的第一电流ID数据。
作为示例，所述第一电压VD的恒定范围包括0.1V至1V，所述第二电压VG的变化范围包括-50V至50V。在本实施例中，将所述第一电压VD设为0.2V，所述第二电压VG的变化范围设为-20V至20V。
如图3所示，曲线A1代表的是插入所述半导体层103的深度为170nm时得到的电流电压测试曲线，曲线A2代表的是插入所述半导体层103的深度为30nm时得到的电流电压测试曲线。在图3中，横坐标代表了第二电压VG，纵坐标代表了第一电流ID，即漏电流。
在步骤4)中，请参阅图1的S4步骤及图2至图5，根据不同的所述第二电压及其所对应的所述第一电流数据提取测试表面迁移率，并将所述测试表面迁移率与理论表面迁移率进行比对，以评估所述SOI晶圆的质量。
如图4所示，是探针插入深度为30nm时所对应的跨导电压测试曲线。其中，横坐标代表了第二电压VG，纵坐标代表了跨导gm。从图4中可以看出，根据所述第二电压VG的变化范围，可以划分为a1、a2、a3、i1和i2共五个区间。当所述第二电压VG为0V时，测试器件结构中的P型层完全耗尽。在所述第二电压VG从0V逐步降低至-20V的过程中，在a1区间，在积累层形成前，漏端电压随着N型层中耗尽层宽度变化而变化；在a2区间，耗尽层形成，N型层中的垂直电场降低；在a3区间，为强积累状态，N型层中耗尽层宽度随垂直电场增加而增加，因而漏电流也增加，当垂直电场完全被积累层屏蔽时，漏电流为常数。而在所述第二电压VG从0V逐步升高至20V的过程中，在i1区间，反型层还没有形成，漏电流随耗尽层宽度变化而变化；在i2区间，为强反型状态，反型层出现，P型层变得像N型层，因此漏电流包含N型层中的体电流和P型层中的反型层电流。
本实施例中针对a3区间的强积累状态以及i2区间的强反型状态进行分析建模。
对于a3区间的强积累状态，漏电流ID等于体电流Ivol，因此电流可以表示为：
ID＝Ivol＝qfGμn,volND(Tn,si-WDn)VD (1-1)
上式中，q为电子电荷，fG为几何因子，μn,vol为体迁移率，ND为掺杂浓度，Tn,si为N型层厚度，VD为漏端电压，WDn为N形耗尽层宽度。
N形耗尽层宽度WDn可以表示为：
上式中，εsi为硅介电常数，ψbi为PN结内建电势，Vsur为表面施加的电压(忽略寄生电阻，其等于金属板电压VG)，NA为N型层掺杂浓度，ND为P型层掺杂浓度。
从式(1-1)的斜率可以提取载流子体迁移率。对于i2区间的强反型状态，其体电流可以近似为常数，因此漏端电流为体电流和反型层电流之和：
ID＝Ivol+Iacc
上式中，ID为漏端电流，Ivol为体电流，Iacc为反型层电流。
反型层电流Iacc可以表示为：
上式中，μp,s为表面迁移率，COX为埋氧层单位电容，VFB为平带电压，θacc为迁移率退化因子。
体电流Ivol可以表示为：
Ivol＝qfGμn,volND(Tn,si-WDn,min)VD
上式中，WDn,min为N形层最小耗尽层宽度。
结合上述a3区间的强积累状态以及i2区间的强反型状态的相关方程，可以表征SOI晶圆的质量。通过提取表面迁移率，基于表面迁移率评估杂质激活浓度以及界面损伤情况。具体地，本实施例中，对于表面迁移率的提取基于Y-function方法，其中，Y-function变量可以由测试器件结构的漏端电流ID和跨导G得到，其与表面迁移率的关系一般可表示为：
上式中，W为沟道宽度，L为沟道长度。由上式还可以进一步看出，Y-function变量与VG呈线性关系，且线性关系的常数项包含表面迁移率μn。如图5所示，是本实施例中Y-function变量与VG的变化关系曲线图。其中，曲线B1是由本实施例电流电压测试过程中不同VG对应Y-function变量的各测试点的分布位置，曲线B2是各测试点所对应的拟合曲线。从图5中的数据可以推算出表面迁移率μn＝827cm2/(V·S)，这与理论值能够很好地吻合，这表明本实施例的SOI晶圆的表面迁移率贴合理论值，其界面损伤少，晶圆质量较好。而在本发明的其他实施案例中，如发现表面迁移率测试值与理论值出现较大偏移，则表明表面迁移率所表征的界面损伤较多，SOI晶圆质量较差。
本实施例中提供的SOI晶圆质量检测方法是一种非破坏性的无损表征，能够迅速而低成本地表征低温键合SOI晶圆界面的质量，且还揭示了键合界面的电学特性，是一种快速易行的SOI晶圆质量表征技术。
实施例二
如图6所示，本实施例提供了一种SOI晶圆质量检测系统，其特征在于，包括：
电流电压测试模块107，其用于对所述SOI晶圆进行电流电压测试；所述SOI晶圆包括依次叠置的衬底层101、埋氧层102和半导体层103；所述半导体层103包括依次叠置的第一掺杂层103a和第二掺杂层103b；在所述半导体层103表面放置有具有间隔距离的第一压力探针104和第二压力探针105；所述第一压力探针104接地，所述电流电压测试模块107对所述第二压力探针105施加恒定的第一电压，对所述衬底层101施加变化的第二电压；
数据收集及判断模块108，其收集所述第二压力探针105处不同第二电压所对应的第一电流数据，根据不同的所述第二电压及其所对应的所述第一电流数据提取测试表面迁移率，并将所述测试表面迁移率与理论表面迁移率进行比对，以评估所述SOI晶圆的质量。
作为示例，如图6所示，所述衬底层101的厚度范围包括0.5μm至1.5μm，所述埋氧层102的厚度范围包括100nm至200nm，所述第一掺杂层103a的厚度范围包括50nm至150nm，所述第二掺杂层103b的厚度范围包括50nm至150nm。在本实施例中，所述衬底层101的厚度为1.0μm，所述埋氧层102的厚度为145nm，所述第一掺杂层103a的厚度为100nm，所述第二掺杂层103b的厚度为100nm。
作为示例，如图6所示，所述电流电压测试模块107分别连接至所述第一压力探针104、所述第二压力探针105和金属板106。所述第一压力探针104和所述第二压力探针105在放置于所述半导体层103表面后，插入所述半导体层103的深度范围包括10nm至200nm。所述金属板106接触所述衬底层101并形成欧姆接触。所述电流电压测试模块107，使所述第一压力探针104接地，对所述第二压力探针105施加恒定的第一电压，通过所述金属板106对所述衬底层106施加变化的第二电压。可选地，所述第一电压可设为0.2V，所述第二电压的变化范围可设为-20V至20V。
作为示例，如图6所示，所述数据收集及判断模块108连接所述电流电压测试模块107，从所述电流电压测试模块107收集所述第二压力探针105处不同第二电压所对应的第一电流数据，根据不同的所述第二电压及其所对应的所述第一电流数据提取测试表面迁移率，并将所述测试表面迁移率与理论表面迁移率进行比对，以评估所述SOI晶圆的质量。其基于电流电压测试数据提取表面迁移率并判断SOI晶圆质量的具体过程可以参考实施例一所述的方案。
综上所述，本发明提供了一种SOI晶圆质量检测方法及系统，检测方法包括如下步骤：提供SOI晶圆，所述SOI晶圆包括依次叠置的衬底层、埋氧层和半导体层；所述半导体层包括依次叠置的第一掺杂层和第二掺杂层；在所述半导体层表面放置具有间隔距离的第一压力探针和第二压力探针；将所述第一压力探针接地，对所述第二压力探针施加恒定的第一电压，对所述衬底层施加变化的第二电压，收集所述第二压力探针处不同第二电压所对应的第一电流数据；根据不同的所述第二电压及其所对应的所述第一电流数据提取测试表面迁移率，并将所述测试表面迁移率与理论表面迁移率进行比对，以评估所述SOI晶圆的质量。本发明针对SOI晶圆质量的快速评估需求，通过对测试结构进行电流电压测试，提取表面迁移率，与理论值进行比对，揭示了能够表征SOI晶圆质量的电学特性，实现了对SOI晶圆质量的无损评估，对于太阳能电池SOI晶圆的工艺开发具有重要意义。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种SOI晶圆质量检测方法，其特征在于，包括如下步骤：
提供SOI晶圆，所述SOI晶圆包括依次叠置的衬底层、埋氧层和半导体层；所述半导体层包括依次叠置的第一掺杂层和第二掺杂层；
在所述半导体层表面放置具有间隔距离的第一压力探针和第二压力探针；
将所述第一压力探针接地，对所述第二压力探针施加恒定的第一电压，对所述衬底层施加变化的第二电压，收集所述第二压力探针处不同第二电压所对应的第一电流数据；
根据不同的所述第二电压及其所对应的所述第一电流数据提取测试表面迁移率，并将所述测试表面迁移率与理论表面迁移率进行比对，以评估所述SOI晶圆的质量，该过程包括：
根据所述第二电压VG的变化范围，将其划分为a1、a2、a3、i1和i2共五个区间，当所述第二电压VG为0V时，测试器件结构中的P型层完全耗尽；在所述第二电压VG从0V逐步降低至-20V的过程中，在a1区间，在积累层形成前，漏端电压随着N型层中耗尽层宽度变化而变化；在a2区间，耗尽层形成，N型层中的垂直电场降低；在a3区间，为强积累状态，N型层中耗尽层宽度随垂直电场增加而增加，因而漏电流也增加，当垂直电场完全被积累层屏蔽时，漏电流为常数；而在所述第二电压VG从0V逐步升高至20V的过程中，在i1区间，反型层还没有形成，漏电流随耗尽层宽度变化而变化；在i2区间，为强反型状态，反型层出现，P型层变成类N型层，因此漏电流包含N型层中的体电流和P型层中的反型层电流；针对a3区间的强积累状态以及i2区间的强反型状态进行分析建模，具体包括，
对于a3区间的强积累状态，漏电流ID等于体电流Ivol，因此电流表示为：
上式中，
为电子电荷，
为几何因子，
为体迁移率，
为掺杂浓度，
为N型层厚度，
为漏端电压，
为N形耗尽层宽度；
N形耗尽层宽度
表示为：
上式中，
为硅介电常数，
为PN结内建电势，
为表面施加的电压，
为N型层掺杂浓度，
为P型层掺杂浓度；
从式（1-1）的斜率提取载流子体迁移率；对于i2区间的强反型状态，其体电流近似为常数，因此漏端电流为体电流和反型层电流之和：
上式中，ID为漏端电流，Ivol为体电流，Iacc为反型层电流；
反型层电流Iacc表示为：
上式中，
为表面迁移率，
为埋氧层单位电容，
为平带电压，
为迁移率退化因子；
体电流Ivol表示为：
上式中，
为N形层最小耗尽层宽度；
结合上述a3区间的强积累状态以及i2区间的强反型状态的相关方程，表征SOI晶圆的质量。
2.根据权利要求1所述的SOI晶圆质量检测方法，其特征在于，所述第一电压的恒定范围包括0.1V至1V，所述第二电压的变化范围包括-50V至50V。
3.根据权利要求1所述的SOI晶圆质量检测方法，其特征在于，所述第一压力探针和所述第二压力探针的间隔距离包括0.1µm至1.5µm。
4.根据权利要求1所述的SOI晶圆质量检测方法，其特征在于，所述衬底层的厚度范围包括0.5µm至1.5µm，所述埋氧层的厚度范围包括100nm至200nm，所述第一掺杂层的厚度范围包括50nm至150nm，所述第二掺杂层的厚度范围包括50nm至150nm。
5.根据权利要求4所述的SOI晶圆质量检测方法，其特征在于，所述第一压力探针和所述第二压力探针在放置于所述半导体层表面后，插入所述半导体层的深度范围包括10nm至200nm。
6.根据权利要求1所述的SOI晶圆质量检测方法，其特征在于，所述第一掺杂层为N型掺杂层，所述第二掺杂层为P型掺杂层。
7.一种用于执行如权利要求1-6任一项所述的SOI晶圆质量检测方法的SOI晶圆质量检测系统，其特征在于，包括：
电流电压测试模块，其用于对所述SOI晶圆进行电流电压测试；所述SOI晶圆包括依次叠置的衬底层、埋氧层和半导体层；所述半导体层包括依次叠置的第一掺杂层和第二掺杂层；在所述半导体层表面放置有具有间隔距离的第一压力探针和第二压力探针；所述第一压力探针接地，所述电流电压测试模块对所述第二压力探针施加恒定的第一电压，对所述衬底层施加变化的第二电压；
数据收集及判断模块，其收集所述第二压力探针处不同第二电压所对应的第一电流数据，根据不同的所述第二电压及其所对应的所述第一电流数据提取测试表面迁移率，并将所述测试表面迁移率与理论表面迁移率进行比对，以评估所述SOI晶圆的质量。
8.根据权利要求7所述的SOI晶圆质量检测系统，其特征在于，所述第一电压的恒定范围包括0.1V至1V，所述第二电压的变化范围包括-50V至50V。
9.根据权利要求7所述的SOI晶圆质量检测系统，其特征在于，所述第一压力探针和所述第二压力探针的间隔距离包括0.1µm至1.5µm。
10.根据权利要求7所述的SOI晶圆质量检测系统，其特征在于，所述衬底层的厚度范围包括0.5µm至1.5µm，所述埋氧层的厚度范围包括100nm至200nm，所述第一掺杂层的厚度范围包括50nm至150nm，所述第二掺杂层的厚度范围包括50nm至150nm。
11.根据权利要求10所述的SOI晶圆质量检测系统，其特征在于，所述第一压力探针和所述第二压力探针在放置于所述半导体层表面后，插入所述半导体层的深度范围包括10nm至200nm。
12.根据权利要求7所述的SOI晶圆质量检测系统，其特征在于，所述第一掺杂层为N型掺杂层，所述第二掺杂层为P型掺杂层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110157013.XA CN112994615B (zh) | 2021-02-04 | 2021-02-04 | Soi晶圆质量检测方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110157013.XA CN112994615B (zh) | 2021-02-04 | 2021-02-04 | Soi晶圆质量检测方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112994615A CN112994615A (zh) | 2021-06-18 |
| CN112994615B true CN112994615B (zh) | 2022-07-05 |
Family
ID=76347206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110157013.XA Active CN112994615B (zh) | 2021-02-04 | 2021-02-04 | Soi晶圆质量检测方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112994615B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5350944A (en) * | 1989-01-03 | 1994-09-27 | Massachusetts Institute Of Technology | Insulator films on diamonds |
| CN1687800A (zh) * | 2005-04-15 | 2005-10-26 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上硅的电学参数的表征方法 |
| JP2007220946A (ja) * | 2006-02-17 | 2007-08-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの評価方法 |
| US20080054920A1 (en) * | 2004-06-25 | 2008-03-06 | Shin-Etsu Handotai Co., Ltd. | Method For Evaluating Soi Wafer |
| CN112151403A (zh) * | 2020-11-10 | 2020-12-29 | 微龛(广州)半导体有限公司 | 基于无结型晶体管的表征方法 |
-
2021
- 2021-02-04 CN CN202110157013.XA patent/CN112994615B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5350944A (en) * | 1989-01-03 | 1994-09-27 | Massachusetts Institute Of Technology | Insulator films on diamonds |
| US20080054920A1 (en) * | 2004-06-25 | 2008-03-06 | Shin-Etsu Handotai Co., Ltd. | Method For Evaluating Soi Wafer |
| CN1687800A (zh) * | 2005-04-15 | 2005-10-26 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上硅的电学参数的表征方法 |
| JP2007220946A (ja) * | 2006-02-17 | 2007-08-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの評価方法 |
| CN112151403A (zh) * | 2020-11-10 | 2020-12-29 | 微龛(广州)半导体有限公司 | 基于无结型晶体管的表征方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112994615A (zh) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bullock et al. | Amorphous silicon passivated contacts for diffused junction silicon solar cells | |
| Kale et al. | Effect of Crystallographic Orientation and Nanoscale Surface Morphology on Poly-Si/SiO x Contacts for Silicon Solar Cells | |
| CN1947250B (zh) | 半导体器件和制造这种器件的方法 | |
| CN101529592B (zh) | 半导体晶片的评价方法 | |
| Wu et al. | Ultra-low specific contact resistivity (1.4× 10− 9 Ω· cm2) for metal contacts on in-situ Ga-doped Ge0. 95Sn0. 05 film | |
| Fırat et al. | Local enhancement of dopant diffusion from polycrystalline silicon passivating contacts | |
| US8004290B1 (en) | Method and apparatus for determining dielectric layer properties | |
| CN112994615B (zh) | Soi晶圆质量检测方法及系统 | |
| CN112151403A (zh) | 基于无结型晶体管的表征方法 | |
| US20050083075A1 (en) | Method for measuring capacitance-voltage curves for transistors | |
| US10347599B2 (en) | Terahertz detector comprised of p-n junction diode | |
| Jiang et al. | Scanning capacitance spectroscopy on n+-p asymmetrical junctions in multicrystalline Si solar cells | |
| Ishikawa et al. | Capacitance-voltage study of silicon-on-insulator structure with an ultrathin buried SiO2 layer fabricated by wafer bonding | |
| US20230025429A1 (en) | Method for manufacturing a semiconductor-on-insulator structure for radiofrequency applications | |
| CN206524309U (zh) | 半导体测试结构 | |
| US4859938A (en) | Novel technique to detect oxydonor generation in IC fabrication | |
| EP2757579B1 (en) | Method for characterisation of shallow junctions for use in semiconductor devices | |
| CN111856164B (zh) | 提取电子器件氧化层中正电荷的方法 | |
| FR3066826B1 (fr) | Procede de caracterisation electrique de transistor mos sur soi | |
| CN111785656B (zh) | 电子器件氧化层中固定负电荷陷阱的检测方法 | |
| Faifer et al. | Influence of halo implant on leakage current and sheet resistance of ultrashallow p‐n junctions | |
| CN111856236B (zh) | 提取电子器件氧化层中负电荷的方法 | |
| Saad | Manufacturing and electrical characterization of MOS devices of ultrathin silicon dioxide layer | |
| Wang et al. | Probing the dopant profile in nanoscale devices by low temperature electrostatic force microscopy | |
| CN111751698B (zh) | 电子器件氧化层中固定正电荷陷阱的检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |