CN111856236B - 提取电子器件氧化层中负电荷的方法 - Google Patents

提取电子器件氧化层中负电荷的方法 Download PDF

Info

Publication number
CN111856236B
CN111856236B CN202010735198.3A CN202010735198A CN111856236B CN 111856236 B CN111856236 B CN 111856236B CN 202010735198 A CN202010735198 A CN 202010735198A CN 111856236 B CN111856236 B CN 111856236B
Authority
CN
China
Prior art keywords
oxide layer
substrate
region
well region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010735198.3A
Other languages
English (en)
Other versions
CN111856236A (zh
Inventor
李兴冀
杨剑群
吕钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202010735198.3A priority Critical patent/CN111856236B/zh
Publication of CN111856236A publication Critical patent/CN111856236A/zh
Application granted granted Critical
Publication of CN111856236B publication Critical patent/CN111856236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种提取电子器件氧化层中负电荷的方法，包括以下步骤：S100、选择N型半导体材料制备成衬底；S200、在衬底上制备P型外延层；S300、在外延层上形成N+源区、N+漏区和P+阱区；S400、在外延层上生长氧化层；S500、对氧化层进行刻蚀，漏出阱区和衬底，在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极；S600、将源极和漏极接地，栅氧电场保持正偏置，阱区负偏置，衬底负偏置，检测栅极处的空穴电流；S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。本发明基于MOS场效应管制备工艺，在N型半导体材料衬底上形成负电荷测试结构，并通过调置不同电极之间的电压，快速检测负电荷状态，达到高效高灵敏度检测氧化层中负电荷的目的。

Description

提取电子器件氧化层中负电荷的方法
技术领域
本发明涉及电子器件检测技术领域，具体而言，涉及一种提取电子器件氧化层中负电荷的方法。
背景技术
半导体电子器件技术的成功，很大程度上依赖于其氧化层优良的绝缘性能，及氧化层与半导体材料出色的界面性能。正因如此，氧化层与半导体材料界面处生成陷阱可能对电子器件产生许多不利影响，例如器件参数偏移、栅极漏电流增加及氧化层击穿等。已识别出氧化层及其与半导体材料的界面具有三种类型的陷阱：界面态、电子陷阱和空穴陷阱，这些陷阱会俘获电荷，从而影响电子器件的性能。氧化物层中的俘获电荷会有不同的分布状态，可以带正电或负电，不同的电荷特征都会影响电子器件的性能演化。
电子器件中氧化层俘获负电荷直接影响电子器件的质量与可靠性，但现有技术对于负电荷陷阱技术研究较少，因此如何提取电子器件氧化层中的负电荷状态是目前亟待解决的问题。
发明内容
本发明解决的问题是如何提取电子器件氧化层中的负电荷状态。
为解决上述问题，本发明提供一种提取电子器件氧化层中负电荷的方法，包括以下步骤：
S100、选择N型半导体材料制备成衬底；
S200、在所述衬底上制备P型外延层；
S300、在所述外延层上形成N+源区、N+漏区和P+阱区；
S400、在所述外延层上生长氧化层；
S500、对所述氧化层进行刻蚀，漏出所述阱区和衬底，在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极；
S600、将所述源极和漏极接地，栅氧电场保持正偏置，阱区负偏置，衬底负偏置，检测栅极处的空穴电流；
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
可选地，所述步骤S600中，栅氧电场保持正偏置，强度为+0.1MV/cm至+8MV/cm。
可选地，所述步骤S600中，阱区负偏置，电压为-1V至-10V，衬底负偏置，电压为-1.2V至-11V，保持阱区与衬底的偏置电压差大于等于0.2V。
可选地，所述步骤S100中，所述半导体材料的掺杂浓度大于1e18 cm-3。
可选地，所述步骤S200中，所述外延层的掺杂浓度小于1e18 cm-3。
可选地，所述步骤S300中，所述N+源区、N+漏区和P+阱区的掺杂浓度相等，且所述N+源区、N+漏区和P+阱区的掺杂浓度为所述外延层掺杂浓度的10倍以上。
可选地，所述步骤S100中，所述衬底的厚度为1μm至100μm。
可选地，所述步骤S200中，所述外延层的厚度为5μm至50μm。
可选地，所述步骤S300中，所述N+源区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述N+漏区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述P+阱区与所述N+漏区之间的距离为1μm至100μm。
可选地，所述步骤S400中，所述氧化物层的厚度为2nm至1000nm。
相对于现有技术，本发明基于MOS场效应管制备工艺，在N型半导体材料衬底上形成负电荷测试结构，并通过调置不同电极之间的电压，快速检测负电荷状态，达到高效高灵敏度检测氧化层中负电荷的目的。
附图说明
图1为本发明实施例中提取电子器件氧化层中负电荷的方法流程图；
图2为本发明实施例中电子器件氧化层中负电荷测试结构的制备原理图；
图3为本发明实施例中电子器件氧化层中负电荷测试结构的结构示意图；
图4为本发明实施例一中检测到的注入电流与电子浓度的关系；
图5为本发明实施例二中检测到的注入电流与电子浓度的关系。
附图标记说明：
1-衬底，2-外延层，3-氧化层，4-N+源区，5-N+漏区，6-P+阱区
t1-衬底的厚度，t2-外延层的厚度。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。需要说明的是，以下各实施例仅用于说明本发明的实施方法和典型参数，而不用于限定本发明所述的参数范围，由此引申出的合理变化，仍处于本发明权利要求的保护范围内。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
电子器件的氧化层中存在负电荷，会直接影响电子器件的质量与可靠性，但现有研究对此方面的研究较少，如何快速、高效、准确检测电子器件中氧化物层中的俘获负电荷缺陷状态是目前亟待关键问题。本发明的实施例公开一种提取电子器件氧化层中负电荷的方法，其应用对象包括电子器件中各种介电材料，如二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆、磷硅玻璃、砷硅玻璃等。该方法基于MOS场效应管制备工艺，增加特殊测试结构单元，形成氧化层俘获负电荷的快速鉴定与检测方式。
结合图1至图3所示，提取电子器件氧化层中负电荷的方法，包括以下步骤：
S100、选择高掺杂浓度N型半导体材料制备成衬底1，衬底的厚度t1为1μm至100μm，便于后续进行检测试验。半导体材料的掺杂浓度大于1e18 cm-3或者阻率为0.00001至10Ω·cm，限定电阻率为或掺杂浓度有利于在衬底1上制备外延层2。
S200、在衬底1上制备P型外延层2，外延层的厚度t2为5μm至50μm。衬底的厚度t1是外延层的厚度t2的0.2至20倍。外延层2的掺杂浓度小于1e18cm-3或者电阻率为1Ω·cm至10000Ω·cm。
S300、在外延层2上形成N+源区4、N+漏区5和P+阱区6，形成方式可以是离子注入、扩散等。N+源区4和N+漏区5的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，沟道宽度是沟道长度的2倍以上，P+阱区6与N+漏区5之间的距离为1μm至100μm，限定N+源区4、N+漏区5和P+阱区6尺寸，可以保证测试的灵敏度。N+源区4、N+漏区5和P+阱区6的掺杂浓度相等，且为外延层2掺杂浓度的10倍以上，有利于制备电极。
S400、在外延层2上生长氧化层3，氧化层3厚度需控制在2nm至1000nm之间。氧化层3生长方式与电子器件中氧化层3状态一致，其状态包括氧化层3厚度、氧化层3生长方式、氧化层3生长气氛、氧化层3生长环境等。其中，生长方式主要涉及干氧、湿氧、干/湿氧混合等。
S500、对氧化层3进行刻蚀，刻蚀方式可以是干法刻蚀、等离子体刻蚀、湿法刻蚀，漏出阱区和衬底1。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式可以是物理气相淀积、化学气相淀积、金金属化、铝金属化、铜金属化等。
S600、将源极和漏极接地；栅氧电场保持正偏置，强度为+0.1MV/cm至+8MV/cm；阱区负偏置，电压为-1V至-10V，衬底1负偏置，电压为-1.2V至-11V，保持阱区与衬底1的偏置电压差大于等于0.2V，使氧化层产生明显的负电荷信号；检测栅极处的空穴电流，空穴电流不超过1e15/cm2，避免空穴电流过大使氧化层产生新的缺陷。
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。平带电压可以通过扫描电压线性的电容电流测量法进行检测。
本发明的实施例提供一种电子器件氧化层中负电荷缺陷高效高灵敏检测技术，基于MOS场效应管制备工艺，在N型半导体材料衬底上形成负电荷测试结构，并通过调置不同电极之间的电压，快速检测负电荷状态，达到高效高灵敏度检测氧化层中负电荷的目的。该实施方式步骤简单，易于操作，所提出的技术途径能够大幅度降低提取电子器件氧化层中负电荷试验的费用，对材料和器件可靠性、生产制造、空间与核辐射环境效应地面模拟试验和研究具有重大的意义。
实施例一
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为10μm，掺杂浓度为1e19 cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为20μm，掺杂浓度为1e17cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为10μm，沟道宽度为200μm，P+阱区与N+漏区之间的距离为10μm；N+源区、N+漏区和P+阱区的掺杂浓度为5e18 cm-3。
S400、在外延层上生长氧化层，氧化层厚度为50nm。
S500、对氧化层进行刻蚀，刻蚀方式是干法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是物理气相淀积。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+1MV/cm，阱区负偏置，电压为-8.8V，衬底负偏置，电压为-9.8V，检测栅极处的空穴电流；调整栅氧电场，将源极和漏极接地，栅氧电场保持正偏置，强度为+5MV/cm，阱区负偏置，电压为-8.8V，衬底负偏置，电压为-9.8V，检测栅极处的空穴电流。
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。检测结果如图4所示，图中横坐标为注入电流，纵坐标为检测到的电子浓度，曲线表征不同电场下氧化层俘获负电荷状态。
实施例二
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为100μm，掺杂浓度为1e21cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为50μm，掺杂浓度为1e15cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是扩散。N+源区和N+漏区的沟道长度为100μm，沟道宽度为1000μm，P+阱区与N+漏区之间的距离为100μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e17m-3。
S400、在外延层上生长氧化层，氧化层厚度为1000nm。
S500、对氧化层进行刻蚀，刻蚀方式是等离子体刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是化学气相淀积。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+5MV/cm，阱区负偏置，电压为-8.8V，衬底负偏置，电压为-9.8V，检测栅极处的空穴电流；在完成基础上，再次源极和漏极接地，栅氧电场保持正偏置，强度为+5MV/cm，阱区负偏置，电压为-8.8V，衬底负偏置，电压为-9.8V，检测栅极处的空穴电流。
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。检测结果如图5所示，图中横坐标为注入电流，纵坐标为检测到的电子浓度，两条测试曲线位于上方的一条表征经过电压应力的后测得的氧化层俘获负电荷状态，位于下方的一条表征经过电压应力的后测得的氧化层俘获负电荷状态，每一条曲线都有两段组成，表征不同的电场强度下氧化层俘获负电荷状态。
实施例三
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为1μm，掺杂浓度为5e18cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为5μm，掺杂浓度为1e16cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为1μm，沟道宽度为10μm，P+阱区与N+漏区之间的距离为1μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e18m-3。
S400、在外延层上生长氧化层，氧化层厚度为2nm。
S500、对氧化层进行刻蚀，刻蚀方式是湿法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是金金属化。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+0.1MV/cm，阱区负偏置，电压为-1V，衬底负偏置，电压为-1.2V，检测栅极处的空穴电流。
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
实施例四
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为50μm，掺杂浓度为1e20cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为20μm，掺杂浓度为1e17cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为50μm，沟道宽度为500μm，P+阱区与N+漏区之间的距离为50μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e19m-3。
S400、在外延层上生长氧化层，氧化层厚度为100nm。
S500、对氧化层进行刻蚀，刻蚀方式是湿法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是铝金属化。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+8MV/cm，阱区负偏置，电压为-10V，衬底负偏置，电压为-11V，检测栅极处的空穴电流。
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
实施例五
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为60μm，掺杂浓度为1e21cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为30μm，掺杂浓度为1e14cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为1μm，沟道宽度为10μm，P+阱区与N+漏区之间的距离为1μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e18m-3。
S400、在外延层上生长氧化层，氧化层厚度为60nm。
S500、对氧化层进行刻蚀，刻蚀方式是等离子体刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是铜金属化。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+4MV/cm，阱区负偏置，电压为-5V，衬底负偏置，电压为-7V，检测栅极处的空穴电流。
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
实施例六
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为30μm，掺杂浓度为1e22cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为30μm，掺杂浓度为1e15cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是扩散。N+源区和N+漏区的沟道长度为30μm，沟道宽度为200μm，P+阱区与N+漏区之间的距离为50μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e17m-3。
S400、在外延层上生长氧化层，氧化层厚度为100nm。
S500、对氧化层进行刻蚀，刻蚀方式是干法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是物理气相淀积。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+6.6MV/cm，阱区负偏置，电压为-8V，衬底负偏置，电压为-9.5V，检测栅极处的空穴电流。
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
实施例七
S100、选择高掺杂浓度N型半导体材料制备成衬底，衬底的厚度t1为10μm，掺杂浓度为1e19cm-3。
S200、在衬底上制备P型外延层，外延层的厚度t2为30μm，掺杂浓度为1e17cm-3。
S300、在外延层上形成N+源区、N+漏区和P+阱区，形成方式是离子注入。N+源区和N+漏区的沟道长度为20μm，沟道宽度为250μm，P+阱区与N+漏区之间的距离为20μm；N+源区、N+漏区和P+阱区的掺杂浓度为1e19m-3。
S400、在外延层上生长氧化层，氧化层厚度为150nm。
S500、对氧化层进行刻蚀，刻蚀方式是干法刻蚀，漏出阱区和衬底。在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极，电极制备方式是化学气相淀积。
S600、将源极和漏极接地，栅氧电场保持正偏置，强度为+7MV/cm，阱区负偏置，电压为-9V，衬底负偏置，电压为-10V，检测栅极处的空穴电流。
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
虽然本公开披露如上，但本公开的保护范围并非仅限于此。本领域技术人员在不脱离本公开的精神和范围的前提下，可进行各种变更与修改，这些变更与修改均将落入本发明的保护范围。

Claims (10)

1.一种提取电子器件氧化层中负电荷的方法，其特征在于，包括以下步骤：
S100、选择N型半导体材料制备成衬底；
S200、在所述衬底上制备P型外延层；
S300、在所述外延层上形成N+源区、N+漏区和P+阱区；
S400、在所述外延层上生长氧化层；
S500、对所述氧化层进行刻蚀，漏出所述阱区和衬底，在未刻蚀部分制备电极，形成N+源极、N+漏极和栅极；
S600、将所述源极和漏极接地，栅氧电场保持正偏置，阱区负偏置，衬底负偏置，检测栅极处的空穴电流；
S700、在偏置过程中，检测平带电压变化，提取氧化物层俘获负电荷的状态。
2.根据权利要求1所述的提取电子器件氧化层中负电荷的方法，其特征在于，所述步骤S600中，栅氧电场保持正偏置，强度为+0.1MV/cm至+8MV/cm。
3.根据权利要求2所述的提取电子器件氧化层中负电荷的方法，其特征在于，所述步骤S600中，阱区负偏置，电压为-1V至-10V，衬底负偏置，电压为-1.2V至-11V，保持阱区与衬底的偏置电压差大于等于0.2V。
4.根据权利要求1所述的提取电子器件氧化层中负电荷的方法，其特征在于，所述步骤S100中，所述半导体材料的掺杂浓度大于1e18cm-3。
5.根据权利要求4所述的提取电子器件氧化层中负电荷的方法，其特征在于，所述步骤S200中，所述外延层的掺杂浓度小于1e18cm-3。
6.根据权利要求5所述的提取电子器件氧化层中负电荷的方法，其特征在于，所述步骤S300中，所述N+源区、N+漏区和P+阱区的掺杂浓度相等，且所述N+源区、N+漏区和P+阱区的掺杂浓度为所述外延层掺杂浓度的10倍以上。
7.根据权利要求1所述的提取电子器件氧化层中负电荷的方法，其特征在于，所述步骤S100中，所述衬底的厚度为1μm至100μm。
8.根据权利要求7所述的提取电子器件氧化层中负电荷的方法，其特征在于，所述步骤S200中，所述外延层的厚度为5μm至50μm。
9.根据权利要求8所述的提取电子器件氧化层中负电荷的方法，其特征在于，所述步骤S300中，所述N+源区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述N+漏区的沟道长度为1μm至100μm，沟道宽度为10μm至1000μm，所述P+阱区与所述N+漏区之间的距离为1μm至100μm。
10.根据权利要求9所述的提取电子器件氧化层中负电荷的方法，其特征在于，所述步骤S400中，所述氧化物层的厚度为2nm至1000nm。
CN202010735198.3A 2020-07-28 2020-07-28 提取电子器件氧化层中负电荷的方法 Active CN111856236B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010735198.3A CN111856236B (zh) 2020-07-28 2020-07-28 提取电子器件氧化层中负电荷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010735198.3A CN111856236B (zh) 2020-07-28 2020-07-28 提取电子器件氧化层中负电荷的方法

Publications (2)

Publication Number Publication Date
CN111856236A CN111856236A (zh) 2020-10-30
CN111856236B true CN111856236B (zh) 2022-07-12

Family

ID=72947741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010735198.3A Active CN111856236B (zh) 2020-07-28 2020-07-28 提取电子器件氧化层中负电荷的方法

Country Status (1)

Country Link
CN (1) CN111856236B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316276A (ja) * 1995-05-12 1996-11-29 Internatl Business Mach Corp <Ibm> 電荷測定装置
US5907764A (en) * 1995-11-13 1999-05-25 Advanced Micro Devices, Inc. In-line detection and assessment of net charge in PECVD silicon dioxide (oxide) layers
KR20020013071A (ko) * 2000-08-10 2002-02-20 박종섭 반도체소자의 모스펫 형성방법
CN1490861A (zh) * 2002-10-17 2004-04-21 联华电子股份有限公司 监测氧化层品质的方法
CN101093859A (zh) * 2006-06-21 2007-12-26 旺宏电子股份有限公司 半导体工艺中电荷监测的装置及方法
CN101114634A (zh) * 2006-07-26 2008-01-30 旺宏电子股份有限公司 用于在半导体工艺中检测电荷效应的测试结构与方法
CN101118235A (zh) * 2007-05-22 2008-02-06 华中科技大学 一种微量电荷的测量装置及方法
CN102074561A (zh) * 2009-11-24 2011-05-25 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
CN105161484A (zh) * 2015-09-23 2015-12-16 西安邮电大学 基于陷阱特性的半导体电容器件及其制备方法与应用
CN105552021A (zh) * 2016-01-18 2016-05-04 华北电力大学 一种基于电荷精确分布的t-tsv的mos电容量化方法
CN106981438A (zh) * 2017-03-25 2017-07-25 江阴新顺微电子有限公司 铟镓合金作为代汞物在氧化层固定电荷测试中的方法
CN108108536A (zh) * 2017-12-07 2018-06-01 中国电子产品可靠性与环境试验研究所 Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备
CN108254668A (zh) * 2018-02-09 2018-07-06 哈尔滨工业大学 一种分析电子元器件电离辐射损伤机制过程中加速界面态缺陷形成的方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316276A (ja) * 1995-05-12 1996-11-29 Internatl Business Mach Corp <Ibm> 電荷測定装置
US5907764A (en) * 1995-11-13 1999-05-25 Advanced Micro Devices, Inc. In-line detection and assessment of net charge in PECVD silicon dioxide (oxide) layers
KR20020013071A (ko) * 2000-08-10 2002-02-20 박종섭 반도체소자의 모스펫 형성방법
CN1490861A (zh) * 2002-10-17 2004-04-21 联华电子股份有限公司 监测氧化层品质的方法
CN101093859A (zh) * 2006-06-21 2007-12-26 旺宏电子股份有限公司 半导体工艺中电荷监测的装置及方法
CN101114634A (zh) * 2006-07-26 2008-01-30 旺宏电子股份有限公司 用于在半导体工艺中检测电荷效应的测试结构与方法
CN101118235A (zh) * 2007-05-22 2008-02-06 华中科技大学 一种微量电荷的测量装置及方法
CN102074561A (zh) * 2009-11-24 2011-05-25 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
CN105161484A (zh) * 2015-09-23 2015-12-16 西安邮电大学 基于陷阱特性的半导体电容器件及其制备方法与应用
CN105552021A (zh) * 2016-01-18 2016-05-04 华北电力大学 一种基于电荷精确分布的t-tsv的mos电容量化方法
CN106981438A (zh) * 2017-03-25 2017-07-25 江阴新顺微电子有限公司 铟镓合金作为代汞物在氧化层固定电荷测试中的方法
CN108108536A (zh) * 2017-12-07 2018-06-01 中国电子产品可靠性与环境试验研究所 Sti氧化物陷阱电荷提取方法、装置、介质和计算机设备
CN108254668A (zh) * 2018-02-09 2018-07-06 哈尔滨工业大学 一种分析电子元器件电离辐射损伤机制过程中加速界面态缺陷形成的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Detecting Impurities in the Ultra Thin Silicon Oxide Layer By Hg-Schottky Capacitance–Voltage (CV) Method;D. Liu 等;《Materials Research Society》;20101231;K7.7.1-K7.7.6 *
金属氧化物TFT陷阱态分布（DOS）提取方法研究;陈炽乐;《中国优秀博硕士学位论文全文数据库(硕士) 工程科技Ⅰ辑》;20170215;B014-22 *

Also Published As

Publication number Publication date
CN111856236A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
Bedner et al. pH response of silicon nanowire sensors: Impact of nanowire width and gate oxide
CN106684012B (zh) SiO2中电荷与SiO2/Si界面态的分离测试方法
TWI400443B (zh) 離子敏感場效電晶體及其製造方法
CN107180769A (zh) 基于电容结构的氟注入工艺稳定性测试方法
CN111856236B (zh) 提取电子器件氧化层中负电荷的方法
JP5434491B2 (ja) 半導体基板の評価方法及び半導体デバイスの製造方法
US6885214B1 (en) Method for measuring capacitance-voltage curves for transistors
KR19990066868A (ko) 반도체 장치 및 그 제조 방법
CN109085486B (zh) 一种半导体-绝缘体界面态密度和俘获截面的测试方法
CN110085668B (zh) 半导体量子芯片及其制作方法
Neamen et al. Radiation induced charge trapping at the silicon sapphire substrate interface
Chang et al. Characteristics of zirconium oxide gate ion-sensitive field-effect transistors
CN111785656B (zh) 电子器件氧化层中固定负电荷陷阱的检测方法
US6906391B2 (en) Semiconductor device having silicon oxide film
CN111856164B (zh) 提取电子器件氧化层中正电荷的方法
White et al. Complementary MOS transistors
CN111751698B (zh) 电子器件氧化层中固定正电荷陷阱的检测方法
CN110504297A (zh) 基于二维电子气调控背栅的二维材料晶体管、制法和应用
CN107452788A (zh) 功率器件的终端结构、功率器件及其制造方法
TWI601213B (zh) 應用於半導體裝置之形成淺接面的方法
JP2013110276A (ja) 半導体基板の評価方法および評価用半導体基板
CN112994615B (zh) Soi晶圆质量检测方法及系统
CN108807203B (zh) 测量半导体装置的横向扩散长度的方法
US20240118332A1 (en) Test device for determining an effective work function, method of manufacturing the same and method of determining an effective work function
Prodromakis et al. Effect of mobile ionic-charge on CMOS based ion-sensitive field-effect transistors (ISFETS)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant