CN101114634A - 用于在半导体工艺中检测电荷效应的测试结构与方法 - Google Patents

用于在半导体工艺中检测电荷效应的测试结构与方法 Download PDF

Info

Publication number
CN101114634A
CN101114634A CN200710136485.7A CN200710136485A CN101114634A CN 101114634 A CN101114634 A CN 101114634A CN 200710136485 A CN200710136485 A CN 200710136485A CN 101114634 A CN101114634 A CN 101114634A
Authority
CN
China
Prior art keywords
test structure
grid
diffusion zone
electric charge
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710136485.7A
Other languages
English (en)
Other versions
CN101114634B (zh
Inventor
李明修
吴昭谊
郭明昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101114634A publication Critical patent/CN101114634A/zh
Application granted granted Critical
Publication of CN101114634B publication Critical patent/CN101114634B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

一种半导体工艺测试结构，其包括电极、电荷捕捉层以及扩散区域。此测试结构为一类电容结构，其中电荷捕捉层会捕捉在不同工艺步骤中所产生的电荷。可接着使用栅极诱发漏极漏电流(GIDL)测量技术以标准化此测试结构的充电状态。

Description

用于在半导体工艺中检测电荷效应的测试结构与方法
技术领域
本发明一般地涉及用于制造集成电路元件的工艺的测试与检测，并尤其涉及在半导体工艺步骤中测量并监控在测试结构的栅极电介质层或浮动栅极中的充电状态。
背景技术
大型集成电路的制造会涉及到数百个分离的工艺步骤。这些步骤典型地分为两组子步骤。这些子步骤的第一组通常称为前段工艺，其间半导体元件形成于硅晶圆上。第二组子步骤通常称为后段工艺，其间各种金属连接层以及接触形成于在前段工艺子步骤中所形成的半导体元件之上。
前段和后段工艺中包括有许多的子工艺步骤，会涉及到材料的沉积、以光刻蚀刻技术图案化各层、并接着将所沉积材料中不需要的部分蚀刻。所沉积的材料主要由绝缘体以及金属合金所构成。在某些例子中，此图案层作为暂时保护体，而在其它时候则作为所形成集成电路的功能元件。
无线射频(RF)等离子体通常用于许多工艺步骤中，尤其是在包括后段工艺子步骤的工艺步骤中。举例而言，RF等离子体用于反应性离子蚀刻(RIE)中，此工艺则用以蚀刻上述各材料层。反应性离子蚀刻提供了为了达成高精准度定义图案时、以及精确控制尺寸时所需要的各向异性蚀刻。在RIE中，气相化学蚀刻由RF等离子体所提供的单向离子轰击而实现。用于上述光刻蚀刻图案化步骤中的光刻胶层，亦通常利用等离子体灰化而移除。
不幸地，多次暴露至RF等离子体以及其它类型的离子射线后，会导致辐射伤害以及在外露导电元件中累积电荷，后者将造成伤害电流以及电荷被捕捉，进而影响半导体元件以及欲形成的集成电路晶片。图案化后的半导体晶圆表面，会有多个导体与绝缘体部分受到RF等离子体的照射。这些导体与绝缘体部分在等离子体电流中产生了局部不均匀，其进而导致电荷累积于电荷流动的导体表面。此电荷累积会引起伤害性电流，并可能影响硅晶圆上所形成的半导体结构的临界电压。
此半导体元件通常包括某种形式的场效应晶体管，其包括栅极、漏极、以及源极区域。电流流经氧化物生成的栅极时的机制，主要为富勒-诺德汉(Folwer-Nordheim)隧穿效应的结果。FN隧穿效应发生在大于10MV/cm的电场中。累积于栅极的电压，会使得仅要10伏特的栅极电压就足以在厚度为100埃的氧化层中诱发FN隧穿效应。此电位在公知用以产生RF等离子体以及半导体工艺的等离子体反应器可轻易达到。过量的RF隧穿电流最终将在形成栅极的氧化层中形成电荷介面捕捉层，其可进一步引起电崩塌。
随着半导体晶圆暴露至连续的工艺步骤后，伤害或潜在伤害会增加。因此，许多努力投注于评估在各半导体工艺步骤中所形成的伤害。举例而言，一种经常用以测试伤害程度的方法，制造测试晶圆或测试晶片，其中包括有特地设计而可测量(或允许测量)由各工艺步骤所造成的伤害的结构。
典型的测试结构形成于半导体晶片内特别设计的测试位置中。或者，整片晶圆可被用来专门提供多个测试结构，以监控工艺。因此，此测试结构经过完整工艺，而导致可以被测量的电荷累积。一种经常用以测量充电状态的方法，使用电容-电压(CV)技术或浮动栅极测试。然而这种公知技术通常在半导体业中无法获得令人满意的结果，因为敏感度低、测试晶片成本高昂、或与测试相关的数据产生时延迟时间长。
举例而言，公知的CV方法仅可用在具有均匀充电效应的工艺。容易看出的是，对于这些电荷会在栅极结构边缘累积的工艺，公知的CV方法将受到由被捕捉电荷所致的电容改变不足所影响。此不足的电容改变将使公知CV方法不能用以监控充电状态。
发明内容
一种半导体工艺测试结构，其包括栅极、电荷捕捉层、以及扩散区域。此测试结构为一类电容结构，其中该电荷捕捉层将在不同工艺步骤中捕捉电荷。可接着使用栅极诱发漏极漏电流(GIDL)测量技术以标准化此测试结构的充电状态。
在本发明的一个方面中，电荷捕捉层包括不同的电介质，其分别在接近扩散区域处具有不同的充电状态，因此会造成不同的栅极诱发漏极漏电流。
在本发明的另一方面中，电荷捕捉层可以为氧化物-氮化物-氧化物结构，或者氧化物-硅-氧化物结构。
以下详细说明本发明的结构与方法。本发明内容说明章节目的并非在于定义本发明。本发明由权利要求书所定义。所有本发明的实施例、特征、目的及优点等将可透过下列说明权利要求及附图获得充分了解。
附图说明
图1A-1C示出根据本发明的一个实施例所形成的测试结构的各种视图；
图2示出图1的测试结构的金属化后的结果，因此具有测试导线；
图3根据本发明的一个实施例，示出可以施加至图1的测试结构的偏压，以产生栅极诱发漏极漏电流，进而测量充电状态；
图4示出利用图3的偏压而在工艺步骤的前后所测量得到的电流值；
图5示出多个可用于图1的测试结构中的不同栅极形状；
图6示出本发明另一实施例的另一例示测试结构；
图7示出本发明另一实施例的另一例示测试结构；
图8示出本发明另一实施例的另一例示测试结构，其包括有多个扩散区域；
图9示出本发明另一实施例的另一例示测试结构，其包括有多个扩散区域；
图10示出本发明另一实施例的另一例示测试结构，其包括有多个扩散区域；
图11示出本发明另一实施例的另一例示测试结构，其包括有多个扩散区域；
图12根据本发明的一个实施例，示出可以施加至图11的测试结构的偏压，以产生栅极诱发漏极漏电流，进而测量充电状态；
图13示出包括有多个图11的测试结构的图案；
图14示出本发明另一实施例的另一例示测试结构，其包括有多个扩散区域；
图15示出本发明另一实施例的另一例示测试结构，其包括有多个扩散区域。
具体实施方式
本发明的系统与方法涉及简易类电容测试结构，其可用以减少测试晶圆的成本，并缩短制造测试数据所需要的时间延迟，此测试数据用以修改该半导体工艺的参数以减少在工艺步骤中的电荷累积所造成的损害。
在类电容测试结构中的栅极诱发漏极漏电流用以决定测试结构的充电状态。本发明所述的栅极诱发漏极漏电流以及测试结构，对于为在靠近扩散区域处的电介质电荷捕捉层中的电荷非常敏感。因此，栅极诱发漏极漏电流测量技术可以对于均匀以及边缘电荷的元件，产生有用的测试数据。
如上所述，有许多半导体工艺步骤可以在半导体结构的栅极电介质层诱发电荷效应，造成临界电压偏移及/或栅极电介质的劣化。对于包括有浮动栅极元件的存储元件如电可编程可擦除只读存储器(EEPROMS)与闪速元件、以及如SONOS元件等电荷捕捉元件而言，此充电效应会导致宽广的初始临界电压分布，其会冲击此元件的操作区间。此充电效应的成因包括不同电场、等离子体、或如紫外光等射线，而使得半导体晶圆在半导体工艺中受到这些射线的照射。
图1A-1C示出依据本发明系统与方法的一个实施例所形成的例示半导体测试结构100的各种视图。图1A示出测试结构100的上视图。如图所示，测试结构100包括栅极102以及扩散区域106。图1B测试结构100的立体图，其说明扩散区域106位于衬底108之上。举例而言，衬底108可为大片硅衬底。图1C示出测试结构100沿着AA’线的截面图。在图1C所示的截面图中，可以看到电荷捕捉层104。电荷捕捉层可位于电极102之下、扩散区域106之上。
电荷捕捉层104是电介质层，其设计以在结构10 中捕捉电荷。在一个实施例中，电荷捕捉层104包括氧化物-氮化物-氧化物结构。在另一实施方式中，电荷捕捉层104包括氧化物-硅-氧化物结构，例如二氧化硅-硅-二氧化硅结构。在一个实施例中，电荷捕捉层104包括由高介电常数材料所构成的结构，例如氮化物、氧化铝、或氧化铪。然而，显而易见的是，任何可以用在下述本发明系统与方法中的电介质层或结构，均可用作为电荷捕捉层104。
栅极102可包括多晶硅层，视实施例而定。在一个实施例中，衬底108为P型衬底，而扩散区域106则包括N型区域。在其它实施方式中，衬底108可为N型衬底，而扩散区域106则为P型区域。
如图2所示，扩散区域106以及栅极102可以分别以金属层202与204进行金属化。举例而言，在一种实施方式中，金属层202与204可为金属硅化物层。金属化扩散区域106以及栅极102可以降低与扩散区域106与栅极102相关的电阻。
结构100的测试可通过直接在扩散区域106与栅极102之上进行探测而完成，或者，可使用如内连接线206之内连接线以连接金属层202及/或204。此内连接线可接着被探测，以测试结构100的充电状态。
因此，测试结构100可进入欲监控的工艺步骤。这将造成电荷在不同工艺步骤时，被给予到电荷捕捉层104中。如上所解释，此电荷可被电场、等离子体、带电粒子、射线(紫外线)或其它来源所给予。接着则可通过检测栅极102及扩散区域106、或者连接此二者的内连接线，而监控在电荷捕捉层104中的电荷量或充电状态。
需注意的是，扩散区域106可在所测试的工艺步骤进行之前或之后形成，视不同实施例而定。
图3示出可以施加到结构100的例示电压，以制造并测量在结构100之中的栅极诱发漏极漏电流。可以理解的是，电压施加到P型衬底108以及N型扩散区域106。因此，负偏压(-Vg)304可施加到栅极102，而正偏压(+Vd)306则施加到扩散区域106。衬底108可接着接地。对于N型衬底108而言，偏压304与306的极性应该逆转。
偏压304，306的施加会使得栅极诱发漏极漏电流产生并流动于测试结构100之中，其可被测量以决定在各待测工艺中的充电效应所引起的临界电压偏移。图4示出此种偏移。图4示出了不同栅极偏压(-Vg)304之下所测量电流。曲线402示出了测试结构100进入特定工艺之前所测量的电流，而曲线404则示出了测试结构100经历了特定工艺之后所测量的电流。如图所示，曲线404对应到曲线402已发生偏移，原因即为在待测工艺步骤中所产生的电荷。此等数据可接着被用以修改工艺并增加产率。如上所述，此测试结果可以快速获得并且成本很低。
此外，栅极诱发漏极漏电流可以被用以测量这些产生均匀充电效应或产生边缘充电效应的工艺。
如图5-10所示，可以设计包括有不同测试图案的测试结构，以用在不同的工艺监控目的之中。举例而言，图5示出了数个可以被用于栅极102的例示形状，随着实施例而定。因此，随着实施例的不同，测试结构100可以包括环形栅极502、方形栅极504、星形栅极506等。随着所监控工艺的不同，可在栅极102中使用更复杂的结构。举例而言，具有多个指状结构508a的栅极508可被使用于测试结构100的特定实施方式中。测试结构100的其它实施方式，可使用包括有多个长条线512a的栅极512。
栅极可形成为具有不同方向的轴。举例而言，如图5所示，栅极508可朝向水平轴或朝向垂直轴。相同地，随着特定实施方式的不同，栅极512可朝向水平轴或垂直轴。
可以理解的是，在不同工艺步骤中所发生的充电效应，为在不同工艺步骤中各导电层以及作为天线般吸引电荷的区域所形成的结果。将栅极的形成设定为长指状508a或长线状512a，可以增加或减少此天线效应，进而产生更相关或更准确的测试数据。
在其它实施例中，各种不同形状的栅极形成，可与氧化物区域结合，结合后的形成可达成不同工艺以及监控目的所需要的测试结果。举例而言，图6示出栅极508以及栅极512与一部分氧化物区域602结合，以形成测试结构600。举例而言，测试结构600可用以测试上述的天线效应。在其它实施例中，部分氧化物区域602可与仅与栅极508结合、或仅与栅极512结合。甚者，在其它实施例中，其它不同形状以及不同方向的栅极可与氧化物区域602结合。
图7示出测试结构700，其包括被氧化物区域702所环绕的环状栅极502。测试结构700可被用以隔离在此测试结构700内部的一条漏电流路径。相同地，显而易见的是其它不同形状及/或不同方向的栅极，亦可随着实施例的不同而与氧化物区域702结合。
在其它实施例中，此扩散区域可被栅极结构分为两个以上的区域。举例而言，此扩散区域可被分为源极与漏极区域，如同金属氧化物半导体场效应晶体管(MOSFET)结构中可见。图8示出例示测试结构800，其包括用以分隔开漏极区域804与源极区域806的栅极802。漏极与源极区域可形成于衬底808之中。图9示出另一测试结构900其包括被栅极902所分隔的漏极区域904以及源极区域906。
显而易见的是，多个扩散区域也可被包括于如本发明所述的测试结构形态中。举例而言，图10示出测试结构1000，其包括被栅极1002所分隔的四个扩散区域1004、1006、1008、1010。一般而言，用以获得此测试数据所需要的扩散区域数目，应被包括于根据本发明系统与方法所形成的测试结构中。此外，为了获得测试数据并用以分隔不同的扩散区域，栅极的形状可视需求而改变。
当扩散区域被分隔为两个以上的区域时，例如图8-10中所示，每一扩散区域的充电效应的测量则可各自独立进行。请参照图11所示的测试结构。图11示出测试结构1100，其包括栅极1102，其分隔形成于衬底1108上的漏极扩散区域1106以及源极扩散区域1110。通过施加特定偏压至栅极1102、漏极1106、与源极1110并测量所生成的栅极诱发漏极漏电流，而可决定在漏极1106上的充电效应。相似的，通过施加特定偏压至栅极1102、漏极1106与源极1110并测量所生成的栅极诱发漏极漏电流，而可决定在源极1110上的充电效应。
图12示出可以施加至栅极1102、漏极1106与源极1110的例示偏压以测量在漏极1106与源极1110上的充电效应。在此实施中，衬底1108为P型衬底，而漏极与源极区域1106，1110为N型扩散区域。因此，可施加负栅极偏压(-Vg)1116至栅极1102，并施加正偏压(+Vd)1118至漏极扩散区域1106，同时将源极扩散区域1110浮接并将衬底1108接地，以测量漏极区域1106的栅极诱发漏极漏电流。为了测量源极区域1110的栅极诱发漏极漏电流，将漏极区域1106浮接，同时施加正偏压(+Vs)1114到源极扩散区域1110。
多个测试结构可排列于不同的方向，例如用以提供关于各向同性充电效应的信息时。举例而言，在图13中，多个测试结构1100设置于图案1300中。如图所示，测试结构1100以及图案1300可为垂直、水平、或对角的方向。一个如具有各种方向性的图案1300的测试结构图案，在提供各向异性充电效应信息时相当有用。显而易见的是，其它图案的测试结构可包括更多或更少的测试结构，以及更多或更少的方向性。此外，测试图案可以包括不同形状、不同尺寸、以及不同方向的测试结构。
如上所述，测试结构、栅极及/或扩散区域的尺寸、形状与方向性，可为了获得理想的测试数据而做变更。图14与图15示出了二个测试结构1400，1500的例示实施例，其比先前所述的结构稍微复杂。然而可以清楚理解的是，本发明所述的实施例仅为举例之用，因此特定的测试结构不应被视为将本发明的系统与方法限制于任何特定的结构、形状、方向性、或者复杂度。
图15是根据本发明的系统与方法的一个实施例，而示出测试结构1500。测试结构1500包括栅极1504，其分隔了多个形成于衬底1502之上的扩散区域1506-1522。图14是根据本发明的系统与方法的另一实施例，而示出测试结构1400。测试结构1400包括环状栅极1404，其分隔了多个形成于衬底1402上的扩散区域1406-1420。
多个如上所述的测试结构可安排于单一晶圆上的切割道内或晶片区域内，以监控工艺。如前所述，多个测试结构可以包括不同的形状与方向性。此外，一个以上的测试结构可以被封装入分离式元件中，作为用以检测等离子体或射线的感测元件。
虽然本发明已参照优选实施例来加以描述，将为我们所了解的是，本发明创造并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，并且其它替换方式及修改样式将为本领域技术人员所想到。特别是，根据本发明的结构与方法，所有具有实质上相等同于本发明的构件结合而达成与本发明实质上相同结果者的皆都不脱离本发明的精神范畴围。因此，所有此等这种替换方式及修改样式意欲落在本发明于随附申请专利范围的所附权利要求书及其等同物所界定的范围之中。任何在前文中提及的专利申请以及印刷文本，均列为本案的参考。

Claims (24)

1.一种形成于半导体衬底上以测量从半导体工艺步骤中所产生的充电状态的测试结构，其包括：
衬底；
扩散区域，其形成于所述衬底中；
栅极，其位于所述衬底与所述扩散区域之上；以及
电荷捕捉层，其位于所述栅极与所述衬底与所述扩散区域之间，所述电荷捕捉层作为累积在半导体工艺步骤中所产生电荷的结构。
2.如权利要求1所述的测试结构，其中所述扩散区域与所述栅极经过金属化。
3.如权利要求2所述的测试结构，还包括内连接导线，所述内连接导线耦合到经过金属化的所述栅极与所述扩散区域。
4.如权利要求1所述的测试结构，其中所述电荷捕捉层包括电介质层。
5.如权利要求1所述的测试结构，其中所述电荷捕捉层包括氧化物-氮化物-氧化物电介质层。
6.如权利要求1所述的测试结构，其中所述电荷捕捉层包括氧化物-硅-氧化物层。
7.如权利要求1所述的测试结构，其中所述电荷捕捉层包括高电介质常数材料层。
8.如权利要求7所述的测试结构，其中所述高电介质常数材料层包括下列材料之一：氮化物、氧化铝(Al2O3)以及氧化铪(Hf2O3)。
9.如权利要求1所述的测试结构，其中所述衬底为P型硅衬底。
10.如权利要求9所述的测试结构，其中所述扩散区域为N型扩散区域。
11.如权利要求1所述的测试结构，其中所述衬底为N型硅衬底。
12.如权利要求11所述的测试结构，其中所述扩散区域为P型扩散区域。
13.如权利要求1所述的测试结构，其中所述栅极包括多晶硅层。
14.如权利要求1所述的测试结构，其中所述栅极包括指状结构。
15.如权利要求1所述的测试结构，其中所述栅极包括长导线。
16.如权利要求1所述的测试结构，还包括一部分氧化物区域。
17.如权利要求1项所述的测试结构，还包括氧化物区域，其中所述栅极被所述氧化物区域所包围。
18.如权利要求1所述的测试结构，包括多个扩散区域，且这些扩散区域被所述栅极所分隔。
19.如权利要求18所述的测试结构，其中所述电荷捕捉层作为累积位于每一所述多个扩散区域上电荷的结构。
20.一种用以测量测试结构的充电状态的方法，所述测试结构通过半导体工艺步骤而形成于硅衬底上，所述方法包括：
将所述测试结构置于所述半导体工艺步骤中；
施加偏压至所述测试结构，所述偏压形成以产生栅极诱发漏极漏电流于所述测试结构中，所述栅极诱发漏极漏电流有关于所述测试结构在所述半导体工艺步骤中所累积的电荷。
21.如权利要求20所述的方法，还包括测量所述栅极诱发漏极漏电流，以及根据所测量的所述栅极诱发漏极漏电流而决定所述测试结构的电压临界值偏移。
22.如权利要求20所述的方法，还包括测量所述栅极诱发漏极漏电流，并根据所测量的所述栅极诱发漏极漏电流而决定天线效应。
23.如权利要求20所述的方法，其中所述测试结构包括栅极与扩散区域，所述方法还包括将多个探针直接置于所述栅极与所述扩散区域上，以及利用这些探针测量充电状态。
24.如权利要求20所述的方法，其中所述测试结构包括栅极、扩散区域与耦合到所述栅极与所述扩散区域的内连接导线，所述方法还包括将多个探针置于所述内连接导线上，以及利用这些探针测量充电状态。
CN200710136485.7A 2006-07-26 2007-07-13 用于在半导体工艺中检测电荷效应的测试结构与方法 Expired - Fee Related CN101114634B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/460,209 2006-07-26
US11/460,209 US20080023699A1 (en) 2006-07-26 2006-07-26 A test structure and method for detecting charge effects during semiconductor processing

Publications (2)

Publication Number Publication Date
CN101114634A true CN101114634A (zh) 2008-01-30
CN101114634B CN101114634B (zh) 2012-07-04

Family

ID=38985268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710136485.7A Expired - Fee Related CN101114634B (zh) 2006-07-26 2007-07-13 用于在半导体工艺中检测电荷效应的测试结构与方法

Country Status (3)

Country Link
US (2) US20080023699A1 (zh)
CN (1) CN101114634B (zh)
TW (1) TWI335657B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023257B (zh) * 2009-09-15 2013-05-01 中芯国际集成电路制造(上海)有限公司 用于检测淹没式等离子枪工作状况的半导体器件及方法
CN105990176A (zh) * 2015-02-16 2016-10-05 上海和辉光电有限公司 一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法
CN111856236A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 提取电子器件氧化层中负电荷的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450792B2 (en) * 2011-04-08 2013-05-28 International Business Machines Corporation Structure and fabrication method of tunnel field effect transistor with increased drive current and reduced gate induced drain leakage (GIDL)
US9070652B2 (en) 2012-04-13 2015-06-30 United Microelectronics Corp. Test structure for semiconductor process and method for monitoring semiconductor process
CN103745941B (zh) * 2013-12-30 2016-06-08 上海新傲科技股份有限公司 栅介质的电学性能的测试方法
US11295954B2 (en) * 2016-07-04 2022-04-05 Mitsubishi Electric Corporation Manufacturing method for a semiconductor device including a polysilicon resistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2600809B1 (fr) * 1986-06-24 1988-08-19 Eurotechnique Sa Dispositif de detection du fonctionnement du systeme de lecture d'une cellule-memoire eprom ou eeprom
US5338954A (en) * 1991-10-31 1994-08-16 Rohm Co., Ltd. Semiconductor memory device having an insulating film and a trap film joined in a channel region
US5781445A (en) * 1996-08-22 1998-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma damage monitor
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP3758366B2 (ja) * 1998-05-20 2006-03-22 富士通株式会社 半導体装置
US6143579A (en) * 1999-04-26 2000-11-07 Taiwan Semiconductor Manufacturing Ltd. Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history
US6730967B2 (en) * 2001-05-24 2004-05-04 Winbond Electronics Corp. Electrostatic discharge protection devices and methods for the formation thereof
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
JP4850387B2 (ja) * 2002-12-09 2012-01-11 ルネサスエレクトロニクス株式会社 半導体装置
US6960784B2 (en) * 2003-06-18 2005-11-01 Intel Corporation Charging sensor method and apparatus
KR100607173B1 (ko) * 2004-02-20 2006-08-01 삼성전자주식회사 산화물 전하 저장층을 갖는 비휘발성 메모리 소자
US7629641B2 (en) * 2005-08-31 2009-12-08 Micron Technology, Inc. Band engineered nano-crystal non-volatile memory device utilizing enhanced gate injection
US7589387B2 (en) * 2005-10-05 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. SONOS type two-bit FinFET flash memory cell
US7394702B2 (en) * 2006-04-05 2008-07-01 Spansion Llc Methods for erasing and programming memory devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023257B (zh) * 2009-09-15 2013-05-01 中芯国际集成电路制造(上海)有限公司 用于检测淹没式等离子枪工作状况的半导体器件及方法
CN105990176A (zh) * 2015-02-16 2016-10-05 上海和辉光电有限公司 一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法
CN105990176B (zh) * 2015-02-16 2019-01-04 上海和辉光电有限公司 一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法
CN111856236A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 提取电子器件氧化层中负电荷的方法
CN111856236B (zh) * 2020-07-28 2022-07-12 哈尔滨工业大学 提取电子器件氧化层中负电荷的方法

Also Published As

Publication number Publication date
CN101114634B (zh) 2012-07-04
TW200814278A (en) 2008-03-16
TWI335657B (en) 2011-01-01
US20080023699A1 (en) 2008-01-31
US8241928B2 (en) 2012-08-14
US20100221851A1 (en) 2010-09-02

Similar Documents

Publication Publication Date Title
CN101114634B (zh) 用于在半导体工艺中检测电荷效应的测试结构与方法
TW460999B (en) Microstructure defect detection
TWI526697B (zh) 用於檢測由自對準雙圖案製程製造的字元線陣列中缺陷的結構與方法
CN102194794B (zh) 等离子体损伤检测结构、其检测方法及其形成方法
US8193824B2 (en) Monitoring plasma induced damage during semiconductor wafer processes
US6372525B1 (en) Wafer-level antenna effect detection pattern for VLSI
US5869877A (en) Methods and apparatus for detecting pattern dependent charging on a workpiece in a plasma processing system
CN107452715B (zh) 用于测试晶体管结构的栅极绝缘的半导体器件和方法
US10580498B2 (en) Method for detecting a thinning of the semiconductor substrate of an integrated circuit from its back face and corresponding integrated circuit
CN100593233C (zh) 利用延迟反转点技术检测充电效应的测试结构与方法
JPH08181180A (ja) トレンチトランジスタの試験方法
US6051443A (en) Method for assessing the effects of plasma treatments on wafers of semiconductor material
JP2003218225A (ja) 電荷検出半導体素子、電荷検出半導体素子および基準半導体素子を有するシステム、ウェハー、ウェハーの使用、およびウェハー帯電の定性的および定量的な測定方法
US8108159B2 (en) Method of detecting degradation of semiconductor devices and method of detecting degradation of integrated circuits
CN101034676B (zh) 用以检测在半导体制程中的电荷效应的方法
Tsai et al. 7nm FinFET plasma charge recording device
CN104425605B (zh) 检测结构及其形成方法、检测方法
CN101315901A (zh) 浅沟槽隔离结构平坦化性能检测方法
US20030197175A1 (en) Test structure for evaluating antenna effects
US6677608B2 (en) Semiconductor device for detecting gate defects
US6960784B2 (en) Charging sensor method and apparatus
JP2000307130A (ja) Ｍｏｓ半導体装置及びその製造方法
Ko et al. CD measurement in flash memory using substrate current technology
Krishnan et al. A Monitor for Polysilicon Etch Damage at the Gate Periphery
Fan et al. Reliability concern induced by TOW and TIM overlay issue in EEPROM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

CF01 Termination of patent right due to non-payment of annual fee