JP3758366B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3758366B2 JP3758366B2 JP13863898A JP13863898A JP3758366B2 JP 3758366 B2 JP3758366 B2 JP 3758366B2 JP 13863898 A JP13863898 A JP 13863898A JP 13863898 A JP13863898 A JP 13863898A JP 3758366 B2 JP3758366 B2 JP 3758366B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type well
- misfet
- gate electrode
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000012535 impurity Substances 0.000 claims description 46
- 238000009792 diffusion process Methods 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 10
- 239000002344 surface layer Substances 0.000 claims description 6
- 239000000523 sample Substances 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 description 20
- -1 boron ions Chemical class 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 229910052796 boron Inorganic materials 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000004886 process control Methods 0.000 description 5
- 229910015900 BF3 Inorganic materials 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にウエハプロセス中に電流電圧特性を評価することができるプロセスコントロールモニタＭＩＳＦＥＴを有する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の製造工程中に、半導体基板上に形成されたＭＩＳＦＥＴの特性を評価するために、所望の電子回路の他にプロセスコントロールモニタ（ＰＣＭ）トランジスタが形成される。電子回路内のＭＩＳＦＥＴのゲート電極は、通常、配線により半導体基板表面の不純物拡散領域に接続される。これに対し、ＰＣＭトランジスタのゲート電極は、半導体基板に接続する必要がない。ゲート電極を半導体基板に接続しない状態でプラズマ処理等を行うと、ゲート電極に電荷が蓄積され、その下のゲート絶縁膜が絶縁破壊し易くなる。ゲート絶縁膜の絶縁破壊を防止するために、ゲート保護素子が設けられる。
【０００３】
図５は、従来のＰＣＭトランジスタとゲート保護素子の断面図を示す。ｐ型シリコン基板１００の表面層内にｐ型ウェル１０１が形成されている。フィールド酸化膜１０２により、ｐ型ウェル１０１の表面に活性領域が画定されている。
【０００４】
ｐ型ウェル１０１内の１つの活性領域内に、ソース領域１０３、ドレイン領域１０４、ゲート電極１０５、及びゲート絶縁膜１０６を含むＭＩＳＦＥＴが形成されている。ｐ型ウェル１０１の表面の他の活性領域内に、ｎ型の不純物拡散領域１０７が形成されている。ゲート電極１０５が、配線１１５により不純物拡散領域１０７に接続されている。
【０００５】
ソース領域１０３、ドレイン領域１０４、ゲート電極１０５は、それぞれ探針接触用のパッド１０９、１１１、及び１１０に接続されている。ｐ型ウェル１０１は、パッド１０８に接続されている。各パッド１０８〜１１１に所望の電圧を印加し、ＭＩＳＦＥＴの電流電圧特性を測定することができる。
【０００６】
ウエハプロセス中にゲート電極１０５内に蓄積された電荷は、配線１１５及び不純物拡散領域１０７を通って基板に流れる。不純物拡散領域１０７とｐ型ウェル１０１との間のｐｎ接合のブレークダウン電圧を、ゲート絶縁膜１０６が絶縁破壊する電圧よりも小さくしておくことにより、ゲート絶縁膜１０６の絶縁破壊を防止することができる。
【０００７】
【発明が解決しようとする課題】
図５に示すＭＩＳＦＥＴが、例えばｎチャネルのディプレッション型ＭＩＳＦＥＴである場合を考える。ＭＩＳＦＥＴの閾値が負であるため、閾値を測定するためには、ｐ型ウェル１０１に対してゲート電極１０５に負電圧を印加する必要がある。このとき、不純物拡散領域１０７とｐ型ウェル１０１との間のｐｎ接合が順バイアスされる。ゲート電極１０５に−０．６Ｖよりも低い電圧を印加すると、ｐ型ウェル１０１から不純物拡散領域１０７に向かって順方向電流が流れる。
【０００８】
この順方向電流により、不純物拡散領域１０７、ｐ型ウェル１０１、及びドレイン領域１０４を、それぞれエミッタ、ベース、及びコレクタとするｎｐｎトランジスタが導通状態になる。この結果、ドレイン電流が増加し、本来の素子特性を測定することができなくなる。
【０００９】
本発明の目的は、ＭＩＳＦＥＴのゲート絶縁膜の絶縁破壊防止のためのゲート保護素子を設け、かつプロセスコントロールモニタＭＩＳＦＥＴの特性をウエハプロセス中に評価することが可能な半導体装置を提供することである。
【００１２】
【課題を解決するための手段】
本発明の一観点によると、半導体基板と、前記半導体基板の第２導電型の表面層内に配置され、電気的にフローティング状態にされた該第２導電型とは逆の第１導電型の第１のウェルと、前記第１のウェル内に配置された第２導電型のＦＥＴ用ウェルと、前記ＦＥＴ用ウェル内に形成され、ソース領域、ドレイン領域、該ソース領域とドレイン領域とに挟まれたチャネル領域、該チャネル領域上のゲート絶縁膜、及び該ゲート絶縁膜上のゲート電極を含むプロセスコントロールモニタＭＩＳＦＥＴと、前記第１のウェル内に配置された第２導電型の不純物拡散領域と、前記ゲート電極と前記不純物拡散領域とを電気的に接続する配線と、前記ゲート電極、ソース領域、及びドレイン領域のそれぞれに接続され、探針を接触させるためのパッドとを有する半導体装置が提供される。
【００１３】
ゲート電極に正または負の電圧を印加したとき、第１のウェルと不純物拡散領域との間のｐｎ接合、及び第１のウェルとＦＥＴ用ウェルとの間のｐｎ接合のいずれか一方が逆バイアスされる。逆バイアスされることにより、第１のウェルとＦＥＴ用ウェルとの間に電流が流れないため、プロセスコントロールモニタＭＩＳＦＥＴの本来の電流電圧特性を測定することができる。
【００１４】
【発明の実施の形態】
図１は、本発明の第１の参考例による半導体装置の断面図を示す。ｐ型シリコン基板１の表面層内に、ｐ型ウェル２及びｎ型ウェル３が形成されている。シリコン基板１の表面に形成されたフィールド酸化膜４により、各ウェルの表面に活性領域が画定されている。
【００１５】
ｐ型ウェル２内に、ｎチャネルＭＩＳＦＥＴ１０が形成されている。ＭＩＳＦＥＴ１０は、ｎ型のソース領域１０Ｓとドレイン領域１０Ｄ、その間に画定されたチャネル領域１０Ｃ、チャネル領域１０Ｃの上に形成されたゲート絶縁膜１０Ｉ、及びその上に形成されたゲート電極１０Ｇにより構成される。ｎ型ウェル３内にｐ型の不純物拡散領域５が形成されている。不純物拡散領域５は、配線６によりゲート電極１０Ｇに接続されている。
【００１６】
ｐ型ウェル２、ソース領域１０Ｓ、ゲート電極１０Ｇ、及びドレイン領域１０Ｄが、それぞれパッド２０、２１、２２、及び２３に接続されている。各パッドに探針を接触させ、パッドに対応する領域に所望の電圧を印加することができる。
【００１７】
以下、図１に示す半導体装置の製造方法を説明する。ＬＯＣＯＳ法により、ｐ型シリコン基板１の表面に厚さ３００ｎｍのフィールド酸化膜４を形成する。活性領域の表面を熱酸化してスルー酸化膜を形成し、ボロンイオンを注入してｐ型ウェル２を形成する。ボロンイオンの注入は、３回に分けて行う。１回目の注入条件は、加速エネルギ３００ｋｅＶ、ドーズ量３．０×１０13ｃｍ-2であり、２回目の注入条件は、加速エネルギ８０ｋｅＶ、ドーズ量２．０×１０12ｃｍ-2であり、３回目の注入条件は、加速エネルギ３０ｋｅＶ、ドーズ量１．０×１０13ｃｍ-2である。
【００１８】
次に、リンイオンを注入してｎ型ウェル３を形成する。リンイオンの注入は、３回に分けて行う。１回目の注入条件は、加速エネルギ６００ｋｅＶ、ドーズ量３．０×１０13ｃｍ-2であり、２回目の注入条件は、加速エネルギ２００ｋｅＶ、ドーズ量４．０×１０12ｃｍ-2であり、３回目の注入条件は、加速エネルギ８０ｋｅＶ、ドーズ量１．０５×１０13ｃｍ-2である。ｎ型ウェル３の形成と同時に、シリコン基板１の表面の他の領域にｐチャネルＭＩＳＦＥＴ用のウェルも形成される。
【００１９】
イオン注入後、スルー酸化膜を除去する。ウェット酸化により、活性領域の表面上に厚さ５ｎｍのＳｉＯ2 膜を形成する。このＳｉＯ2 膜はゲート絶縁膜１０Ｉになる。化学気相成長（ＣＶＤ）により、基板全面に厚さ１８０ｎｍのポリシリコン膜を成長させる。このポリシリコン膜のうちｎチャネルＭＩＳＦＥＴが形成される領域にのみ、リンイオンを加速エネルギ２０ｋｅＶ、ドーズ量４．０×１０15ｃｍ-2の条件で注入し、ｎ型化する。その後、このポリシリコン膜をパターニングしてゲート電極１０Ｇを残す。
【００２０】
ＭＩＳＦＥＴ１０を形成する領域に、ゲート電極１０Ｇをマスクとして砒素イオンとリンイオンを注入し、低濃度ドレイン構造（ＬＤＤ構造）の低濃度領域を形成する。砒素イオンの注入は、加速エネルギ１０ｋｅＶ、ドーズ量６．０×１０13ｃｍ-2の条件で行う。リンイオンの注入は、加速エネルギ１０ｋｅＶ、ドーズ量１．５×１０13ｃｍ-2の条件で行う。その後、１０００℃でラピッドサーマルアニールを行い、注入された不純物を活性化させる。
【００２１】
ゲート電極１０Ｇの側壁上に、サイドウォール絶縁膜１０Ｗを形成する。サイドウォール絶縁膜１０Ｗは、ＣＶＤにより基板全面にＳｉＯ2 膜を成長させた後、このＳｉＯ2 膜を反応性イオンエッチング（ＲＩＥ）により異方性エッチングして形成する。
【００２２】
ゲート電極１０Ｇとサイドウォール絶縁膜１０Ｗをマスクとして砒素イオンを注入し、ソース領域１０Ｓ及びドレイン領域１０Ｄを形成する。このイオン注入は、加速エネルギ４０ｋｅＶ、ドーズ量２．０×１０15ｃｍ-2の条件で行う。
【００２３】
次に、ｎ型ウェル３内にｐ型の不純物拡散領域５を形成する。不純物拡散領域５の形成は、フッ素イオンを、加速エネルギ１２ｋｅＶ、ドーズ量４．０×１０14ｃｍ-2の条件で注入し、さらにボロンイオンを加速エネルギ７ｋｅＶ、ドーズ量２．０×１０15ｃｍ-2の条件で注入することにより行う。
【００２４】
フッ素を注入することにより、ゲート絶縁膜のバイアス温度特性（ＢＴ特性）を改善することができる。フッ素イオンの注入ドーズ量が１０15ｃｍ-2オーダになると、ボロンの突き抜けやゲート絶縁膜の厚膜化等の不具合が生ずる。フッ化ボロンイオンを注入する場合には、フッ素の注入量とボロンの注入量とを独立に制御することができないが、上述のようにフッ素の注入とボロンの注入とを分けて行うことにより、フッ素注入量とボロン注入量とを独立に制御することが可能になる。なお、ＢＴ特性等に問題が生じないのであれば、フッ化ボロンイオンを注入してもよい。
【００２５】
温度１０００℃でラピッドサーマルアニール（ＲＴＡ）を行い、イオン注入された不純物を活性化させる。なお、周知のシリサイド技術を用いて、ソース領域１０Ｓ、ドレイン領域１０Ｄ、不純物拡散領域５、及びゲート電極１０Ｇの上に、Ｃｏ、Ｔｉ等の高融点金属のシリサイド膜を形成してもよい。
【００２６】
その後、層間絶縁膜の形成、コンタクトホールの開口、及びアルミニウム配線の形成を行う。配線層の最上層に、パッド２０〜２３を形成する。
【００２７】
不純物拡散領域５、ｎ型ウェル３及びシリコン基板１によりｐｎｐトランジスタが構成される。このｐｎｐトランジスタのベース開放時のコレクタエミッタ間ブレークダウン電圧（ＢＶＣＥＯ）よりも高い電圧が、不純物拡散領域５とシリコン基板１との間に印加されると、両者の間が導通する。このＢＶＣＥＯは、ゲート絶縁膜１０Ｉの絶縁破壊電圧よりも小さい。
【００２８】
配線６でゲート電極１０Ｇと不純物拡散領域５とを結線した後は、ゲート電極１０Ｇに電荷が蓄積されてゲート電極１０Ｇとチャネル１０Ｃ間にＢＶＣＥＯ以上の電圧が発生すると、蓄積された電荷が不純物拡散領域５及びｎ型ウェル３を通して基板１に流れる。このように、不純物拡散領域５、ｎ型ウェル３、及びシリコン基板１から構成されるｐｎｐトランジスタがゲート保護素子として働き、ゲート絶縁膜１０Ｉの絶縁破壊を防止することができる。
【００２９】
図２に、ＭＩＳＦＥＴ１０の電流電圧特性の測定結果を示す。パッド２０及び２１を接地し、パッド２３に２．５Ｖの電圧を印加する。パッド２２に印加する電圧を変化させ、ドレイン電流を測定することにより、ＭＩＳＦＥＴ１０の電流電圧特性を測定することができる。図２中の破線がＭＩＳＦＥＴ１０の電流電圧特性を示す。参考のために、図５の従来例によるＭＩＳＦＥＴの電流電圧特性の測定結果を実線で示す。横軸はゲート電圧ＶGSを単位Ｖで表し、縦軸はドレイン電流を単位Ａで表す。
【００３０】
図５の従来例によるＭＩＳＦＥＴの場合には、第１の参考例によるＭＩＳＦＥＴの場合に比べて、ゲート電圧が−０．５Ｖ以下の領域で大きなドレイン電流が観測されている。これは、図５の不純物拡散領域１０７とｐ型ウェル１０１との間のｐｎ接合が順バイアスされ、不純物拡散領域１０７、ｐ型ウェル１０１、及びドレイン領域１０４からなるｎｐｎトランジスタが導通するためである。
【００３１】
これに対し、第１の参考例の場合には、ゲート電極１０Ｇに反転側電圧、すなわち正電圧を印加した場合には、ｎ型ウェル３とシリコン基板１との間のｐｎ接合が逆バイアスされるため、ゲート電極１０Ｇと基板１との間に電流は流れない。ゲート電極１０Ｇに蓄積側電圧、すなわち負電圧を印加した場合には、不純物拡散領域５とｎ型ウェル３との間のｐｎ接合が逆バイアスされるため、ゲート電極１０Ｇと基板１との間に電流は流れない。ゲート電極１０Ｇに正負いずれの極性の電圧を印加しても、ゲート保護素子に電流が流れないため、ＭＩＳＦＥＴ１０の本来の電流電圧特性を測定することができる。
【００３２】
第１の参考例のＭＩＳＦＥＴは、図２の破線で示すように、ゲート電圧が約−０．５Ｖのときにカットオフする。ＭＩＳＦＥＴがカットオフするのに十分な電圧をゲート電極１０Ｇに印加したとき、不純物拡散領域５とｎ型ウェル３との間のｐｎ接合が逆バイアスされる。このため、不純物拡散領域５とチャネル領域１０Ｃとの間が非導通状態になり、ＭＩＳＦＥＴ１０の閾値電圧を測定することが可能になる。
【００３３】
第１の参考例では、ｎ型ウェル３のｎ型領域が、ｐ型不純物拡散領域５、ｎ型ウェル３、及びｐ型シリコン基板１により構成されるｐｎｐトランジスタのベースとして働く。ＭＩＳＦＥＴ１０の本来の電流電圧特性を測定するためには、ゲート電圧の測定範囲内で、このｐｎｐトランジスタが導通しなければよい。ｎ型ウェル３のｎ型領域を、いずれかの電位に固定することなくフローティング状態としておくことにより、この要請を満たすことができる。第１の参考例では、ｎ型ウェル３のｎ型領域が、ｐ型不純物拡散領域５またはシリコン基板１のｐ型領域を介してのみ、パッド等の導電性領域に電気的に接続される。その結果、ｎ型ウェル３のｎ型領域が電気的にフローティング状態にされ得ることになる。
【００３４】
図１では、ｎチャネルＭＩＳＦＥＴを保護する場合を説明した。ｎ型ウェル内に形成されたｐチャネルＭＩＳＦＥＴのゲート電極を、不純物拡散領域５に接続すると、ｐチャネルＭＩＳＦＥＴを保護することもできる。
【００３５】
次に、図３を参照して、第２の参考例について説明する。第１の参考例では、ｐ型シリコン基板を用い、ｐ型ウェル内にｎチャネルＭＩＳＦＥＴを形成する場合を説明したが、第２の参考例では、ｐ型シリコン基板を用い、ｎ型ウェル内にｐチャネルＭＩＳＦＥＴを形成する。
【００３６】
図３に示すように、ｐ型シリコン基板３１の表面層内に、ｎ型ウェル３３が形成されている。フィールド酸化膜３５により、ｎ型ウェル３３の表面内に複数の活性領域が画定されている。
【００３７】
ｎ型ウェル３３内に、ｐチャネルＭＩＳＦＥＴ４０が形成されている。ＭＩＳＦＥＴ４０は、ソース領域４０Ｓ、ドレイン領域４０Ｄ、チャネル領域４０Ｃ、ゲート絶縁膜４０Ｉ、及びゲート電極４０Ｇから構成される。ゲート絶縁膜４０Ｉの厚さは７ｎｍである。ゲート電極４０Ｇは、厚さ５０ｎｍのアモルファスシリコン膜と厚さ１５０ｎｍのタングステンシリサイド膜との２層構造を有する。
【００３８】
ｎ型ウェル３２内の他の領域に、ｐ型ウェル３４が形成されており、その中にｎ型不純物拡散領域３６が形成されている。ｎ型不純物拡散領域３６は、配線３７によりゲート電極４０Ｇに接続されている。ｎ型ウェル３２、ソース領域４０Ｓ、ゲート電極４０Ｇ、及びドレイン領域４０Ｄは、それぞれパッド５０、５１、５２、及び５３に接続されている。
【００３９】
図３に示す半導体装置の製造方法は、図１に示す半導体装置の製造方法と基本的に同様であるため、ここでは、各ウェル及び不純物拡散領域のイオン注入の条件のみを示す。
【００４０】
ｎ型ウェル３２は、リンイオンを加速エネルギ１８０ｋｅＶ、ドーズ量１．５×１０１３ｃｍ−２の条件で注入することにより形成される。ｐ型ウェル３４は、ボロンイオンを２回に分けて注入することにより形成される。１回目の注入条件は、加速エネルギ１８０ｋｅＶ、ドーズ量１．５×１０１３ｃｍ−２であり、２回目の注入条件は、加速エネルギ１１５ｋｅＶ、ドーズ量１．０×１０１３ｃｍ−２である。なお、図には示さないが、ｎチャネルＭＩＳＦＥＴ用のｐ型ウェルは、ボロンイオンを加速エネルギ１８０ｋｅＶ、ドーズ量８．０×１０１２ｃｍ−２の条件と、加速エネルギ３０ｋｅＶ、ドーズ量２．７×１０１２ｃｍ−２の条件で、２回注入することにより形成される。
【００４１】
ＬＤＤ構造の低濃度領域は、フッ化ボロンイオンを、加速エネルギ２０ｋｅＶ、ドーズ量１．０×１０13ｃｍ-2の条件で注入して形成される。ソース領域４０Ｓ及びドレイン領域４０Ｄは、弗化ボロンイオンを、加速エネルギ２０ｋｅＶ、ドーズ量３．０×１０15ｃｍ-2の条件で注入して形成される。ｎ型不純物拡散領域３６は、砒素イオンを、加速エネルギ３０ｋｅＶ、ドーズ量１．０×１０15ｃｍ-2の条件で注入して形成される。
【００４２】
第２の参考例の場合には、ゲート電極４０Ｇが、ｎ型不純物拡散領域３６とｐ型ウェル３４を介してｎ型ウェル３２に接続される。このため、第１の参考例の場合と同様に、ゲート絶縁膜４０Ｉの絶縁破壊を防止できるとともに、ＭＩＳＦＥＴ４０の本来の電流電圧特性を測定することができる。
【００４３】
図３では、ｎ型ウェル内のｐチャネルＭＩＳＦＥＴを保護する場合を説明した。ｐ型ウェル内のｎチャネルＭＩＳＦＥＴのゲート電極を不純物拡散領域３６に接続すると、ｎチャネルＭＩＳＦＥＴを保護することもできる。
【００４４】
次に、図４（Ａ）を参照して第３の参考例について説明する。第３の参考例による半導体装置は、トリプルウェル構造を有する。
【００４５】
図４（Ａ）は、第３の参考例による半導体装置の断面図を示す。ｐ型シリコン基板６０の表面層内にｎ型ウェル６１が形成されている。ｎ型ウェル６１内に、２つのｎ型ウェル内ｐ型ウェル６２及び６３が形成されている。フィールド酸化膜７２により、各ウェルの表面に活性領域が画定されている。
【００４６】
ｐ型ウェル６２内に、ｎチャネルＭＩＳＦＥＴ６５が形成されている。ｐ型ウェル６３内にｎ型不純物拡散領域６４が形成されている。ｎ型不純物拡散領域６４は、配線６６によりＭＩＳＦＥＴ６５のゲート電極に接続されている。ｐ型ウェル６２、ＭＩＳＦＥＴ６５のソース領域、ゲート電極、ドレイン領域、及びｎ型ウェル６１は、それぞれパッド６７〜７１に接続されている。
【００４７】
ゲート電極に正または負の電圧を印加したとき、ｎ型不純物拡散領域６４とｐ型ウェル６３との間のｐｎ接合、及びｐ型ウェル６３とｎ型ウェル６１との間のｐｎ接合のいずれかが逆バイアスされる。このため、ＭＩＳＦＥＴ６５の本来の電流電圧特性を測定することができる。
【００４８】
図４（Ａ）において、ｎ型不純物拡散領域６４を設けず、パッド６９をｐ型ウェル６３に直接接続してもよいであろう。この場合、ｐ型ウェル６３、ｎ型ウェル６１、及びｐ型ウェル６２によりｐｎｐバイポーラトランジスタが構成され、これが保護素子として機能する。ｐ型ウェル６３に印加される電圧よりも高い電圧をパッド７１、すなわちバイポーラトランジスタのベースに印加しておくと、ｐ型ウェル６３とｎ型ウェル６１との間のｐｎ接合が常に逆バイアスされる。このため、ＭＩＳＦＥＴ６５の本来の電流電圧特性を測定することができる。
【００４９】
パッド７１に高い電圧を印加することは、図１に示す第１の参考例において、ｎ型ウェル３に高い電圧を印加することに相当する。この場合には、ｎ型ウェル３にもパッドを設け、５つのパッドを用いてＭＩＳＦＥＴの特性を測定することになる。第１及び第２の参考例では、保護素子として機能するバイポーラトランジスタのベースを開放状態としている。このため、４つのパッドを用いてＭＩＳＦＥＴの特性を測定することができる。より少ないパッドを用いてＭＩＳＦＥＴの特性を測定するためには、第１若しくは第２の参考例のように、保護素子として機能するバイポーラトランジスタのベースを開放状態にしておくことが好ましい。
【００５０】
図４（Ｂ）は、本発明の実施例による半導体装置の断面図を示す。第３の参考例では、ＭＩＳＦＥＴ６５のゲート電極が、ｎ型不純物拡散領域６４とｐ型ウェル６３を介してｎ型ウェル６１に接続されていたが、この実施例では、ゲート電極がｐ型不純物拡散領域６４ａを介してｎ型ウェル６１に接続されている。ｎ型ウェル６１はフローティング状態とされ、第３の参考例のパッド７１の代わりに、パッド７１ａがｐ型シリコン基板６０に接続されている。その他の構成は、図４（Ａ）に示す第３の参考例の構成と同様である。
【００５１】
この実施例の場合には、不純物拡散領域６４ａ、ｎ型ウェル６１、及びシリコン基板６０から構成されるｐｎｐトランジスタがゲート保護素子として働く。さらに、この実施例では、ＭＩＳＦＥＴ６５の電流電圧特性の測定中に、ｐ型不純物拡散領域６４ａとｎ型ウェル６１との間のｐｎ接合、またはｎ型ウェル６１とｐ型ウェル６２との間のｐｎ接合が逆バイアスされる。このため、ＭＩＳＦＥＴ６５の本来の電流電圧特性を測定することができる。
【００５２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、ウエハプロセス中にＭＩＳＦＥＴのゲート電極に蓄積される電荷を、ゲート保護素子を通して基板に流すことができる。このため、ゲート絶縁膜の絶縁破壊を防止することができる。また、ＭＩＳＦＥＴの電流電圧特性の測定の際に、ゲート保護素子を通して電流が流れないため、ＭＩＳＦＥＴ本来の特性を測定することができる。
【図面の簡単な説明】
【図１】 第１の参考例による半導体装置の断面図である。
【図２】 第１の参考例による半導体装置のＭＩＳＦＥＴの電流電圧特性の測定結果を示すグラフである。
【図３】 第２の参考例による半導体装置の断面図である。
【図４】 （Ａ）は、第３の参考例による半導体装置の断面図であり、（Ｂ）は、実施例による半導体装置の断面図である。
【図５】 従来例による半導体装置の断面図である。
【発明の属する技術分野】
本発明は、半導体装置に関し、特にウエハプロセス中に電流電圧特性を評価することができるプロセスコントロールモニタＭＩＳＦＥＴを有する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の製造工程中に、半導体基板上に形成されたＭＩＳＦＥＴの特性を評価するために、所望の電子回路の他にプロセスコントロールモニタ（ＰＣＭ）トランジスタが形成される。電子回路内のＭＩＳＦＥＴのゲート電極は、通常、配線により半導体基板表面の不純物拡散領域に接続される。これに対し、ＰＣＭトランジスタのゲート電極は、半導体基板に接続する必要がない。ゲート電極を半導体基板に接続しない状態でプラズマ処理等を行うと、ゲート電極に電荷が蓄積され、その下のゲート絶縁膜が絶縁破壊し易くなる。ゲート絶縁膜の絶縁破壊を防止するために、ゲート保護素子が設けられる。
【０００３】
図５は、従来のＰＣＭトランジスタとゲート保護素子の断面図を示す。ｐ型シリコン基板１００の表面層内にｐ型ウェル１０１が形成されている。フィールド酸化膜１０２により、ｐ型ウェル１０１の表面に活性領域が画定されている。
【０００４】
ｐ型ウェル１０１内の１つの活性領域内に、ソース領域１０３、ドレイン領域１０４、ゲート電極１０５、及びゲート絶縁膜１０６を含むＭＩＳＦＥＴが形成されている。ｐ型ウェル１０１の表面の他の活性領域内に、ｎ型の不純物拡散領域１０７が形成されている。ゲート電極１０５が、配線１１５により不純物拡散領域１０７に接続されている。
【０００５】
ソース領域１０３、ドレイン領域１０４、ゲート電極１０５は、それぞれ探針接触用のパッド１０９、１１１、及び１１０に接続されている。ｐ型ウェル１０１は、パッド１０８に接続されている。各パッド１０８〜１１１に所望の電圧を印加し、ＭＩＳＦＥＴの電流電圧特性を測定することができる。
【０００６】
ウエハプロセス中にゲート電極１０５内に蓄積された電荷は、配線１１５及び不純物拡散領域１０７を通って基板に流れる。不純物拡散領域１０７とｐ型ウェル１０１との間のｐｎ接合のブレークダウン電圧を、ゲート絶縁膜１０６が絶縁破壊する電圧よりも小さくしておくことにより、ゲート絶縁膜１０６の絶縁破壊を防止することができる。
【０００７】
【発明が解決しようとする課題】
図５に示すＭＩＳＦＥＴが、例えばｎチャネルのディプレッション型ＭＩＳＦＥＴである場合を考える。ＭＩＳＦＥＴの閾値が負であるため、閾値を測定するためには、ｐ型ウェル１０１に対してゲート電極１０５に負電圧を印加する必要がある。このとき、不純物拡散領域１０７とｐ型ウェル１０１との間のｐｎ接合が順バイアスされる。ゲート電極１０５に−０．６Ｖよりも低い電圧を印加すると、ｐ型ウェル１０１から不純物拡散領域１０７に向かって順方向電流が流れる。
【０００８】
この順方向電流により、不純物拡散領域１０７、ｐ型ウェル１０１、及びドレイン領域１０４を、それぞれエミッタ、ベース、及びコレクタとするｎｐｎトランジスタが導通状態になる。この結果、ドレイン電流が増加し、本来の素子特性を測定することができなくなる。
【０００９】
本発明の目的は、ＭＩＳＦＥＴのゲート絶縁膜の絶縁破壊防止のためのゲート保護素子を設け、かつプロセスコントロールモニタＭＩＳＦＥＴの特性をウエハプロセス中に評価することが可能な半導体装置を提供することである。
【００１２】
【課題を解決するための手段】
本発明の一観点によると、半導体基板と、前記半導体基板の第２導電型の表面層内に配置され、電気的にフローティング状態にされた該第２導電型とは逆の第１導電型の第１のウェルと、前記第１のウェル内に配置された第２導電型のＦＥＴ用ウェルと、前記ＦＥＴ用ウェル内に形成され、ソース領域、ドレイン領域、該ソース領域とドレイン領域とに挟まれたチャネル領域、該チャネル領域上のゲート絶縁膜、及び該ゲート絶縁膜上のゲート電極を含むプロセスコントロールモニタＭＩＳＦＥＴと、前記第１のウェル内に配置された第２導電型の不純物拡散領域と、前記ゲート電極と前記不純物拡散領域とを電気的に接続する配線と、前記ゲート電極、ソース領域、及びドレイン領域のそれぞれに接続され、探針を接触させるためのパッドとを有する半導体装置が提供される。
【００１３】
ゲート電極に正または負の電圧を印加したとき、第１のウェルと不純物拡散領域との間のｐｎ接合、及び第１のウェルとＦＥＴ用ウェルとの間のｐｎ接合のいずれか一方が逆バイアスされる。逆バイアスされることにより、第１のウェルとＦＥＴ用ウェルとの間に電流が流れないため、プロセスコントロールモニタＭＩＳＦＥＴの本来の電流電圧特性を測定することができる。
【００１４】
【発明の実施の形態】
図１は、本発明の第１の参考例による半導体装置の断面図を示す。ｐ型シリコン基板１の表面層内に、ｐ型ウェル２及びｎ型ウェル３が形成されている。シリコン基板１の表面に形成されたフィールド酸化膜４により、各ウェルの表面に活性領域が画定されている。
【００１５】
ｐ型ウェル２内に、ｎチャネルＭＩＳＦＥＴ１０が形成されている。ＭＩＳＦＥＴ１０は、ｎ型のソース領域１０Ｓとドレイン領域１０Ｄ、その間に画定されたチャネル領域１０Ｃ、チャネル領域１０Ｃの上に形成されたゲート絶縁膜１０Ｉ、及びその上に形成されたゲート電極１０Ｇにより構成される。ｎ型ウェル３内にｐ型の不純物拡散領域５が形成されている。不純物拡散領域５は、配線６によりゲート電極１０Ｇに接続されている。
【００１６】
ｐ型ウェル２、ソース領域１０Ｓ、ゲート電極１０Ｇ、及びドレイン領域１０Ｄが、それぞれパッド２０、２１、２２、及び２３に接続されている。各パッドに探針を接触させ、パッドに対応する領域に所望の電圧を印加することができる。
【００１７】
以下、図１に示す半導体装置の製造方法を説明する。ＬＯＣＯＳ法により、ｐ型シリコン基板１の表面に厚さ３００ｎｍのフィールド酸化膜４を形成する。活性領域の表面を熱酸化してスルー酸化膜を形成し、ボロンイオンを注入してｐ型ウェル２を形成する。ボロンイオンの注入は、３回に分けて行う。１回目の注入条件は、加速エネルギ３００ｋｅＶ、ドーズ量３．０×１０13ｃｍ-2であり、２回目の注入条件は、加速エネルギ８０ｋｅＶ、ドーズ量２．０×１０12ｃｍ-2であり、３回目の注入条件は、加速エネルギ３０ｋｅＶ、ドーズ量１．０×１０13ｃｍ-2である。
【００１８】
次に、リンイオンを注入してｎ型ウェル３を形成する。リンイオンの注入は、３回に分けて行う。１回目の注入条件は、加速エネルギ６００ｋｅＶ、ドーズ量３．０×１０13ｃｍ-2であり、２回目の注入条件は、加速エネルギ２００ｋｅＶ、ドーズ量４．０×１０12ｃｍ-2であり、３回目の注入条件は、加速エネルギ８０ｋｅＶ、ドーズ量１．０５×１０13ｃｍ-2である。ｎ型ウェル３の形成と同時に、シリコン基板１の表面の他の領域にｐチャネルＭＩＳＦＥＴ用のウェルも形成される。
【００１９】
イオン注入後、スルー酸化膜を除去する。ウェット酸化により、活性領域の表面上に厚さ５ｎｍのＳｉＯ2 膜を形成する。このＳｉＯ2 膜はゲート絶縁膜１０Ｉになる。化学気相成長（ＣＶＤ）により、基板全面に厚さ１８０ｎｍのポリシリコン膜を成長させる。このポリシリコン膜のうちｎチャネルＭＩＳＦＥＴが形成される領域にのみ、リンイオンを加速エネルギ２０ｋｅＶ、ドーズ量４．０×１０15ｃｍ-2の条件で注入し、ｎ型化する。その後、このポリシリコン膜をパターニングしてゲート電極１０Ｇを残す。
【００２０】
ＭＩＳＦＥＴ１０を形成する領域に、ゲート電極１０Ｇをマスクとして砒素イオンとリンイオンを注入し、低濃度ドレイン構造（ＬＤＤ構造）の低濃度領域を形成する。砒素イオンの注入は、加速エネルギ１０ｋｅＶ、ドーズ量６．０×１０13ｃｍ-2の条件で行う。リンイオンの注入は、加速エネルギ１０ｋｅＶ、ドーズ量１．５×１０13ｃｍ-2の条件で行う。その後、１０００℃でラピッドサーマルアニールを行い、注入された不純物を活性化させる。
【００２１】
ゲート電極１０Ｇの側壁上に、サイドウォール絶縁膜１０Ｗを形成する。サイドウォール絶縁膜１０Ｗは、ＣＶＤにより基板全面にＳｉＯ2 膜を成長させた後、このＳｉＯ2 膜を反応性イオンエッチング（ＲＩＥ）により異方性エッチングして形成する。
【００２２】
ゲート電極１０Ｇとサイドウォール絶縁膜１０Ｗをマスクとして砒素イオンを注入し、ソース領域１０Ｓ及びドレイン領域１０Ｄを形成する。このイオン注入は、加速エネルギ４０ｋｅＶ、ドーズ量２．０×１０15ｃｍ-2の条件で行う。
【００２３】
次に、ｎ型ウェル３内にｐ型の不純物拡散領域５を形成する。不純物拡散領域５の形成は、フッ素イオンを、加速エネルギ１２ｋｅＶ、ドーズ量４．０×１０14ｃｍ-2の条件で注入し、さらにボロンイオンを加速エネルギ７ｋｅＶ、ドーズ量２．０×１０15ｃｍ-2の条件で注入することにより行う。
【００２４】
フッ素を注入することにより、ゲート絶縁膜のバイアス温度特性（ＢＴ特性）を改善することができる。フッ素イオンの注入ドーズ量が１０15ｃｍ-2オーダになると、ボロンの突き抜けやゲート絶縁膜の厚膜化等の不具合が生ずる。フッ化ボロンイオンを注入する場合には、フッ素の注入量とボロンの注入量とを独立に制御することができないが、上述のようにフッ素の注入とボロンの注入とを分けて行うことにより、フッ素注入量とボロン注入量とを独立に制御することが可能になる。なお、ＢＴ特性等に問題が生じないのであれば、フッ化ボロンイオンを注入してもよい。
【００２５】
温度１０００℃でラピッドサーマルアニール（ＲＴＡ）を行い、イオン注入された不純物を活性化させる。なお、周知のシリサイド技術を用いて、ソース領域１０Ｓ、ドレイン領域１０Ｄ、不純物拡散領域５、及びゲート電極１０Ｇの上に、Ｃｏ、Ｔｉ等の高融点金属のシリサイド膜を形成してもよい。
【００２６】
その後、層間絶縁膜の形成、コンタクトホールの開口、及びアルミニウム配線の形成を行う。配線層の最上層に、パッド２０〜２３を形成する。
【００２７】
不純物拡散領域５、ｎ型ウェル３及びシリコン基板１によりｐｎｐトランジスタが構成される。このｐｎｐトランジスタのベース開放時のコレクタエミッタ間ブレークダウン電圧（ＢＶＣＥＯ）よりも高い電圧が、不純物拡散領域５とシリコン基板１との間に印加されると、両者の間が導通する。このＢＶＣＥＯは、ゲート絶縁膜１０Ｉの絶縁破壊電圧よりも小さい。
【００２８】
配線６でゲート電極１０Ｇと不純物拡散領域５とを結線した後は、ゲート電極１０Ｇに電荷が蓄積されてゲート電極１０Ｇとチャネル１０Ｃ間にＢＶＣＥＯ以上の電圧が発生すると、蓄積された電荷が不純物拡散領域５及びｎ型ウェル３を通して基板１に流れる。このように、不純物拡散領域５、ｎ型ウェル３、及びシリコン基板１から構成されるｐｎｐトランジスタがゲート保護素子として働き、ゲート絶縁膜１０Ｉの絶縁破壊を防止することができる。
【００２９】
図２に、ＭＩＳＦＥＴ１０の電流電圧特性の測定結果を示す。パッド２０及び２１を接地し、パッド２３に２．５Ｖの電圧を印加する。パッド２２に印加する電圧を変化させ、ドレイン電流を測定することにより、ＭＩＳＦＥＴ１０の電流電圧特性を測定することができる。図２中の破線がＭＩＳＦＥＴ１０の電流電圧特性を示す。参考のために、図５の従来例によるＭＩＳＦＥＴの電流電圧特性の測定結果を実線で示す。横軸はゲート電圧ＶGSを単位Ｖで表し、縦軸はドレイン電流を単位Ａで表す。
【００３０】
図５の従来例によるＭＩＳＦＥＴの場合には、第１の参考例によるＭＩＳＦＥＴの場合に比べて、ゲート電圧が−０．５Ｖ以下の領域で大きなドレイン電流が観測されている。これは、図５の不純物拡散領域１０７とｐ型ウェル１０１との間のｐｎ接合が順バイアスされ、不純物拡散領域１０７、ｐ型ウェル１０１、及びドレイン領域１０４からなるｎｐｎトランジスタが導通するためである。
【００３１】
これに対し、第１の参考例の場合には、ゲート電極１０Ｇに反転側電圧、すなわち正電圧を印加した場合には、ｎ型ウェル３とシリコン基板１との間のｐｎ接合が逆バイアスされるため、ゲート電極１０Ｇと基板１との間に電流は流れない。ゲート電極１０Ｇに蓄積側電圧、すなわち負電圧を印加した場合には、不純物拡散領域５とｎ型ウェル３との間のｐｎ接合が逆バイアスされるため、ゲート電極１０Ｇと基板１との間に電流は流れない。ゲート電極１０Ｇに正負いずれの極性の電圧を印加しても、ゲート保護素子に電流が流れないため、ＭＩＳＦＥＴ１０の本来の電流電圧特性を測定することができる。
【００３２】
第１の参考例のＭＩＳＦＥＴは、図２の破線で示すように、ゲート電圧が約−０．５Ｖのときにカットオフする。ＭＩＳＦＥＴがカットオフするのに十分な電圧をゲート電極１０Ｇに印加したとき、不純物拡散領域５とｎ型ウェル３との間のｐｎ接合が逆バイアスされる。このため、不純物拡散領域５とチャネル領域１０Ｃとの間が非導通状態になり、ＭＩＳＦＥＴ１０の閾値電圧を測定することが可能になる。
【００３３】
第１の参考例では、ｎ型ウェル３のｎ型領域が、ｐ型不純物拡散領域５、ｎ型ウェル３、及びｐ型シリコン基板１により構成されるｐｎｐトランジスタのベースとして働く。ＭＩＳＦＥＴ１０の本来の電流電圧特性を測定するためには、ゲート電圧の測定範囲内で、このｐｎｐトランジスタが導通しなければよい。ｎ型ウェル３のｎ型領域を、いずれかの電位に固定することなくフローティング状態としておくことにより、この要請を満たすことができる。第１の参考例では、ｎ型ウェル３のｎ型領域が、ｐ型不純物拡散領域５またはシリコン基板１のｐ型領域を介してのみ、パッド等の導電性領域に電気的に接続される。その結果、ｎ型ウェル３のｎ型領域が電気的にフローティング状態にされ得ることになる。
【００３４】
図１では、ｎチャネルＭＩＳＦＥＴを保護する場合を説明した。ｎ型ウェル内に形成されたｐチャネルＭＩＳＦＥＴのゲート電極を、不純物拡散領域５に接続すると、ｐチャネルＭＩＳＦＥＴを保護することもできる。
【００３５】
次に、図３を参照して、第２の参考例について説明する。第１の参考例では、ｐ型シリコン基板を用い、ｐ型ウェル内にｎチャネルＭＩＳＦＥＴを形成する場合を説明したが、第２の参考例では、ｐ型シリコン基板を用い、ｎ型ウェル内にｐチャネルＭＩＳＦＥＴを形成する。
【００３６】
図３に示すように、ｐ型シリコン基板３１の表面層内に、ｎ型ウェル３３が形成されている。フィールド酸化膜３５により、ｎ型ウェル３３の表面内に複数の活性領域が画定されている。
【００３７】
ｎ型ウェル３３内に、ｐチャネルＭＩＳＦＥＴ４０が形成されている。ＭＩＳＦＥＴ４０は、ソース領域４０Ｓ、ドレイン領域４０Ｄ、チャネル領域４０Ｃ、ゲート絶縁膜４０Ｉ、及びゲート電極４０Ｇから構成される。ゲート絶縁膜４０Ｉの厚さは７ｎｍである。ゲート電極４０Ｇは、厚さ５０ｎｍのアモルファスシリコン膜と厚さ１５０ｎｍのタングステンシリサイド膜との２層構造を有する。
【００３８】
ｎ型ウェル３２内の他の領域に、ｐ型ウェル３４が形成されており、その中にｎ型不純物拡散領域３６が形成されている。ｎ型不純物拡散領域３６は、配線３７によりゲート電極４０Ｇに接続されている。ｎ型ウェル３２、ソース領域４０Ｓ、ゲート電極４０Ｇ、及びドレイン領域４０Ｄは、それぞれパッド５０、５１、５２、及び５３に接続されている。
【００３９】
図３に示す半導体装置の製造方法は、図１に示す半導体装置の製造方法と基本的に同様であるため、ここでは、各ウェル及び不純物拡散領域のイオン注入の条件のみを示す。
【００４０】
ｎ型ウェル３２は、リンイオンを加速エネルギ１８０ｋｅＶ、ドーズ量１．５×１０１３ｃｍ−２の条件で注入することにより形成される。ｐ型ウェル３４は、ボロンイオンを２回に分けて注入することにより形成される。１回目の注入条件は、加速エネルギ１８０ｋｅＶ、ドーズ量１．５×１０１３ｃｍ−２であり、２回目の注入条件は、加速エネルギ１１５ｋｅＶ、ドーズ量１．０×１０１３ｃｍ−２である。なお、図には示さないが、ｎチャネルＭＩＳＦＥＴ用のｐ型ウェルは、ボロンイオンを加速エネルギ１８０ｋｅＶ、ドーズ量８．０×１０１２ｃｍ−２の条件と、加速エネルギ３０ｋｅＶ、ドーズ量２．７×１０１２ｃｍ−２の条件で、２回注入することにより形成される。
【００４１】
ＬＤＤ構造の低濃度領域は、フッ化ボロンイオンを、加速エネルギ２０ｋｅＶ、ドーズ量１．０×１０13ｃｍ-2の条件で注入して形成される。ソース領域４０Ｓ及びドレイン領域４０Ｄは、弗化ボロンイオンを、加速エネルギ２０ｋｅＶ、ドーズ量３．０×１０15ｃｍ-2の条件で注入して形成される。ｎ型不純物拡散領域３６は、砒素イオンを、加速エネルギ３０ｋｅＶ、ドーズ量１．０×１０15ｃｍ-2の条件で注入して形成される。
【００４２】
第２の参考例の場合には、ゲート電極４０Ｇが、ｎ型不純物拡散領域３６とｐ型ウェル３４を介してｎ型ウェル３２に接続される。このため、第１の参考例の場合と同様に、ゲート絶縁膜４０Ｉの絶縁破壊を防止できるとともに、ＭＩＳＦＥＴ４０の本来の電流電圧特性を測定することができる。
【００４３】
図３では、ｎ型ウェル内のｐチャネルＭＩＳＦＥＴを保護する場合を説明した。ｐ型ウェル内のｎチャネルＭＩＳＦＥＴのゲート電極を不純物拡散領域３６に接続すると、ｎチャネルＭＩＳＦＥＴを保護することもできる。
【００４４】
次に、図４（Ａ）を参照して第３の参考例について説明する。第３の参考例による半導体装置は、トリプルウェル構造を有する。
【００４５】
図４（Ａ）は、第３の参考例による半導体装置の断面図を示す。ｐ型シリコン基板６０の表面層内にｎ型ウェル６１が形成されている。ｎ型ウェル６１内に、２つのｎ型ウェル内ｐ型ウェル６２及び６３が形成されている。フィールド酸化膜７２により、各ウェルの表面に活性領域が画定されている。
【００４６】
ｐ型ウェル６２内に、ｎチャネルＭＩＳＦＥＴ６５が形成されている。ｐ型ウェル６３内にｎ型不純物拡散領域６４が形成されている。ｎ型不純物拡散領域６４は、配線６６によりＭＩＳＦＥＴ６５のゲート電極に接続されている。ｐ型ウェル６２、ＭＩＳＦＥＴ６５のソース領域、ゲート電極、ドレイン領域、及びｎ型ウェル６１は、それぞれパッド６７〜７１に接続されている。
【００４７】
ゲート電極に正または負の電圧を印加したとき、ｎ型不純物拡散領域６４とｐ型ウェル６３との間のｐｎ接合、及びｐ型ウェル６３とｎ型ウェル６１との間のｐｎ接合のいずれかが逆バイアスされる。このため、ＭＩＳＦＥＴ６５の本来の電流電圧特性を測定することができる。
【００４８】
図４（Ａ）において、ｎ型不純物拡散領域６４を設けず、パッド６９をｐ型ウェル６３に直接接続してもよいであろう。この場合、ｐ型ウェル６３、ｎ型ウェル６１、及びｐ型ウェル６２によりｐｎｐバイポーラトランジスタが構成され、これが保護素子として機能する。ｐ型ウェル６３に印加される電圧よりも高い電圧をパッド７１、すなわちバイポーラトランジスタのベースに印加しておくと、ｐ型ウェル６３とｎ型ウェル６１との間のｐｎ接合が常に逆バイアスされる。このため、ＭＩＳＦＥＴ６５の本来の電流電圧特性を測定することができる。
【００４９】
パッド７１に高い電圧を印加することは、図１に示す第１の参考例において、ｎ型ウェル３に高い電圧を印加することに相当する。この場合には、ｎ型ウェル３にもパッドを設け、５つのパッドを用いてＭＩＳＦＥＴの特性を測定することになる。第１及び第２の参考例では、保護素子として機能するバイポーラトランジスタのベースを開放状態としている。このため、４つのパッドを用いてＭＩＳＦＥＴの特性を測定することができる。より少ないパッドを用いてＭＩＳＦＥＴの特性を測定するためには、第１若しくは第２の参考例のように、保護素子として機能するバイポーラトランジスタのベースを開放状態にしておくことが好ましい。
【００５０】
図４（Ｂ）は、本発明の実施例による半導体装置の断面図を示す。第３の参考例では、ＭＩＳＦＥＴ６５のゲート電極が、ｎ型不純物拡散領域６４とｐ型ウェル６３を介してｎ型ウェル６１に接続されていたが、この実施例では、ゲート電極がｐ型不純物拡散領域６４ａを介してｎ型ウェル６１に接続されている。ｎ型ウェル６１はフローティング状態とされ、第３の参考例のパッド７１の代わりに、パッド７１ａがｐ型シリコン基板６０に接続されている。その他の構成は、図４（Ａ）に示す第３の参考例の構成と同様である。
【００５１】
この実施例の場合には、不純物拡散領域６４ａ、ｎ型ウェル６１、及びシリコン基板６０から構成されるｐｎｐトランジスタがゲート保護素子として働く。さらに、この実施例では、ＭＩＳＦＥＴ６５の電流電圧特性の測定中に、ｐ型不純物拡散領域６４ａとｎ型ウェル６１との間のｐｎ接合、またはｎ型ウェル６１とｐ型ウェル６２との間のｐｎ接合が逆バイアスされる。このため、ＭＩＳＦＥＴ６５の本来の電流電圧特性を測定することができる。
【００５２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、ウエハプロセス中にＭＩＳＦＥＴのゲート電極に蓄積される電荷を、ゲート保護素子を通して基板に流すことができる。このため、ゲート絶縁膜の絶縁破壊を防止することができる。また、ＭＩＳＦＥＴの電流電圧特性の測定の際に、ゲート保護素子を通して電流が流れないため、ＭＩＳＦＥＴ本来の特性を測定することができる。
【図面の簡単な説明】
【図１】 第１の参考例による半導体装置の断面図である。
【図２】 第１の参考例による半導体装置のＭＩＳＦＥＴの電流電圧特性の測定結果を示すグラフである。
【図３】 第２の参考例による半導体装置の断面図である。
【図４】 （Ａ）は、第３の参考例による半導体装置の断面図であり、（Ｂ）は、実施例による半導体装置の断面図である。
【図５】 従来例による半導体装置の断面図である。
Claims (1)
- 半導体基板と、
前記半導体基板の第２導電型の表面層内に配置され、電気的にフローティング状態にされた該第２導電型とは逆の第１導電型の第１のウェルと、
前記第１のウェル内に配置された第２導電型のＦＥＴ用ウェルと、
前記ＦＥＴ用ウェル内に形成され、ソース領域、ドレイン領域、該ソース領域とドレイン領域とに挟まれたチャネル領域、該チャネル領域上のゲート絶縁膜、及び該ゲート絶縁膜上のゲート電極を含むプロセスコントロールモニタＭＩＳＦＥＴと、
前記第１のウェル内に配置された第２導電型の不純物拡散領域と、
前記ゲート電極と前記不純物拡散領域とを電気的に接続する配線と、
前記ゲート電極、ソース領域、及びドレイン領域のそれぞれに接続され、探針を接触させるためのパッドと
を有する半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13863898A JP3758366B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
| US09/268,336 US6091113A (en) | 1998-05-20 | 1999-03-16 | Semiconductor device with evaluation MISFET |
| TW088104084A TW404066B (en) | 1998-05-20 | 1999-03-16 | Semiconductor device with evaluation MISFET |
| KR1019990010110A KR100285795B1 (ko) | 1998-05-20 | 1999-03-24 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13863898A JP3758366B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003346695A Division JP2004104142A (ja) | 2003-10-06 | 2003-10-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330467A JPH11330467A (ja) | 1999-11-30 |
| JP3758366B2 true JP3758366B2 (ja) | 2006-03-22 |
Family
ID=15226716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13863898A Expired - Fee Related JP3758366B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6091113A (ja) |
| JP (1) | JP3758366B2 (ja) |
| KR (1) | KR100285795B1 (ja) |
| TW (1) | TW404066B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3911585B2 (ja) * | 1999-05-18 | 2007-05-09 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP2002170888A (ja) * | 2000-11-30 | 2002-06-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6555877B2 (en) * | 2001-08-27 | 2003-04-29 | Semiconductor Components Industries Llc | NMOSFET with negative voltage capability formed in P-type substrate and method of making the same |
| JP2003100899A (ja) | 2001-09-27 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6960784B2 (en) * | 2003-06-18 | 2005-11-01 | Intel Corporation | Charging sensor method and apparatus |
| JP4732726B2 (ja) * | 2003-09-09 | 2011-07-27 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| FR2860341B1 (fr) * | 2003-09-26 | 2005-12-30 | Soitec Silicon On Insulator | Procede de fabrication de structure multicouche a pertes diminuees |
| JP2005197547A (ja) * | 2004-01-09 | 2005-07-21 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2006024601A (ja) * | 2004-07-06 | 2006-01-26 | Seiko Instruments Inc | 電界効果型ｍｏｓトランジスタ |
| JP2006140226A (ja) * | 2004-11-10 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびその設計方法 |
| JP4426996B2 (ja) * | 2005-03-29 | 2010-03-03 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| US20080023699A1 (en) * | 2006-07-26 | 2008-01-31 | Macronix International Co., Ltd. | A test structure and method for detecting charge effects during semiconductor processing |
| EP2168156B1 (en) * | 2007-07-12 | 2010-10-20 | Nxp B.V. | Integrated circuits on a wafer and methods for manufacturing integrated circuits |
| JP2009176808A (ja) * | 2008-01-22 | 2009-08-06 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2010212710A (ja) * | 2010-04-26 | 2010-09-24 | Fuji Electric Systems Co Ltd | 半導体装置 |
| CN105448756B (zh) * | 2014-08-01 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 用于并行测试系统的栅氧化层完整性的测试结构 |
| CN112542518B (zh) * | 2019-09-20 | 2024-08-23 | 长鑫存储技术有限公司 | 半导体结构及其电容检测方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3999212A (en) * | 1967-03-03 | 1976-12-21 | Hitachi, Ltd. | Field effect semiconductor device having a protective diode |
| US4051504A (en) * | 1975-10-14 | 1977-09-27 | General Motors Corporation | Ion implanted zener diode |
| US5510747A (en) * | 1993-11-30 | 1996-04-23 | Siliconix Incorporated | Gate drive technique for a bidirectional blocking lateral MOSFET |
| US5550701A (en) * | 1994-08-30 | 1996-08-27 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode |
-
1998
- 1998-05-20 JP JP13863898A patent/JP3758366B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-16 US US09/268,336 patent/US6091113A/en not_active Expired - Lifetime
- 1999-03-16 TW TW088104084A patent/TW404066B/zh active
- 1999-03-24 KR KR1019990010110A patent/KR100285795B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100285795B1 (ko) | 2001-03-15 |
| US6091113A (en) | 2000-07-18 |
| JPH11330467A (ja) | 1999-11-30 |
| TW404066B (en) | 2000-09-01 |
| KR19990087880A (ko) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7655974B2 (en) | Semiconductor device | |
| JP3758366B2 (ja) | 半導体装置 | |
| US7208386B2 (en) | Drain extended MOS transistor with improved breakdown robustness | |
| KR0178824B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6750526B2 (en) | Semiconductor device with trench isolation having reduced leak current | |
| KR100526366B1 (ko) | 반도체 장치와 그 제조 방법 | |
| KR100199465B1 (ko) | 반도체 디바이스용으로 제조되는 접점구조물 및 이를 제조하는 방법 | |
| JPH08213598A (ja) | 電界効果により制御可能の半導体デバイス | |
| US5045493A (en) | Semiconductor device and method of manufacturing the same | |
| US6204543B1 (en) | Semiconductor device having LDD structure and method for producing the same | |
| JP3147161B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3619772B2 (ja) | 半導体装置 | |
| JP3502509B2 (ja) | Ｃｍｏｓ構造を備えた集積回路及びその製造方法 | |
| JP2729422B2 (ja) | 半導体装置 | |
| JP3498431B2 (ja) | 半導体装置の製造方法 | |
| JPH08195443A (ja) | 半導体装置及びその製造方法 | |
| US8609501B2 (en) | Fluorine implant under isolation dielectric structures to improve bipolar transistor performance and matching | |
| JP2919494B2 (ja) | 縦型ｍｏｓｆｅｔ | |
| JP2969833B2 (ja) | Ｍｉｓ型半導体装置 | |
| JP2509708B2 (ja) | Ｓｏｉ型半導体装置及びその製造方法 | |
| JP2004104142A (ja) | 半導体装置 | |
| EP0281032B1 (en) | Semiconductor device comprising a field effect transistor | |
| JPS5944784B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPH09102604A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030805 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140113 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |