KR0178824B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR0178824B1
KR0178824B1 KR1019940027399A KR19940027399A KR0178824B1 KR 0178824 B1 KR0178824 B1 KR 0178824B1 KR 1019940027399 A KR1019940027399 A KR 1019940027399A KR 19940027399 A KR19940027399 A KR 19940027399A KR 0178824 B1 KR0178824 B1 KR 0178824B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
surface
insulating film
trench
forming
Prior art date
Application number
KR1019940027399A
Other languages
English (en)
Other versions
KR950012770A (ko
Inventor
요시로 바바
사토시 야나기야
노보루 마츠다
아키히코 오사와
마사노부 츠치타니
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP27065093A priority Critical patent/JP3383377B2/ja
Priority to JP93-270650 priority
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950012770A publication Critical patent/KR950012770A/ko
Application granted granted Critical
Publication of KR0178824B1 publication Critical patent/KR0178824B1/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel latral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Abstract

[목적]
신뢰성이 높고, 특성면에서 안정한 항시 온형의 종형 파워 MOS FET를 갖춘 반도체장치 및 그것을 저가, 고수율로 제조할 수 있는 제조방법을 제공한다.
[구성]
기판 표면에 대해 2중확산에 의해 채널영역(12) 및 소오스영역(13)을 형성하고, 이 채널영역 및 소오스영역의 일부를 관통하여 기판에 도달하도록 트렌치(14)를 형성하며, 이 트렌치의 내벽에 절연막(15)을 형성한 후, 트렌치 중간부까지 이온주입 마스크재(16)를 매립한 상태에서 측면영역에 채널이온주입을 행해 채널부를 디플리션화하고, 이 후 트렌치에 게이트인출전극(18)을 매립하는 것을 특징으로 한다.

Description

반도체장치 및 그 제조방법

제1도는 본 발명의 제1실시예에 따른 N채널 종형 파워 MOS FET의 평면패턴의 일례를 나타낸 도면.

제2도는 제1도중의 B-B선에 따른 단면도.

제3도는 본 발명의 제1실시예에 따른 N채널 종형 파워 MOS FET의 형성방법에 따른 각 공정에서의 기판단면을 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

10 : N+형 반도체기판 11 : 제1반도체층(N형 에피택셜층)

12 : 제2반도체층(P형 채널영역 형성층) 13 : 제3반도체층(N+형 소우스영역)

14 : 트렌치 15 : 게이트절연막(제1절연막)

16 : 이온주입 마스크재용 폴리실리콘 17 : 제2절연막

18 : 게이트인출전극용 폴리실리콘 19 : 제3절연막

G : 게이트전극 S : 소오스전극

D : 드레인 전극

[산업상의 이용분야]

본 발명은 전력용 절연게이트형 전계효과 트랜지스터(이하, 파워 MOS FET라함) 단체(單體)를 갖춘 개별 반도체장치 혹은 파워 MOS FET를 짜 넣은 MOS집적회로 등의 반도체장치 및 그 제조방법에 관한 것으로, 특히 단면이 U자 모양인 도랑(트렌치)의 측벽에 채널영역을 갖춘 트렌치구조의 종형의 항시 온(Normally-ON)형의 파워 MOS FET의 구조 및 그 형성 공정에 관한 것이다.

[종래의 기술]

파워 MOS FET는 미세가공기술의 진보에 따라 저(低)온저항화의 움직임이 급속히 진행되고 있고, 현재로는 평면구조의 확산자기정합(DSA; Diffusion Self Alignment)형보다도 셀사이즈를 한층 소형화할 수 있는 트렌치(도랑)구조를 갖는 종형 파워 MOS FET의 개발이 진행되고 있다.

평면구조의 파워 MOS FET의 분야에서는, 디플리션(Depletion)모드(항시 온형)을 실현하기 위해, 기판 표면에 2중확산을 행하여 베이스·소오스 영역을 형성한 후에 채널이온주입을 행하는 방법이 제안되고 있다.

그러나, 이 방법은 불순물이 첨가된 폴리실리콘으로부터의 고상(固相)확산에 의해 베이스·소오스의 2중확산을 행한후, 상기 폴리실리콘을 제거하고, 채널이온주입을 행한 후에 다시 폴리실리콘 게이트 전극을 형성할 필요가 있으므로, PEP(사진식각공정)수가 많아 폴리실리콘 게이트전극과 채널부와의 정합어긋남이 생길우려가 있다.

한편, 종형 파워 MOS FET의 분야에서는, 항시 오프(Normally-OFF)형의 것은 실현되고 있지만, 항시 온형의 것은 아직 실현되고 있지 않다. 이 항시 온형의 종형 파워 MOS FET를 형성하고자 하는 경우, 항시 오프형의 종형 파워 MOS FET의 형성공정에 있어서, 트렌치 형성후의 트렌치 측면영역(채널부)을 향하여 얕은 주입각도로 경사이온주입을 행해 디플리션화를 도모하는 것을 고려 할 수 있다.

그러나, 이 대 이온주입입자가 트렌치 내면에서 다중산란하여 트렌치 밑면부분에 불필요한 확산층이 형성되어 버려 특성이 열화(리크전류의 발생등)한다는 문제는 생긴다.

[발명이 해결하고자 하는 과제]

상기한 바와 같이 종래의 종형 파워 MOS FET는, 항시 온형을 실현하는 것이 곤란하다는 문제가 있었다.

본 발명은 상기한 문제점을 해결하기 위해 이루어진 것으로, 신뢰성이 높고, 특성면에서 안정한 항시 온형의 종형 파워 MOS FET를 갖춘 반도체장치 및 그것을 저가, 고수율로 제조할 수 있는 제조방법을 제공하는 것을 목적으로 한다.

[과제를 해결하기 위한 수단]

상기 목적을 달성하기 위해 본 발명의 반도체장치는, 제1도전형의 반도체기판과, 이 반도체기판의 주면에 설치된 저불순물농도를 갖는 드레인영역용의 제1전도형의 제1반도체층, 이 제1반도체층의 상면에 설치된 채널영역 형성용의 제2전도전형의 제2반도체층, 이 제2반도체층의 표층부의 일부에 설치된 소오스영역용의 제1전도형의 제3반도체층, 이 제3반도체층의 표면으로부터 상기 제2반도체층의 일부를 관통하여 상기 제1반도체층에 도달하도록 설치된 단면이 거의 도체층의 일부를 관통하여 상기 제1반도체층의 도달하도록 설치된 단면이 거의 U자 모양의 도랑의 내벽면에 형성된 게이트절연막용의 제1절연막, 이 게이트절연막상에서 상기 도랑의 중간부까지 매립된 이온주입 마스크재, 이 이온주입마스크재상에 형성된 제2절연막, 이 제2절연막상에서 상기 도랑을 매립하도록 설치된 게이트인출전극, 이 게이트인출전극상, 상기 제1반도체층의 표면상, 상기 제2반도체층의 표면상 및 상기 제3반도체층의 표면상을 피복하도록 설치된 제3절연막, 이 제3절연막에 설치된 접촉구멍을 매개로 상기 게이트인출전극에 접촉하는 게이트전극, 상기 제3절연막에 설치된 접촉구멍을 매개로 상기 제2반도체층의 표면 및 제3반도체층의 표면에 공통으로 접촉하는 소오스전극 및 상기 반도체기판의 이면에 설치된 드레인전극을 구비한 것을 특징으로 한다.

또, 본 발명의 반도체장치의 제조방법은, 제1도전형의 반도체기판의 주면에 저불순물농도를 갖는 드레인영역용의 제1전도형의 제1반도체층을 형성하는 공정과, 2중확산법에 의해, 상기 제1반도체층의 상면에 채널영역 형성용의 제2도전형의 제2반도체층을 형성하고, 이 제2반도체층의 표층부의 일부에 소오스 영역용의 제1도전형의 제3반도체층를 형성하는 공정, 이 제3반도체층의 표면으로부터 상기 제2반도체층의 일부를 관통하여 상기 제1반도체층에 도달하도록 단면에 거의 U자 모양의 도랑을 형성하는 공정, 이 도랑의 내벽면에 게이트절연막용의 제1절연막을 형성하는 공정, 이 도랑의 내벽면에 게이트절연막용의 제1절연막을 형성하는 공정, 이 게이트절연막상에서 T아기 도랑의 중간부까지 이온주입 마스크재를 매립하는 공정, 상기 도랑내에서 노출하고 있는 절연막을 제거하는 공정, 경사이온주입법에 의해 상기 도랑의 노출하고 있는 내벽면에 채널이온주입을 행하는 공정, 상기 이온주입 마스크재상에 제2절연막을 형성하는 공정, 이 제2절연막상에서 상기 도랑을 매립하도록 게이트인출전극을 형성하는 공정, 이 게이트인출전극상, 상기 제1반도체층의 표면상, 상기 제2반도체층의 표면사 및 상기 제3반도체층의 표면상을 피복하도록 제3절연막을 형성하는 공정, 이 제3절연막에 접촉구멍을 개구한 후에 금속막을 퇴적하고 패터닝함으로써 상기 게이트인출전극을 접촉하는 게이트전극 및 상기 제2반도체층의 표면과 제3반도체층의 표면에 공통으로 접촉하는 소오스전극을 형성하는 공정 및, 상기 반도체기판의 이면에 드레인전극을 형성하는 공정을 구비한 것을 특징으로 한다.

[작용]

본 발명의 반도체장치는, 트렌치의 중간부까지 이온주입 마스크재가 매립되어 채널이온주입시에 트렌치 밑면에 이온이 주입되지 않도록 방지하므로, 이온주입입자가 트렌치 내면에서 다중산란하여 트렌치 밑면부분에 불필요한 확산층이 형성될 우려가 없어지고, 신뢰성이 높으며, 특성면에서 안정한 항시 온형의 종형 파워 MOS FET를 실현할 수 있다.

본 발명의 반도체장치의 제조방법은, 기판 표면에 대해 2중확산에 의해 채널영역 및 소오스영역을 형성하고, 이 채널영역 및 소오스영역의 일부를 관통하여 기판에 도달하도록 트렌치를 형성하며, 이 트렌치의 내벽에 제1절연막을 형성한 후, 트렌치 중간부까지 이온주입 마스크재를 매립한 상태에서 트렌치측면영역에 채널이온주입을 행해 채널부를 디플리션화하고, 이 후 트렌치에 게이트인출전극용 폴리실리콘을 매립한다.

따라서, 평면구조의 파워 MOS FET를 디를리션화하기 위해 2중확산후에 기판 표면에 채널이온주입을 행하는 종래의 방법과 비교하여, PEP수가 증가하지 않으며, 폴리실리콘 게이트전극과 채널부와의 정합어긋남이 생길우려가 없다는 이점이 있고, 이에 따라 제조비용이 저감 및 수율의 향상을 도모하는 것이 가능하게 된다.

[실시예]

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제1도는 개별 반도체장치 혹은 MOS집적회로에 형성되는 제1실시예에 따른 항시 온형의 N채널 종형 파워 MOS FET의 일부의 평면패턴을 나타내고 있다.

제2도는 제1도중의 B-B선에 따른 단면구조를 나타내고 있다.

제1도 및 제2도에 있어서, 참조부호10은 N+형의 반도체기판, 11은 상기 N+형의 반도체기판(10)의 주면에 설치된 드레인영역용의 저불순물농도를 갖는 N형의 제1반도체층(에피택셜층)이다. 12는 에피택셜층(11)의 상면에 확산에 의해 설치된 채널영역 형성용의 제2도전형(본 예에서는 P형)의 제2반도체층, 13은 이 채널형성층(12)의 표면부에 설치된 소오스영역용의 N+형의 제3반도체층으로, 이들 제2반도체층 및 제3반도체층은 2중확산에 의해 형성되어 있다.

14는 상기 제3반도체층(13)의 표면으로부터 상기 채널형성층(12)의 일부를 관통하여 상기 에피택셜층(11)에 도달하도록 복수개(본 예에서는 2개)병렬로 설치된 단면이 거의 U자 모양의 트렌티(trench)이다.

15는 이 트렌치(14)의 내벽면 및 기판 표면상에 형성된 게이트절연막(제1절연막)이다.

16은 이 게이트절연막(15)상에서 상기 트렌치(14)의 중간부까지 매립된 폴리실리콘으로, 이것은 후술하는 바와 같이 채널이온주입시에 트렌치 밑면에 이온이 주입되지 않도록 방지하는 이온주입 마스크재로서의 기능을 갖는다.

17은 상기 폴리실리콘(16)상에 형성된 제2절연막이고, 이 제2절연막(17)상에서 상기 트렌치(14)를 매립하도록 불순물(예컨대 인)이 도우프된 게이트인출전극용 폴리실리콘(18)이 설치되어 있다. 이 게이트인출전극용 폴리실리콘(18)은 상기 트렌치(14)의 길이방향의 일단부측의 기판 표면상에 게이트절연막(15)상까지 연장하도록 형성되어 있다.

19는 상기 게이트인출전극용 폴리실리콘(18)상 및 기판 표면상의 게이트절연막(15)상을 피복하도록 설치돈 제3절연막이다.

G는 상기 제3절연막(19)에 설치된 접촉구멍(contact hole)을 매개로 상기 트렌치(14)의 길이방향으로 일단부측의 기판 표면상의 게이트절연막(15)상까지 연장되어 있는 게이트인출전극용 폴리실리콘(18)부분에 전기적으로 접촉한 게이트전극이다.

S는 상기 제3절연막(19)에 설치된 접촉구멍을 매개로 상기 제3반도체층(소오스영역;13) 및 상기 제2반도체층(기판영역;12)에 공통으로 접촉한 소오스 전극이다. 이에 따라, 기판영역·소오스 상호가 단락접속되어, 기판영역·소오스에 기생하는 NPN트랜지스터의 영향을 경감하고 있다.

D는 상기 반도체기판(10)의 이면에 설치된 드레인전극이다.

한편, 기판상에 다수개의 종형 MOS FET셀이 형성되는 경우에는, 사이 드레인전극(D)은 각 셀에 대해 일체적으로 설치되고, 소오스 전극(S) 및 게이트 전극(G)은 각 셀에 대해 일체적으로 설치되고, 소오스전극(S) 및 게이트전극(G)은 각 셀에 공통으로 접속되며, 각 셀은 병렬로 접속된다.

상기 구조를 갖는 N채널 종형의 파워 MOS FET는, 게이트인출전극용 폴리실리콘(18)에 대향하는 트렌치 측면영역(채널부)이 이온주입에 의해 디플리션화되어 있으므로, 항시 온형의 동작을 행한다.

즉, 소오스전극(S)을 접지하고, 드레인전극(D)에 정(正)의 전압을 인가하며, 게이트전극(G)에 접지전우를 부여한 상태에서, 소오스영역(13)으로부터 반전층 바로 아래의 에피택셜층(11)영역으로 전자가 흐른다.

상기 실시예의 구조에 의하며, 트렌치(14)의 중간부까지 매립된 폴리실리콘(16)은, 채널이온주입시에 트렌치 밑면에 이온이 주입되지 않도록 방지하는 이온주입 마스크재로서 기능하므로, 이온주입입자가 트렌치 내면에서 다중산란하여 트렌치 밑면부분에 불필요한 확산층이 형성될 우려가 없어지고, 신뢰성이 높으며, 특성면에서 안정한 항시 온형의 종형 파워 MOS FET를 실현하는 것이 가능하다.

다음에 상기 구조를 갖는 N채널 종형 파워 MOS FET의 형성방법의 일례에 대해 제3도(a)~(d) 및 제2도를 참조하면서 상세히 설명한다.

먼저, 제3도(a)에 나타낸 바와 같이, 두께 150㎛의 N+형의 실리콘으로 이루어진 반도체기판(웨이퍼;10)의 주면에 두께가 약 10㎛의 N형의 에피택셜층(11)을 에피택셜성장에 의해 형성한다.

더욱이, 이 에피택셜층(11)상에 2중확산을 행함으로써 두께가 약2.5㎛의 P형의 채널형성층(12)과, 이 채널형성층(12)의 표층부에 두께 0.5㎛의 N+형의 소오스영역(13)을 형성한다.

다음에, 웨이퍼 상면에 CVD산화막(20)을 퇴적한다. 그리고, PEP기술 및 RIE(반응성 이온에칭)법을 이용하여 소오스영역(13)의 표면으로부터 상기 채널형성층(12)의 일부를 관통하여 상기 에피택셜층(11)에 도달하도록 트렌치(14,…)를 복수개 나열하여 형성한다.

다음에, 상기 CVD산화막(20)을 제거한 후, 제3도(b)에 나타낸 바와 같이 웨이퍼 상면 및 트렌치(14)의 내벽면을 덮도록 게이트절연막(제1절연막, SiO2막;15)을 형성한다.

이어서, 인이 도우프된 폴리실리콘막을 트렌치(14)가 충분히 매립될 때까지 퇴적한다.

다음에, 제3도(c)에 나타낸 바와 같이, CDE(화학적 드라이에칭)법에 의해 상기 트렌치(14)의 중각부(채널형성층(12)보다 낮은 위치)까지 상기 폴리실리콘막(16)을 남기도록 에칭한 후, 트렌치(14)내벽의 노출하고 게이트절연막(15)을 BFH[버퍼드(Buffered)불산]에 의해 제거한다.

다음에, 경사이온주입법(주입각도는 예컨대 5°~45°)에 의해 트렌치 측면을 향하여 얕은 주입각도로 인 혹은 비소의 이온주입을 행함으로써, 트렌치 측면의 채널형성층(12;채널부)을 디플리션화한다. 이 경우, 상기한 바와 같이 트렌치(14)의 중간부까지 폴리실리콘막(16)이 매립되어 있으므로, 이온주입입자의 다중산란에 의해 트렌치 밑면부분에 불필요한 확산층이 형성될 염려는 없다.

다음에, 제3도(d)에 나타낸 바와 같이, 상기 트렌치(14)내의 폴리실리콘막(16)의 표면에 열산화막(제2절연막;17)을 형성한 후, 다시 인이 도우프된 폴리실리콘막(18)을 트렌치(14)가 충분히 매립될 때까지 퇴적한다. 이 경우, 폴리실리콘막(18)을 퇴적한 후에 인을 도우프해도 좋다.

다음에, PEP기술 및 RIE법을 이용하여 상기 트렌치(14)의 내부 및 그 길이 방향의 일단부측의 기판 표면상의 게이트절연막(15)상까지 연장하는 위치까지 게이트인출전극용의 폴리실리콘막(18)을 남기도록 에칭을 행한다.

다음에, 제2도에 나타낸 바와 같이 웨이퍼 상면에 두께 600nm의 PSG(인 실리케이트 글래스)막으로 이루어진 절연막(19)을 CVD법에 의해 퇴적하고, 이 절연막(19)의 일부(트렌치의 길이방향의 일단부측의 기판 표면상의 게이트절연막(15)상, 상기 채널형성층(12)상의 일부 및 소오스영역(13)상의 일부)에 접촉구멍(Contact Hole)을 개구(開口)한다.

이 후, 웨이퍼 상면에 두께 2㎛의 알루미늄(Al) 혹은 알루미늄·실리콘합금(Al·Si)을 증착하고, 패터닝을 행한다. 이에 따라, 상기 트렌치(14)의 길이방향의 일단부측의 기판 표면상의 게이트절연막(15)상까지 연장되어 있는 게이트인출전극용 폴리실리콘(18)부분에 전기적으로 접촉한 게이트전극(G)과, 상기 소오스영역(13) 및 채널형성층(기판영역;12)에 공통으로 접촉한 소오스 전극(S)이 형성된다. 더욱이, 웨이퍼 이면에 드레인전극(D)을 형성하여 종형 MOS FET를 얻는다.

상기 실시예의 종형 파워 MOS FET의 제조방법에 의하면, 2중확산후에 트렌치를 형성하고, 이 트렌치(14)의 내벽에 절연막(15)을 형성한 후, 트렌치 중간부까지 이온주입 마스크재(16)를 매립한 상태에서 트렌치 측면영역에 채널이온주입을 행해 채널부를 디플리션화하며, 이 후 트렌치에 게이트인출전극용 폴리실리콘(18)을 매립한다.

따라서, 종래의 평면구조의 파워 MOS FET를 디플리션화하기 위해 2중확산 후에 기판 표면에 채널이온주입을 행하는 방법과 비교하여, PEP수가 증가하지 않으며, 폴리실리콘 게이트전극과 채널부와의 정합어긋남이 생길 우려가 없다는 이점이 있고, 이에 따라 제조비용이 저감 및 수율의 향상을 도모하는 것이 가능하게 된다.

한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 신뢰성이 높고, 특성면에서 안정한 항시 온형의 종형 파워 MOS FET를 갖춘 반도체장치 및 그것을 저가, 고수율로 제조할 수 있는 제조방법을 실현 할 수 있다.

Claims (2)

  1. 제1도전형의 반도체기판(10)과, 이 반도체기판(10)의 주면에 설치된 저불순물농도를 갖는 드레인영역용의 제1도전형의 제1반도체층(11), 이 제1반도체층(11)의 상면에 설치된 채널영역 형성용의 제2도전형의 제2반도체층(12), 이 제2반도체층(12)의 표층부의 일부에 설치된 소오스영역용의 제1도전형의 제3반도체층(13), 이 제3반도체층(13)의 표면으로부터 상기 제2반도체층(12)의 일부를 관통하여 상기 제1반도체층(11)에 도달하도록 설치된 단면이 거의 U자 모양의 도랑(14)의 내벽면에 형성된 게이트절연막용의 제1절연막(15), 이 게이트절연막(15)상에서 상기 도랑(14)의 중간부까지 매립된 이온주입 마스크재(16), 이 이온주입 마스크재(16)상에 형성된 제2절연막(17), 이 제2절연막(17)상에서 상기 도랑(14)을 매립하도록 설치된 게이트인출전극(18), 이 게이트인출전극(18)상, 상기 제1반도체층(11)의 표면상, 상기 제2반도체층(12)의 표면상 및 상기 제3반도체층(13)의 표면상을 피복하도록 설치된 제3절염낙(19), 이 제3절연막(19)에 설치된 접촉구멍을 매개로 상기 게이트인출전극(18)에 접촉하는 게이트전극(G), 상기 제3절연막(19)에 설치된 접촉구멍을 매개로 상기 제2반도체층(12)의 표면 및 제3반도체층(13)의 표면에 공통으로 접촉하는 소오스전극(S) 및, 상기 반도체기판(10)의 이면에 설치된 드레인전극(D)를 구비한 것을 특징으로 하는 반도체장치.
  2. 제1도전형의 반도체기판의 주면에 저불순물농도를 갖는 드레인영역용의 제1도전형의 제1반도체층을 형성하는 공정과, 2중확산법에 의해, 상기 제1반도체층의 상면에 채널영역 형성용의 제2도전형의 제2반도체층을 형성하고, 이 제2반도체층의 표층부에 일부에 소오스영역용의 제1도전형의 제3반도체층을 형성하는 공정, 이 제3반도체층의 표면으로부터 상기 제2반도체층에 일부를 관통하여 상기 제1반도체층에 도달하도록 단면이 거의 U자 모양의 도랑은 형성하는 공정, 이 도랑의 내벽면에 게이트절연막용의 제1절연막을 형성하는 공정, 이 게이트절연막상에서 상기 도랑의 중간부까지 이온주입 마스크재를 매립하는 공정, 상기 도랑내에서 노출하고 있는 제1절연막을 제거하는 공정, 경사이온주입법에 의해 상기 도랑의 노출하고 있는 내벽면에 채널이온주입을 행하는 공정, 상기 이온주입 마스크재상에 제2절연막을 형성하는 공정, 이 제2절연막상에서 상기 도랑을 매립하도록 게이츠인축전극을 형성하는 공정, 이 게이트인출전극상, 상기 제1반도체층의 표면상, 상기 제2반도체층의 표면상 및 상기 제3반도체층의 표면상을 피복하도록 제3절연막을 형성하는 공정, 이 제3절연막에 접촉구멍을 개구한 후에 금속막을 퇴적하고 패터닝함으로써, 상기 게이트인출전극에 접촉하는 게이트전극 및 상기 제2반도체층의 표면과 제3반도체층의 표면에 공통으로 접촉하는 소오스전극을 형성하는 공정 및, 상기 반도체기판의 이면에 드레인전극을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
KR1019940027399A 1993-10-28 1994-10-26 반도체장치 및 그 제조방법 KR0178824B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27065093A JP3383377B2 (ja) 1993-10-28 1993-10-28 トレンチ構造の縦型のノーマリーオン型のパワーmosfetおよびその製造方法
JP93-270650 1993-10-28

Publications (2)

Publication Number Publication Date
KR950012770A KR950012770A (ko) 1995-05-17
KR0178824B1 true KR0178824B1 (ko) 1999-03-20

Family

ID=17489050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027399A KR0178824B1 (ko) 1993-10-28 1994-10-26 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5578508A (ko)
JP (1) JP3383377B2 (ko)
KR (1) KR0178824B1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400846B2 (ja) * 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5668018A (en) * 1995-06-07 1997-09-16 International Business Machines Corporation Method for defining a region on a wall of a semiconductor structure
KR0159075B1 (ko) * 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US5693547A (en) * 1996-10-22 1997-12-02 Advanced Micro Devices, Inc. Method of making vertical MOSFET with sub-trench source contact
US5972741A (en) * 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
JP3281844B2 (ja) * 1997-08-26 2002-05-13 三洋電機株式会社 半導体装置の製造方法
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
GB9723468D0 (en) 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
US6037231A (en) * 1997-11-21 2000-03-14 Winbond Electronics Corporation Method for forming a MOS structure having sidewall source/drain and embedded gate
CN1219328C (zh) * 1998-02-19 2005-09-14 国际商业机器公司 具有改善了注入剂的场效应晶体管及其制造方法
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
DE69806484D1 (de) 1998-11-17 2002-08-14 St Microelectronics Srl Methode zur Herstellung von einem MOSFET mit einem vertikalen Kanal
DE19908809B4 (de) * 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6706604B2 (en) * 1999-03-25 2004-03-16 Hitachi, Ltd. Method of manufacturing a trench MOS gate device
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
GB9929613D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
JP4696335B2 (ja) * 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
CN1520616A (zh) * 2001-04-11 2004-08-11 硅半导体公司 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
GB0113143D0 (en) * 2001-05-29 2001-07-25 Koninl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
FR2834575B1 (fr) * 2002-01-09 2004-07-09 St Microelectronics Sa Procede de modelisation et de realisation d'un circuit integre comportant au moins un transistor a effet de champ a grille isolee, et circuit integre correspondant
US6852634B2 (en) * 2002-06-27 2005-02-08 Semiconductor Components Industries L.L.C. Low cost method of providing a semiconductor device having a high channel density
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
CN100392812C (zh) * 2005-08-15 2008-06-04 力晶半导体股份有限公司 形成埋入式掺杂区的方法
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
US9437729B2 (en) * 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US7521332B2 (en) * 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
US8021563B2 (en) 2007-03-23 2011-09-20 Alpha & Omega Semiconductor, Ltd Etch depth determination for SGT technology
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US8008897B2 (en) * 2007-06-11 2011-08-30 Alpha & Omega Semiconductor, Ltd Boost converter with integrated high power discrete FET and low voltage controller
US7750447B2 (en) * 2007-06-11 2010-07-06 Alpha & Omega Semiconductor, Ltd High voltage and high power boost converter with co-packaged Schottky diode
US8456141B2 (en) 2007-06-11 2013-06-04 Alpha & Omega Semiconductor, Inc. Boost converter with integrated high power discrete FET and low voltage controller
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7994005B2 (en) 2007-11-01 2011-08-09 Alpha & Omega Semiconductor, Ltd High-mobility trench MOSFETs
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
TWI404205B (zh) * 2009-10-06 2013-08-01 Anpec Electronics Corp 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
CN101986435B (zh) * 2010-06-25 2012-12-19 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构的制造方法
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN106575666A (zh) 2014-08-19 2017-04-19 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US9425788B1 (en) 2015-03-18 2016-08-23 Infineon Technologies Austria Ag Current sensors and methods of improving accuracy thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4653177A (en) * 1985-07-25 1987-03-31 At&T Bell Laboratories Method of making and selectively doping isolation trenches utilized in CMOS devices
JPS62142318A (en) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp Manufacture of semiconductor device
US5034785A (en) * 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
JPH07114237B2 (ja) * 1987-08-26 1995-12-06 株式会社東芝 半導体装置
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
KR920000708B1 (ko) * 1988-07-22 1992-01-20 정몽헌 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법
US5126807A (en) * 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5364810A (en) * 1992-07-28 1994-11-15 Motorola, Inc. Methods of forming a vertical field-effect transistor and a semiconductor memory cell

Also Published As

Publication number Publication date
JP3383377B2 (ja) 2003-03-04
JPH07122745A (ja) 1995-05-12
US5578508A (en) 1996-11-26
KR950012770A (ko) 1995-05-17

Similar Documents

Publication Publication Date Title
US8237221B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR100535344B1 (ko) 반도체장치 및 그 제조방법
KR100232369B1 (ko) 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법
JP4723698B2 (ja) 整合されたソース領域を有するパワー・スイッチング・トレンチmosfetおよびその製造方法
US4819052A (en) Merged bipolar/CMOS technology using electrically active trench
KR890004469B1 (ko) 종형 mosfet와 그 제조방법
US5270257A (en) Method of making metal oxide semiconductor field effect transistors with a lightly doped drain structure having a recess type gate
KR100967883B1 (ko) 개선된 드레인 접점을 가진 트렌치 dmos 디바이스
US6281547B1 (en) Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask
US5910669A (en) Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US6717200B1 (en) Vertical field effect transistor with internal annular gate and method of production
US10615275B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7560755B2 (en) Self aligned gate JFET structure and method
US4803176A (en) Integrated circuit structure with active device in merged slot and method of making same
JP3728073B2 (ja) 電界効果によって制御可能な半導体デバイス及びその製造方法
US4422885A (en) Polysilicon-doped-first CMOS process
US5510648A (en) Insulated gate semiconductor device and method of fabricating
JP3348911B2 (ja) トップ・ドレイン・トレンチ形resurf dmosトランジスタ構造体
KR100225411B1 (ko) LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
US8030730B2 (en) Semiconductor device and manufacturing method thereof
JP2745498B2 (ja) 半導体素子の製造方法
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US6180985B1 (en) SOI device and method for fabricating the same
US6518144B2 (en) Semiconductor device having trenches and process for same
JP4109565B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee