JP2941405B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2941405B2 JP2941405B2 JP2285782A JP28578290A JP2941405B2 JP 2941405 B2 JP2941405 B2 JP 2941405B2 JP 2285782 A JP2285782 A JP 2285782A JP 28578290 A JP28578290 A JP 28578290A JP 2941405 B2 JP2941405 B2 JP 2941405B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- gate electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 239000010410 layer Substances 0.000 claims description 92
- 239000000758 substrate Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、電力用絶縁ゲート型電界効果トランジスタ
（以下、パワーMOS FETと記す。）単体を有する個別半
導体装置あるいはパワーMOS FETを組み込んだMOS集積回
路などの半導体装置に係り、特に断面Ｕ字状の溝（トレ
ンチ）構造を有する縦型のパワーMOS FETの構造に関す
る。
（以下、パワーMOS FETと記す。）単体を有する個別半
導体装置あるいはパワーMOS FETを組み込んだMOS集積回
路などの半導体装置に係り、特に断面Ｕ字状の溝（トレ
ンチ）構造を有する縦型のパワーMOS FETの構造に関す
る。
（従来の技術） パワーMOS FETは、微細加工技術の進歩により低オン
抵抗化の動きが急速に進んでいる。特に、低耐圧の60V
〜100VクラスのパワーMOS FETは、低オン抵抗化の傾向
が顕著であり、現在では、フォトレジスト上の制約から
セルサイズの縮小に限界がみえている平面構造の拡散自
己整合（DSA;Diffusion Self Alignment）タイプを更に
一歩進め、IEDM（International Electron Devices Mee
ting）86−638などの文献に開示されているように、セ
ルサイズをより小型化できるトレンチ構造を有する縦型
パワーMOS FETの開発が進められている。
抵抗化の動きが急速に進んでいる。特に、低耐圧の60V
〜100VクラスのパワーMOS FETは、低オン抵抗化の傾向
が顕著であり、現在では、フォトレジスト上の制約から
セルサイズの縮小に限界がみえている平面構造の拡散自
己整合（DSA;Diffusion Self Alignment）タイプを更に
一歩進め、IEDM（International Electron Devices Mee
ting）86−638などの文献に開示されているように、セ
ルサイズをより小型化できるトレンチ構造を有する縦型
パワーMOS FETの開発が進められている。
第３図は、従来の縦型パワーMOS FET（例えばＮチャ
ネルトランジスタ）における一部のセル領域を斜め方向
から見た断面構造を示している。
ネルトランジスタ）における一部のセル領域を斜め方向
から見た断面構造を示している。
このパワーMOS FETにおいて、lSは単一セルの長さで
あり、lS×lSのセルサイズを有する単位セルのパワーMO
S FETが縦横に規則正しく多数配設されており、各セル
は、第１導電型（本例ではN+型）のシリコンからなる半
導体基板10の主面に設けられている。ここで、11は上記
N+型の半導体基板10の主面に設けられた低不純物濃度を
有するＮ型の第１の半導体層（エピタキシャル層、ドレ
イン領域）、12はこの第１の半導体層11の上面に拡散に
よって設けられた第２導電型（本例ではＰ型）の第２の
半導体層（チャネル形成層）、13…はこの第２の半導体
層12の上面に格子状に設けられたN+型の第３の半導体層
（ソース領域）、14はこのソース領域13の中央部表面か
ら前記チャネル形成層12の一部を貫いて前記エピタキシ
ャル層11に達するように設けられた格子状のパターンを
有する幅１μｍ、深さ４μｍのトレンチ、15はこのトレ
ンチ14の内壁面に形成されたゲート酸化膜、Ｇはこのゲ
ート絶縁膜15上に設けられたゲート電極、17はこのゲー
ト電極Ｇ上を覆うと共に前記トレンチ14の端部から僅か
に張り出して前記ソース領域13の一部を覆うように設け
られた絶縁膜、Ｓはこの絶縁膜17上および前記ソース領
域13の露出表面上および前記チャネル形成層12の露出表
面上に設けられたソース電極、Ｄは前記半導体基板10の
裏面に設けられたドレイン電極である。この場合、ソー
ス電極Ｓおよびドレイン電極Ｄは各セルに対して一体的
に設けられ、各セルのゲート電極Ｇは共通に接続されて
いるので、各セルは並列に接続されている。
あり、lS×lSのセルサイズを有する単位セルのパワーMO
S FETが縦横に規則正しく多数配設されており、各セル
は、第１導電型（本例ではN+型）のシリコンからなる半
導体基板10の主面に設けられている。ここで、11は上記
N+型の半導体基板10の主面に設けられた低不純物濃度を
有するＮ型の第１の半導体層（エピタキシャル層、ドレ
イン領域）、12はこの第１の半導体層11の上面に拡散に
よって設けられた第２導電型（本例ではＰ型）の第２の
半導体層（チャネル形成層）、13…はこの第２の半導体
層12の上面に格子状に設けられたN+型の第３の半導体層
（ソース領域）、14はこのソース領域13の中央部表面か
ら前記チャネル形成層12の一部を貫いて前記エピタキシ
ャル層11に達するように設けられた格子状のパターンを
有する幅１μｍ、深さ４μｍのトレンチ、15はこのトレ
ンチ14の内壁面に形成されたゲート酸化膜、Ｇはこのゲ
ート絶縁膜15上に設けられたゲート電極、17はこのゲー
ト電極Ｇ上を覆うと共に前記トレンチ14の端部から僅か
に張り出して前記ソース領域13の一部を覆うように設け
られた絶縁膜、Ｓはこの絶縁膜17上および前記ソース領
域13の露出表面上および前記チャネル形成層12の露出表
面上に設けられたソース電極、Ｄは前記半導体基板10の
裏面に設けられたドレイン電極である。この場合、ソー
ス電極Ｓおよびドレイン電極Ｄは各セルに対して一体的
に設けられ、各セルのゲート電極Ｇは共通に接続されて
いるので、各セルは並列に接続されている。
このような縦型パワーMOS FETは、幅１μｍのトレン
チ14内にゲート電極Ｇを埋込む構造を有するので、セル
サイズを10μｍ×10μｍ以下とすることができ、オン抵
抗を極めて小さく（1.8mΩ・cm-2程度）することができ
るようになってきた。
チ14内にゲート電極Ｇを埋込む構造を有するので、セル
サイズを10μｍ×10μｍ以下とすることができ、オン抵
抗を極めて小さく（1.8mΩ・cm-2程度）することができ
るようになってきた。
ここで、上記パワーMOS FETの動作原理を述べてお
く。即ち、ソース電極Ｓを接地し、ドレイン電極Ｄおよ
びゲート電極Ｇに正の電圧を印加する。このような順バ
イアスの時、ゲート電圧を上げていくと、チャネル形成
層12のうちのゲート電極Ｇに対向するトレンチ側面領域
（チャネル部）がＮ型に反転して反転層となり、ソース
領域Ｓから反転層直下のエピタキシャル層11領域に電子
が流れる。
く。即ち、ソース電極Ｓを接地し、ドレイン電極Ｄおよ
びゲート電極Ｇに正の電圧を印加する。このような順バ
イアスの時、ゲート電圧を上げていくと、チャネル形成
層12のうちのゲート電極Ｇに対向するトレンチ側面領域
（チャネル部）がＮ型に反転して反転層となり、ソース
領域Ｓから反転層直下のエピタキシャル層11領域に電子
が流れる。
ところで、上記したような縦型パワーMOS FETの構造
のままで高耐圧化を図るためには、ゲート・ドレイン間
の薄いゲート酸化膜15の絶縁破壊を防止するために、Ｐ
型のチャネル形成層12とＮ型のエピタキシャル層11との
PN接合の逆バイアスによる空乏層がトレンチ14の底面下
方まで延びてトレンチ底部周辺をシールドする効果を強
めるように、トレンチ14の相互間隔を狭める必要があ
る。
のままで高耐圧化を図るためには、ゲート・ドレイン間
の薄いゲート酸化膜15の絶縁破壊を防止するために、Ｐ
型のチャネル形成層12とＮ型のエピタキシャル層11との
PN接合の逆バイアスによる空乏層がトレンチ14の底面下
方まで延びてトレンチ底部周辺をシールドする効果を強
めるように、トレンチ14の相互間隔を狭める必要があ
る。
さらに、縦型のパワーMOS FETの高耐圧化に際して
は、エピタキシャル層11の比抵抗ρVGを大きくしたり、
チャネル形成層12およびエピタキシャル層11の厚さ（半
導体基板10からチャネル形成層12表面までの厚さ）tVG
を大きくすることが考えられる。
は、エピタキシャル層11の比抵抗ρVGを大きくしたり、
チャネル形成層12およびエピタキシャル層11の厚さ（半
導体基板10からチャネル形成層12表面までの厚さ）tVG
を大きくすることが考えられる。
しかし、エピタキシャル層11の比抵抗ρVGを大きくす
ると、トランジスタがオン状態になるのに必要な電圧
（オン電圧）が大きくなってしまうと共に、前記した空
乏層の延びが大きくなる。従って、トランジスタのオン
電圧（印加）時における空乏層の延びが低耐圧品よりも
大きくなり、チャネル部の反転層を流れてきた電子の広
がりを妨げるようになり、オン電圧がますます大きくな
る。しかも、トレンチ14の相互間隔を狭めることによ
り、電子の広がり抵抗（ドレイン抵抗）が大きくなる。
ると、トランジスタがオン状態になるのに必要な電圧
（オン電圧）が大きくなってしまうと共に、前記した空
乏層の延びが大きくなる。従って、トランジスタのオン
電圧（印加）時における空乏層の延びが低耐圧品よりも
大きくなり、チャネル部の反転層を流れてきた電子の広
がりを妨げるようになり、オン電圧がますます大きくな
る。しかも、トレンチ14の相互間隔を狭めることによ
り、電子の広がり抵抗（ドレイン抵抗）が大きくなる。
（発明が解決しようとする課題） 上記したように従来の縦型パワーMOS FETの構造のま
まで高耐圧化を図るために、トレンチの相互間隔を狭め
ると共にドレイン領域用の半導体層の比抵抗ρVGを大き
くすると、オン電圧が大きくなってしまうという問題が
ある。
まで高耐圧化を図るために、トレンチの相互間隔を狭め
ると共にドレイン領域用の半導体層の比抵抗ρVGを大き
くすると、オン電圧が大きくなってしまうという問題が
ある。
本発明は、上記問題点を解決すべくなされたもので、
その目的は、高耐圧化および低オン電圧化を両立し得る
構造の縦型パワーMOS FETを有する半導体装置を提供す
ることにある。
その目的は、高耐圧化および低オン電圧化を両立し得る
構造の縦型パワーMOS FETを有する半導体装置を提供す
ることにある。
［発明の構成］ （課題を解決するための手段） 本発明は、第１導電型の半導体基板と、この半導体基
板の主面に設けられた低不純物濃度を有するドレイン領
域用の第１導電型の第１の半導体層と、この第１の半導
体層の上面に設けられたチャネル領域形成用の第２導電
型の第２の半導体層と、この第２の半導体層の表層部の
一部に設けられたソース領域用の第１導電型の第３の半
導体層と、この第３の半導体層の表面から前記第２の半
導体層の一部を貫いて前記第１の半導体層に達するよう
に設けられたトレンチの内壁面に形成されたゲート絶縁
膜と、このゲート絶縁膜上に設けられたゲート電極と、
このゲート電極上を覆うように設けられた絶縁膜と、こ
の絶縁膜上および前記第３の半導体層の露出表面上なら
びに前記第２の半導体層の露出表面上に設けられたソー
ス電極と、前記半導体基板の裏面に設けられたドレイン
電極を備えた縦型の電力用絶縁ゲート型電界効果トラン
ジスタを有する半導体装置において、さらに、前記トレ
ンチの底面下の前記第１の半導体層部に形成され、前記
ゲート電極と同電位に設定される第２導電型の第４の半
導体層とを具備することを特徴とする。
板の主面に設けられた低不純物濃度を有するドレイン領
域用の第１導電型の第１の半導体層と、この第１の半導
体層の上面に設けられたチャネル領域形成用の第２導電
型の第２の半導体層と、この第２の半導体層の表層部の
一部に設けられたソース領域用の第１導電型の第３の半
導体層と、この第３の半導体層の表面から前記第２の半
導体層の一部を貫いて前記第１の半導体層に達するよう
に設けられたトレンチの内壁面に形成されたゲート絶縁
膜と、このゲート絶縁膜上に設けられたゲート電極と、
このゲート電極上を覆うように設けられた絶縁膜と、こ
の絶縁膜上および前記第３の半導体層の露出表面上なら
びに前記第２の半導体層の露出表面上に設けられたソー
ス電極と、前記半導体基板の裏面に設けられたドレイン
電極を備えた縦型の電力用絶縁ゲート型電界効果トラン
ジスタを有する半導体装置において、さらに、前記トレ
ンチの底面下の前記第１の半導体層部に形成され、前記
ゲート電極と同電位に設定される第２導電型の第４の半
導体層とを具備することを特徴とする。
（作 用） ソース電極、ドレイン電極、ゲート電極に順バイアス
を印加してゲート電圧を上げていくと、チャネル部の反
転によりソース領域から反転層直下の第１の半導体層領
域に電子が流れる時、第４の半導体層から反転層直下の
第１の半導体層領域に正孔が注入されるようになる。こ
の場合、反転層直下の第１の半導体層領域への電子の注
入量と正孔の注入量とが増すと、この領域で伝導度変調
が起こり、この領域の抵抗が著しく低下し、オン電圧が
低下するようになる。
を印加してゲート電圧を上げていくと、チャネル部の反
転によりソース領域から反転層直下の第１の半導体層領
域に電子が流れる時、第４の半導体層から反転層直下の
第１の半導体層領域に正孔が注入されるようになる。こ
の場合、反転層直下の第１の半導体層領域への電子の注
入量と正孔の注入量とが増すと、この領域で伝導度変調
が起こり、この領域の抵抗が著しく低下し、オン電圧が
低下するようになる。
従って、高耐圧化を図るためにトレンチの相互間隔を
狭めると共にドレイン領域用の第１の半導体層の比抵抗
を大きくした場合でも、伝導度変調により反転層直下の
ドレイン領域の抵抗が著しく低下してオン電圧が低下す
るので、高耐圧化および低オン電圧化が両立する。
狭めると共にドレイン領域用の第１の半導体層の比抵抗
を大きくした場合でも、伝導度変調により反転層直下の
ドレイン領域の抵抗が著しく低下してオン電圧が低下す
るので、高耐圧化および低オン電圧化が両立する。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。
する。
第１図は、個別な半導体装置あるいはMOS集積回路に
形成される縦型パワーMOS FETの断面構造を示してお
り、第３図を参照して前述した従来の縦型パワーMOS FE
Tと比べて、さらに、トレンチ14の底面下のエピタキシ
ャル層11部に、ゲート電極Ｇと同電位に設定されるP+型
の第４の半導体層20が設けられている点が異なり、その
他は同じであるので第３図中と同じ符号を付している。
この場合、上記ゲート電極Ｇと第４の半導体層20とは、
例えば、前記トレンチ14の内壁底面に形成されているゲ
ート酸化膜15の一部を貫通してゲート電極Ｇと一体的に
形成された材料が第４の半導体層20にコンタクトするこ
とにより同電位に設定される。
形成される縦型パワーMOS FETの断面構造を示してお
り、第３図を参照して前述した従来の縦型パワーMOS FE
Tと比べて、さらに、トレンチ14の底面下のエピタキシ
ャル層11部に、ゲート電極Ｇと同電位に設定されるP+型
の第４の半導体層20が設けられている点が異なり、その
他は同じであるので第３図中と同じ符号を付している。
この場合、上記ゲート電極Ｇと第４の半導体層20とは、
例えば、前記トレンチ14の内壁底面に形成されているゲ
ート酸化膜15の一部を貫通してゲート電極Ｇと一体的に
形成された材料が第４の半導体層20にコンタクトするこ
とにより同電位に設定される。
ここで、第１図の縦型パワーMOS FETの形成方法の一
例について、第２図（ａ）乃至（ｉ）を参照しながら簡
単に説明する。
例について、第２図（ａ）乃至（ｉ）を参照しながら簡
単に説明する。
まず、第２図（ａ）に示すように、不純物濃度が1018
cm-3のN+型のシリコンからなる半導体基板10の主面に、
不純物濃度が1014cm-3で厚さが約50μｍのＮ型の半導体
層11をエピタキシャル成長により形成する。さらに、こ
のエピタキシャル層11上に、不純物濃度が1017cm-3程度
で厚さが約４μｍのＰ型のチャネル形成層12を拡散によ
って形成する。この後、熱酸化膜21、窒化膜22、CVD
（気相成長）酸化膜23を順次形成する。
cm-3のN+型のシリコンからなる半導体基板10の主面に、
不純物濃度が1014cm-3で厚さが約50μｍのＮ型の半導体
層11をエピタキシャル成長により形成する。さらに、こ
のエピタキシャル層11上に、不純物濃度が1017cm-3程度
で厚さが約４μｍのＰ型のチャネル形成層12を拡散によ
って形成する。この後、熱酸化膜21、窒化膜22、CVD
（気相成長）酸化膜23を順次形成する。
次に、第２図（ｂ）に示すように、PEP（光蝕刻プロ
セス）工程により上記CVD酸化膜23、窒化膜22、熱酸化
膜21の一部に開口部を設け、イオン注入法によりリンイ
オンを全面に注入した後に拡散することにより、チャネ
ル形成層12の表層部に不純物濃度が1020cm-3程度で厚さ
0.5μｍのN+型のソース領域13を格子状に設ける。
セス）工程により上記CVD酸化膜23、窒化膜22、熱酸化
膜21の一部に開口部を設け、イオン注入法によりリンイ
オンを全面に注入した後に拡散することにより、チャネ
ル形成層12の表層部に不純物濃度が1020cm-3程度で厚さ
0.5μｍのN+型のソース領域13を格子状に設ける。
次に、第２図（ｃ）に示すように、ドライエッチン
グ、例えばRIE（反応性イオンエッチング）法により、
上記ソース領域13の表面から前記チャネル形成層12の一
部を貫いて前記エピタキシャル11に達するように、幅２
μｍ、深さ４μｍのトレンチ14を設ける。さらに、ウェ
ハの主要全域に厚さ1000ÅのSiO2膜を形成する。これに
よりトレンチ14の内壁面を覆うようにゲート酸化膜15が
形成される。
グ、例えばRIE（反応性イオンエッチング）法により、
上記ソース領域13の表面から前記チャネル形成層12の一
部を貫いて前記エピタキシャル11に達するように、幅２
μｍ、深さ４μｍのトレンチ14を設ける。さらに、ウェ
ハの主要全域に厚さ1000ÅのSiO2膜を形成する。これに
よりトレンチ14の内壁面を覆うようにゲート酸化膜15が
形成される。
次に、第２図（ｄ）に示すように、ボロンがドープさ
れたポリシリコン膜24、CVD酸化膜25を順次堆積する。
れたポリシリコン膜24、CVD酸化膜25を順次堆積する。
次に、第２図（ｅ）に示すように、エッチバックによ
り上記CVD酸化膜25をトレンチ14の側壁面にのみ残すよ
うに除去する。
り上記CVD酸化膜25をトレンチ14の側壁面にのみ残すよ
うに除去する。
次に、第２図（ｆ）に示すように、エッチバックによ
りポリシリコン膜24を除去することにより、トレンチ底
面のポリシリコン膜24に開口部を設ける。さらに、イオ
ン注入法によりボロンイオンを全面に注入した後に拡散
することにより、トレンチ底面の前記エピタキシャル層
11部分に不純物濃度が約５×1018cm-3程度のＰ型の第４
の半導体層20を形成する。
りポリシリコン膜24を除去することにより、トレンチ底
面のポリシリコン膜24に開口部を設ける。さらに、イオ
ン注入法によりボロンイオンを全面に注入した後に拡散
することにより、トレンチ底面の前記エピタキシャル層
11部分に不純物濃度が約５×1018cm-3程度のＰ型の第４
の半導体層20を形成する。
次に、第２図（ｇ）に示すように、トレンチ14の側壁
面に残されたCVD酸化膜25を除去し、トレンチ14底面に
残されたポリシリコン膜24をマスクにしてトレンチ底面
のゲート酸化膜15に開口部を設ける。
面に残されたCVD酸化膜25を除去し、トレンチ14底面に
残されたポリシリコン膜24をマスクにしてトレンチ底面
のゲート酸化膜15に開口部を設ける。
次に、第２図（ｈ）に示すように、ボロンがドープさ
れたポリシリコン膜16をトレンチ14が十分に埋まるまで
堆積する。この場合、このポリシリコン膜16はトレンチ
底面のゲート酸化膜15の開口部を通して前記第４の半導
体層20にコンタクトする。また、このポリシリコン膜16
は後でゲート電極Ｇとしても用いられるので、低抵抗で
あることが望ましい。
れたポリシリコン膜16をトレンチ14が十分に埋まるまで
堆積する。この場合、このポリシリコン膜16はトレンチ
底面のゲート酸化膜15の開口部を通して前記第４の半導
体層20にコンタクトする。また、このポリシリコン膜16
は後でゲート電極Ｇとしても用いられるので、低抵抗で
あることが望ましい。
次に、第２図（ｉ）に示すように、トレンチ14内にゲ
ート電極Ｇを残すようにポリシリコン膜16をエッチバッ
クにより窒化膜22が現れるまで除去する。
ート電極Ｇを残すようにポリシリコン膜16をエッチバッ
クにより窒化膜22が現れるまで除去する。
さらに、窒化膜22および熱酸化膜21を除去した後、全
面に厚さ6000ÅのPSG（リンシリケートガラス）膜から
なる絶縁膜（第１図17）をCVD法により堆積し、PEP工程
により上記絶縁膜17の一部（ソース領域13上の一部およ
びチャネル形成層12の露出面上）にコンタクト孔を開口
する。これにより、ゲート電極Ｇ上およびトレンチ14の
端部から僅かに張り出してソース領域13上の一部を覆う
ように絶縁膜17が設けられる。この後、全面に厚さ４μ
ｍのアルミニウム（Al）おるいはアルミニウム・シリコ
ン合金（Al−Si）からなるソース電極Ｓを蒸着する。さ
らに、前記半導体基板10の裏面にもドレイン電極Ｄを形
成し、第１図に示したような縦型パワーMOS FETを得
る。
面に厚さ6000ÅのPSG（リンシリケートガラス）膜から
なる絶縁膜（第１図17）をCVD法により堆積し、PEP工程
により上記絶縁膜17の一部（ソース領域13上の一部およ
びチャネル形成層12の露出面上）にコンタクト孔を開口
する。これにより、ゲート電極Ｇ上およびトレンチ14の
端部から僅かに張り出してソース領域13上の一部を覆う
ように絶縁膜17が設けられる。この後、全面に厚さ４μ
ｍのアルミニウム（Al）おるいはアルミニウム・シリコ
ン合金（Al−Si）からなるソース電極Ｓを蒸着する。さ
らに、前記半導体基板10の裏面にもドレイン電極Ｄを形
成し、第１図に示したような縦型パワーMOS FETを得
る。
上記実施例の縦型パワーMOS FETの動作原理は、基本
的には前述した従来の縦型パワーMOS FETと同様である
が、トレンチ14の底面下のエピタキシャル層11部にＰ型
の半導体層20が形成され、これがゲート電極Ｇと同電位
に設定されることにより、次のような動作が得られる。
即ち、ソース電極Ｓ、ドレイン電極Ｄ、ゲート電極Ｇに
順バイアスを印加してゲート電圧を上げていくと、チャ
ネル部の反転によりソース領域Ｓから反転層直下のエピ
タキシャル層11領域に電子が流れる時、Ｐ型の半導体層
20から反転層直下のエピタキシャル層領域に正孔が注入
されるようになる。この場合、反転層直下のエピタキシ
ャル層領域への電子の注入量と正孔の注入量とが増す
（電子と正孔とが高密度に存在する）と、この領域で伝
導度変調が起こり、この領域の抵抗が著しく低下し、オ
ン電圧が低下するようになる。
的には前述した従来の縦型パワーMOS FETと同様である
が、トレンチ14の底面下のエピタキシャル層11部にＰ型
の半導体層20が形成され、これがゲート電極Ｇと同電位
に設定されることにより、次のような動作が得られる。
即ち、ソース電極Ｓ、ドレイン電極Ｄ、ゲート電極Ｇに
順バイアスを印加してゲート電圧を上げていくと、チャ
ネル部の反転によりソース領域Ｓから反転層直下のエピ
タキシャル層11領域に電子が流れる時、Ｐ型の半導体層
20から反転層直下のエピタキシャル層領域に正孔が注入
されるようになる。この場合、反転層直下のエピタキシ
ャル層領域への電子の注入量と正孔の注入量とが増す
（電子と正孔とが高密度に存在する）と、この領域で伝
導度変調が起こり、この領域の抵抗が著しく低下し、オ
ン電圧が低下するようになる。
なお、本発明は、第３図に示したようなセルパターン
を有する縦型パワーMOS FETに限ることなく、縦型パワ
ーMOS FETに一般的に適用可能である。
を有する縦型パワーMOS FETに限ることなく、縦型パワ
ーMOS FETに一般的に適用可能である。
［発明の効果］ 上述したように本発明の半導体装置によれば、縦型パ
ワーMOS FETの高耐圧化を図るためにトレンチの相互間
隔を狭めると共にドレイン領域用の半導体層の比抵抗を
大きくした場合でも、伝導度変調により反転層直下のド
レイン領域の抵抗が著しく低下してオン電圧が低下する
ので、高耐圧化および低オン電圧化を両立することがで
きる。
ワーMOS FETの高耐圧化を図るためにトレンチの相互間
隔を狭めると共にドレイン領域用の半導体層の比抵抗を
大きくした場合でも、伝導度変調により反転層直下のド
レイン領域の抵抗が著しく低下してオン電圧が低下する
ので、高耐圧化および低オン電圧化を両立することがで
きる。
第１図は本発明の一実施例に係る縦型パワーMOS FETを
示す断面図、第２図（ａ）乃至（ｉ）は第１図の縦型パ
ワーMOS FETの形成方法の一例を示す断面図、第３図は
従来の縦型パワーMOS FETにおける一部のセル領域を取
り出して一部断面で示す斜視図である。 10……N+型の半導体基板、11……Ｎ型の第１の半導体層
（エピタキシャル層、ドレイン領域）、12……Ｐ型の第
２の半導体層（チャネル形成層）、13……N+型の第３の
半導体層（ソース領域）、14……トレンチ、15……ゲー
ト酸化膜、16……ポリシリコン膜、17……絶縁膜、Ｇ…
…ゲート電極、Ｓ……ソース電極、Ｄ……ドレイン電
極、20……Ｐ型の第４の半導体層。
示す断面図、第２図（ａ）乃至（ｉ）は第１図の縦型パ
ワーMOS FETの形成方法の一例を示す断面図、第３図は
従来の縦型パワーMOS FETにおける一部のセル領域を取
り出して一部断面で示す斜視図である。 10……N+型の半導体基板、11……Ｎ型の第１の半導体層
（エピタキシャル層、ドレイン領域）、12……Ｐ型の第
２の半導体層（チャネル形成層）、13……N+型の第３の
半導体層（ソース領域）、14……トレンチ、15……ゲー
ト酸化膜、16……ポリシリコン膜、17……絶縁膜、Ｇ…
…ゲート電極、Ｓ……ソース電極、Ｄ……ドレイン電
極、20……Ｐ型の第４の半導体層。
Claims (2)
- 【請求項１】第１導電型の半導体基板と、 この半導体基板の主面に設けられた低不純物濃度を有す
るドレイン領域用の第１導電型の第１の半導体層と、 この第１の半導体層の上面に設けられたチャネル領域形
成用の第２導電型の第２の半導体層と、 この第２の半導体層の表層部の一部に設けられたソース
領域用の第１導電型の第３の半導体層と、 この第３の半導体層の表面から前記第２の半導体層の一
部に貫いて前記第１の半導体層に達するように設けられ
た溝の内壁面に形成されたゲート絶縁膜と、 このゲート絶縁膜上に設けられたゲート電極と、 このゲート電極上を覆うように設けられた絶縁膜と、 この絶縁膜上および前記第３の半導体層の露出表面上な
らびに前記第２の半導体層の露出表面上に設けられたソ
ース電極と、 前記半導体基板の裏面に設けられたドレイン電極とを備
えた縦型の電力用絶縁ゲート型電界効果トランジスタを
有する半導体装置において、 さらに、前記溝の底面下の前記第１の半導体層部に形成
され、前記ゲート電極と同電位に設定される第２導電型
の第４の半導体層と を具備することを特徴とする半導体装置。 - 【請求項２】前記ゲート電極と第４の半導体層とは、前
記溝の内壁底面に形成されているゲート絶縁膜の一部を
貫通してゲート電極と一体的に形成された材料が第４の
半導体層にコンタクトすることにより同電位に設定され
ることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285782A JP2941405B2 (ja) | 1990-10-25 | 1990-10-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285782A JP2941405B2 (ja) | 1990-10-25 | 1990-10-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162573A JPH04162573A (ja) | 1992-06-08 |
| JP2941405B2 true JP2941405B2 (ja) | 1999-08-25 |
Family
ID=17696000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2285782A Expired - Fee Related JP2941405B2 (ja) | 1990-10-25 | 1990-10-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2941405B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307785B2 (ja) * | 1994-12-13 | 2002-07-24 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| KR100304716B1 (ko) * | 1997-09-10 | 2001-11-02 | 김덕중 | 모스컨트롤다이오드및그제조방법 |
| US6958275B2 (en) * | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
| GB0417749D0 (en) * | 2004-08-10 | 2004-09-08 | Eco Semiconductors Ltd | Improved bipolar MOSFET devices and methods for their use |
| DE112016004718B4 (de) | 2015-10-16 | 2022-12-08 | Mitsubishi Electric Corporation | Halbleitereinheit |
-
1990
- 1990-10-25 JP JP2285782A patent/JP2941405B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162573A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| KR100232369B1 (ko) | 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법 | |
| US6444527B1 (en) | Method of operation of punch-through field effect transistor | |
| KR100305978B1 (ko) | 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터 | |
| KR0178824B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5929481A (en) | High density trench DMOS transistor with trench bottom implant | |
| US5981996A (en) | Vertical trench misfet and method of manufacturing the same | |
| US5689128A (en) | High density trenched DMOS transistor | |
| US5411901A (en) | Method of making high voltage transistor | |
| US7855413B2 (en) | Diode with low resistance and high breakdown voltage | |
| US4791462A (en) | Dense vertical j-MOS transistor | |
| US7989886B2 (en) | Alignment of trench for MOS | |
| US20070267672A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2002100772A (ja) | 電力用半導体装置及びその製造方法 | |
| US6777745B2 (en) | Symmetric trench MOSFET device and method of making same | |
| US20020060339A1 (en) | Semiconductor device having field effect transistor with buried gate electrode surely overlapped with source region and process for fabrication thereof | |
| JP2941405B2 (ja) | 半導体装置 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| JPH1197685A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
| US5143859A (en) | Method of manufacturing a static induction type switching device | |
| EP0853818A1 (en) | Low voltage short channel trench dmos transistor | |
| US6855983B1 (en) | Semiconductor device having reduced on resistance | |
| JP3303806B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000299476A (ja) | 半導体装置 | |
| KR20010094722A (ko) | 고전압 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |