JP2006024601A

JP2006024601A - 電界効果型ｍｏｓトランジスタ

Info

Publication number: JP2006024601A
Application number: JP2004198932A
Authority: JP
Inventors: Hirobumi Harada; 博文原田
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2004-07-06
Filing date: 2004-07-06
Publication date: 2006-01-26
Also published as: US7282768B2; US20060006470A1

Abstract

【課題】高信頼性を実現するプロセスモニタに適したデプレッション型電界効果型ＭＯＳトランジスタを提供する。
【解決手段】多結晶シリコン中に作製したダイオード及び半導体基板中に作製したダイオードで双方向ダイオードを形成し、この双方向ダイオードを金属配線でデプレッション型電界効果型ＭＯＳトランジスタのゲート電極と半導体基板間に接続する。
【選択図】図１

Description

本発明は、ＭＯＳトランジスタを含む半導体集積回路における、電界効果型ＭＯＳトランジスタのプロセスコントロールモニタに関する。

図２（ａ）に従来のＭＯＳトランジスタのプロセスコントロールモニタの模式断面図を示す。まずはプロセスコントロールモニタとしてエンハンス型ＮチャネルMOSトランジスタ（以下Ｅ型ＮMOSと略す）を例にして説明する。このＥ型ＮＭＯＳは、Ｐ型半導体基板上にＮ型ソース領域４、Ｎ型ドレイン領域５、ゲート絶縁膜２、ゲート電極３で構成され、それぞれの電位を与える為に金属電極からなるソース電極端子４ａ、ドレイン端子５ａ、ゲート電極端子３ａ及び基板電位を固定する為の基板コンタクト端子６ａをそれぞれ有する。

また、一般的にプロセスコントロールモニタとして使用される構造として、ゲート電極３の配線の一部をＮ型高濃度領域７を介して、Ｐ型半導体基板１に接地する。（例えば、非特許文献１参照）Ｎ型高濃度領域７とＰ型半導体基板１はバルクダイオードを構成し、ゲート電極保護用の保護ダイオードとして働く。これはプロセス中にゲート電極３に帯電される電荷を前記バルクダイオードを通してＰ型半導体基板１に逃がし、帯電電荷によるゲート絶縁膜の破壊もしくは劣化防止の効果をもち、金属電極形成後のプロセスにおける帯電に対して有効となる。ゲート電極３を逆方向のバルクダイオードを通じて接地しているのは、Ｅ型ＮＭＯＳの測定時にゲート電極端子３ａに正の電圧をかけるためで、このときにこの接地部分を通してゲート電流が流れることを防ぐために逆方向接続になるようなダイオード構造にしている。このようなゲート電極保護用の保護ダイオードは、ＮＭＯＳのみならず、ＰＭＯＳにおいても導電型を逆にする事で実現する。
共立出版ＶＬＳＩ設計入門松山泰男、富沢孝共著（第４８頁）

一方、図２（ｂ）はデプレッション型ＮチャネルＭＯＳトランジスタ（以下Ｄ型ＮＭＯＳと略す）の模式断面図であるが、この場合上述のようなゲート保護用のダイオードを形成することは好ましくない。これはＤ型ＮＭＯＳの閾値電圧が負の値を持つため、ゲート電極端子３ａに負電圧をかけた場合に前記ゲート保護用ダイオードにとって順方向接続となり、従来のバルクダイオードではこの順方向電圧が非常に小さいため電流が流れてしまうためである。

しかし、避けるため保護ダイオードを形成しないと、プロセス中のゲート電極３の帯電を逃がす事は不可能になり、しばしばゲート電極３の破壊やチャージダメージによる閾値電圧の変化が生じてしまうという問題があった。一方半導体集積回路においては、Ｄ型ＮＭＯＳを含め多くの場合ゲート電極は必ず拡散領域とコンタクトする構造をとるのでこのようなチャージによる劣化は起きない。つまり、先の問題はいいかえればデプレッション型MOSトランジスタに限っては、本来半導体集積回路中の素子の状態を調べるためのプロセスモニタとしての役割をもしばしば果たせなくなるという事態が生じるということでもある。

上記課題を解決するために、本発明は、
Ｐ型半導体基板と、
半導体基板上に形成されたＮ型の高濃度ソース・ドレイン領域と、
半導体基板上に形成されたゲート絶縁膜と、
ゲート絶縁膜上に形成された第１の多結晶シリコンからなるゲート電極と、
半導体基板上に形成された第２の多結晶シリコンと、
第１の多結晶シリコンからなるゲート電極及び前記第２の多結晶シリコン上に形成する中間絶縁膜と、
第１の多結晶シリコンからなるゲート電極と第２の多結晶シリコンを接続する第１の金属電極配線と、
第２の多結晶シリコンと半導体基板とを接続する第２の金属電極配線と、
これらの金属配線上に形成する窒化膜からなる保護膜とを有する事を特徴とする電界効果型ＭＯＳトランジスタとした。

また、第２の多結晶シリコン中にＰ型領域及びＮ型領域からなるダイオードを形成し、第１の金属配線を多結晶シリコン中のＰ型領域に接続し、第２の金属配線を多結晶シリコン中のＮ型領域に接続する事を特徴とする電界効果型ＭＯＳトランジスタとした。

また、第２の多結晶シリコン中に２つのＰ型領域とその間に挟まれた１つのＮ型領域からなる双方向ダイオードを形成し、第１の金属配線を多結晶シリコン中の１つのＰ型領域に接続し、第２の金属配線を多結晶シリコン中の別のＰ型領域に接続する事を特徴とする電界効果型ＭＯＳトランジスタとした。

または、第２の多結晶シリコン中に２つのＮ型領域とその間に挟まれた１つのＰ型領域からなる双方向ダイオードを形成し、第１の金属配線を多結晶シリコン中の１つのＮ型領域に接続し、第２の金属配線を多結晶シリコン中の別のＮ型領域に接続する事を特徴とする電界効果型ＭＯＳトランジスタとした。

または、第２の多結晶シリコン中に３つ以上の奇数のＰ型領域とそのおのおののＰ型領域の間に挟まれた偶数のＮ型領域からなる双方向ダイオードを形成し、第１の金属配線を多結晶シリコン中の一方の端のＰ型領域に接続し、第２の金属配線を多結晶シリコン中の別の端のＰ型領域に接続する事を特徴とする電界効果型ＭＯＳトランジスタとした。

または、第２の多結晶シリコン中に３つ以上の奇数のＮ型領域とそのおのおののＮ型領域の間に挟まれた偶数のＰ型領域からなる双方向ダイオードを形成し、第１の金属配線を多結晶シリコン中の一方の端のＮ型領域に接続し、第２の金属配線を多結晶シリコン中の別の端のＮ型領域に接続する事を特徴とする電界効果型ＭＯＳトランジスタとした。

さらに、ゲート絶縁膜下のＰ半導体基板上にＮ型領域が存在するデプレッション型電界効果型ＭＯＳトランジスタとした。

さらに、窒化膜からなる保護膜が、第２の多結晶シリコン上のみ形成されていない事を特徴とする、電界効果型ＭＯＳトランジスタとした。

本発明によれば、ゲート電圧印加時のリークが少ない保護ダイオードを形成でき、高信頼のデプレッション型NチャネルMOSトランジスタを提供する事ができる。さらに多結晶シリコンからなる保護ダイオード上に保護膜開口部を設ける事で、保護ダイオードを切断でき、ゲート絶縁膜の信頼性の確認も可能である。これらにより高機能のプロセスコントロームモニタを実現する事ができる。

以下にこの発明の実施の形態を図面に基づいて説明する。

図１は本発明の第1の実施例であり、Ｐ型半導体基板１、ゲート絶縁膜２、ゲート電極３、N型ソース／ドレイン４及び５からなるＤ型ＮＭＯＳである。

ここではP型半導体基板１の素子外の領域に第２のP型高濃度領域１４を設け、P型半導体基板１との間にオーミックコンタクトを形成している。さらに、別の素子外領域に多結晶シリコンを設け、この中でP型高濃度領域１０とN型高濃度領域１１を形成しポリシリコンダイオードとし、これをゲート絶縁膜に対する保護ダイオード１としている。そしてD型NMOSのゲート電極３と多結晶シリコンのN型高濃度領域１１、多結晶シリコンのP型高濃度領域１０と第2のP型高濃度領域をそれぞれ金属電極配線で結線する構造としている。

このように、ゲート電極３と半導体基板との間に並列に保護ダイオード１を挿入する事で、半導体プロセス中に発生するチャージを逃がす構造をとっているが、その保護ダイオード１に多結晶シリコンを採用する事で前記ポリシンコンダイオードの順方向電圧を、従来のような半導体基板中に作成するダイオードに比べ大きくする事が出来、ゲート電極端子３ａに負電圧が印加された場合でも前記順方向電圧分以下の負電圧である限りゲート電極端子３ａにリーク電流が流れなくなる。

また一方、図１の例において、第２のP型高濃度領域１４をN型高濃度領域７とし、P型半導体基板１との間にPN接合を形成しこれをゲート絶縁膜に対する保護ダイオード２とし、保護ダイオード１においてD型NMOSのゲート側の多結晶シリコンダイオードの極性をP型としてもよい。

このD型NMOSの動作時にはゲート電極端子３ａに印加されるゲート電圧は負電圧から正電圧まで印加することになるが、負電圧の場合は保護ダイオード１において逆方向接続となり、保護ダイオード２において順方向接続となる。また正電圧の場合は保護ダイオード１においては順方向接続となり、保護ダイオード２においては逆方向電圧接続となる。

このように常にどちらかの保護ダイオードがゲート電圧印加時に逆方向接続となるので、おのおのの保護ダイオードの逆方向耐圧の範囲であれば、ゲート端子においてリーク電流が流れることはない。また、各々の保護ダイオードの逆方向耐圧を、ゲート絶縁膜の絶縁破壊耐圧以下になるように調整して作製する事によりプロセス中におけるチャージや測定時のサージ電圧を逃がす事ができ、ゲート絶縁膜の破壊や劣化を防ぐ事ができる。

このような構造にする事により、従来方法の課題であった、リーク電流とチャージアップによる弊害を同時に解決する事ができる。

ここで、ゲート絶縁膜の耐圧はゲート絶縁膜の厚さで決まり、前記保護ダイオードのそれぞれの逆方向耐圧はダイオードを形成するP型もしくはN型不純物濃度で決まるので最適なプロセス設計により様々な厚さ・耐圧のゲート絶縁膜の保護に対応する事ができる。

また、図３に示すような本発明の第二の実施例の構造をとる事でも同様の効果が得られる。図１の実施例１では半導体基板上に形成する保護ダイオード２と多結晶シリコン中に形成する保護ダイオード１の２つでダイオードを形成していたが、図３ではこの機能を多結晶シリコン中にPNP構造のポリシリコンダイオードを形成する事で実現している。そして各P領域に金属配線を接続し、一方をP型の高濃度領域１４に接続する事でチャージをウェハー側に逃がす経路を確保している。このように１つの素子で双方向ダイオードを形成する事は、双方向のそれぞれの耐圧を一致させやすいという利点がある。

また、双方向のおのおのの耐圧を増加させる場合は多結晶シリコン中のP領域とN領域の濃度を調整すればよく、図１に比べて調整するパラメータは少なくなりプロセス設計が容易となる。

また、同様に多結晶シリコンのみで双方向ダイオードを形成する第３の実施例として図４のようにPとNの直列接続段数を変化させてもよい。この構造をとると、ダイオードの耐圧は、逆方向接合の段数倍の耐圧となる。この方法は高耐圧用の厚いゲート絶縁膜に対応する場合に使用すればよい。

ここで図３、図４では例としてPNP構造をとっているが、同様に双方向ダイオードを実現するためにNPN構造をとることも可能であり作製は容易にできる。

以上のような本発明の構造をとることで、従来は実現が難しかったD型MOSにおけるゲート絶縁膜保護のための保護ダイオード形成を、トランジスタ動作を損なうことなく実現する事が可能となる。

これらに加えたさらなる実施例を示したのが図５である。ここでは図１の実施例に酸化膜からなる中間絶縁膜１５と、主にプラズマ窒化膜からなる最終保護膜１６を図示している。そして多結晶シリコンで作成された保護ダイオード１上の保護膜６の一部を１７のように開口させている。この保護膜の開口は、後にレーザー照射によりこの多結晶シリコンで形成された保護ダイオード１を焼き切り、配線を切断するためのものである。

電界効果型MOSトランジスタのゲート絶縁膜に保護ダイオードを形成する事は、プロセス中のチャージダメージを防ぐのに対して効果的だが、逆にゲート絶縁膜２の耐圧を測定するために電気的に故意に破壊する事が困難であるという欠点も併せ持つ。ゲート絶縁膜自体の膜質や耐性を確認したい場合、電気的な耐性を確認できる事が望ましく、図５の本発明の構造は後からそのような目的を達成するための手段として設けたものである。

このような配線の切断には、レーザーの反射が少なくまた発熱しやすいある程度の抵抗を持つ材料として多結晶シリコンが好ましく、本発明の構造で容易に実現できる。また保護膜開口部を多結晶シリコン保護ダイオード上に形成する方法は図１に限らず、図３や図４のような構造においても容易に適用できる事はいうまでもない。

実施例１のデプレッション型NチャネルMOSトランジスタの模式断面図である。図２(a)は、従来のエンハンス型NチャネルMOSトランジスタの模式断面図である。図２(b)は、従来のデプレッション型NチャネルMOSトランジスタの模式断面図である。実施例２のデプレッション型NチャネルMOSトランジスタの模式断面図である。実施例３のデプレッション型NチャネルMOSトランジスタの別の模式断面図である。実施例５のデプレッション型NチャネルMOSトランジスタの模式断面図である。

符号の説明

１ P型半導体基板
２ゲート絶縁膜
３ゲート電極
４ N型高濃度ソース領域
５ N型高濃度ドレイン領域
６ P型高濃度基板コンタクト領域
７第２のN型高濃度領域
８ N型デプレッションチャネル領域
９多結晶シリコン
１０ P型多結晶シリコン領域
１１ N型多結晶シリコン領域
１２保護ダイオード１
１３保護ダイオード２
１４第２のP型高濃度領域
１５中間絶縁膜
１６保護膜
１７保護膜窓
１８フィールド絶縁膜
３a ゲート電極端子
４ａソース電極端子
５ａドレイン電極端子
６ａ基板コンタクト端子

Claims

Ｐ型半導体基板と、
前記半導体基板上に形成されたＮ型の高濃度ソース・ドレイン領域と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された第１の多結晶シリコンからなるゲート電極と
前記半導体基板上に形成された第２の多結晶シリコンと、
前記第１の多結晶シリコンからなるゲート電極及び前記第２の多結晶シリコン上に形成する中間絶縁膜と、
前記第１の多結晶シリコンからなるゲート電極と前記第２の多結晶シリコンを接続する第１の金属電極配線と、
前記第２の多結晶シリコンと前記半導体基板とを接続する第２の金属電極配線と、
前記金属配線上に形成する窒化膜からなる保護膜とを有する事を特徴とする電界効果型ＭＯＳトランジスタ。
前記第２の多結晶シリコン中にＰ型領域及びＮ型領域からなるダイオードを有し、前記第１の金属配線を前記多結晶シリコン中のＰ型領域に接続し、前記第２の金属配線を前記多結晶シリコン中のＮ型領域に接続する事を特徴とする請求項１記載の電界効果型ＭＯＳトランジスタ。
前記第２の多結晶シリコン中に２つのＰ型領域とその間に挟まれた１つのＮ型領域からなる双方向ダイオードを有し、前記第１の金属配線を前記多結晶シリコン中の１つのＰ型領域に接続し、前記第２の金属配線を前記多結晶シリコン中の別のＰ型領域に接続する事を特徴とする請求項１記載の電界効果型ＭＯＳトランジスタ。
前記第２の多結晶シリコン中に２つのＮ型領域とその間に挟まれた１つのＰ型領域からなる双方向ダイオードを有し、前記第１の金属配線を前記多結晶シリコン中の１つのＮ型領域に接続し、前記第２の金属配線を前記多結晶シリコン中の別のＮ型領域に接続する事を特徴とする請求項１記載の電界効果型ＭＯＳトランジスタ。
前記第２の多結晶シリコン中に３つ以上の奇数のＰ型領域とそのおのおののＰ型領域の間に挟まれた偶数のＮ型領域からなる双方向ダイオードを有し、前記第１の金属配線を前記多結晶シリコン中の一方の端のＰ型領域に接続し、前記第２の金属配線を前記多結晶シリコン中の別の端のＰ型領域に接続する事を特徴とする請求項１記載の電界効果型ＭＯＳトランジスタ。
前記第２の多結晶シリコン中に３つ以上の奇数のＮ型領域とそのおのおののＮ型領域の間に挟まれた偶数のＰ型領域からなる双方向ダイオードを有し、前記第１の金属配線を前記多結晶シリコン中の一方の端のＮ型領域に接続し、前記第２の金属配線を前記多結晶シリコン中の別の端のＮ型領域に接続する事を特徴とする請求項１記載の電界効果型ＭＯＳトランジスタ。
前記ゲート絶縁膜下のＰ半導体基板上にＮ型領域が存在する請求項１から６記載のデプレッション型電界効果型ＭＯＳトランジスタ。
前記窒化膜からなる保護膜が、前記第２の多結晶シリコン上のみ形成されていない事を特徴とする、請求項１から７記載の電界効果型ＭＯＳトランジスタ。