JP6656968B2 - Ｅｓｄ保護素子を有する半導体装置 - Google Patents
Ｅｓｄ保護素子を有する半導体装置 Download PDFInfo
- Publication number
- JP6656968B2 JP6656968B2 JP2016055583A JP2016055583A JP6656968B2 JP 6656968 B2 JP6656968 B2 JP 6656968B2 JP 2016055583 A JP2016055583 A JP 2016055583A JP 2016055583 A JP2016055583 A JP 2016055583A JP 6656968 B2 JP6656968 B2 JP 6656968B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- drain
- potential
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims description 21
- 230000015556 catabolic process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、ＥＳＤ保護素子を有する半導体装置に関する。特に、低電圧で動作する内部回路領域に形成された内部素子をＥＳＤによる破壊から保護する為に、外部接続端子と内部回路領域との間に設けられた、オフトランジスタ型ＥＳＤ保護素子に関する。
ＩＣとも言われる半導体装置では、静電気放電（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ−Ｄｉｓｃｈａｒｇｅ：以下ＥＳＤと略す）により、デバイス内に放電電流が流れ、局所的な発熱、電界集中により破壊する現象が知られている。そこで、ＥＳＤ破壊を防ぐ為、外部接続ＰＡＤと内部回路領域との間にＥＳＤ保護素子を設けることが一般的である。
ＭＯＳ型トランジスタを有する半導体装置の場合、上記保護素子としてゲート電極の電位をグランド電位に固定したいわゆるオフ状態のＮ型ＭＯＳトランジスタ（以下ＮＭＯＳと略記）を用いることが知られており、こうしたＮＭＯＳをオフトランジスタと呼んでいる。
なお、以下の説明ではＰ型ＭＯＳトランジスタに関しても言及する。Ｐ型ＭＯＳトランジスタをＰＭＯＳと略記する。
なお、以下の説明ではＰ型ＭＯＳトランジスタに関しても言及する。Ｐ型ＭＯＳトランジスタをＰＭＯＳと略記する。
上記オフトランジスタは、ドレイン電極を外部接続ＰＡＤに接続して使用するため、ドレイン耐圧がＩＣの動作電圧以上でなければならない。一方、内部回路領域にＥＳＤサージを到達させないため、内部回路領域で使用しているトランジスタに代表される素子よりも耐圧が低いことが求められる。
オフトランジスタのドレイン耐圧は、ゲート電極がオフのためにドレイン領域の空乏層の伸びが抑制されることで発生するアバランシェブレイクダウン、いわゆる表面ブレイクダウンと、ドレイン領域とグラウンド電位に固定されたウェル領域、もしくは素子分離領域とのＰＮ接合によって発生するアバランシェブレイクダウン、いわゆるジャンクションブレイクダウンが挙げられ、これら２種類の耐圧を、ＩＣの動作電圧以上でかつ、内部回路領域で使用しているデバイスの耐圧未満に設定することが求められる。
上記表面ブレイクダウンは主にゲート酸化膜厚や、低濃度のドレインエクステンション領域の濃度や距離によって決まり、ジャンクションブレイクダウンは高濃度ドレイン領域の濃度とウェルや素子分離領域の濃度によって決まる。
ここで、主に８Ｖ以下の低電圧動作用のＩＣでは、製造コストアップを防ぐ為に、内部回路領域で使用するデバイスとＥＳＤ保護素子とで、ゲート絶縁膜厚や、ドレイン領域やウェルの濃度を別々に設定することはしない。そのため、本来であればＥＳＤ保護素子は内部回路領域で使用するデバイスよりも耐圧を下げなければならないが、その耐圧差がつき辛くなり、ＥＳＤ保護素子でＩＣを保護できなくなる場合がある。
その対策として、チャネル領域へのイオン注入等でチャネル領域の濃度を高濃度にして耐圧を下げる場合や回路的に対策を施したような先行技術がある（例えば、特許文献１参照）。
しかしながら、チャネル領域へのイオン注入で対策を行う場合、ゲート絶縁膜形成前に高濃度イオン注入を行ったとしても、レジストが硬化してしまうことにより、剥離する際にアッシングを必要とすることでＳｉ表面にダメージが入ってしまい、ゲート絶縁膜の寿命が劣化してしまう。一方、ゲート絶縁膜形成後に高濃度イオン注入を行ったとしても、ゲート絶縁膜に直接イオン注入されることにより、ゲート絶縁膜の寿命が劣化してしまう。さらに、専用マスクが必要になることで製造コストや１回の製品の製造にかかる時間であるＴＡＴが増加してしまうなどの問題が発生する。
また、上記特許文献１のようなＥＳＤ保護対策を行った場合、回路規模が大きくなってしまうという問題が発生する。
また、上記特許文献１のようなＥＳＤ保護対策を行った場合、回路規模が大きくなってしまうという問題が発生する。
上記課題解決のために、本発明では以下の手段を用いた。
ＭＯＳトランジスタを有する半導体装置において、ＥＳＤ保護素子としてＮＭＯＳのゲート電位をグラウンド電位やウェル電位とするオフトランジスタを有し、オフトランジスタのドレインアクティブ領域内にＮ型とＰ型のドレイン領域を有し、Ｐ型ドレイン領域の電位はＰウェルまたはＰ型半導体基板の電位とし、ドレインアクティブ領域内のＰＮ接合による接合耐圧をＥＳＤ保護素子の耐圧とする。
ＭＯＳトランジスタを有する半導体装置において、ＥＳＤ保護素子としてＮＭＯＳのゲート電位をグラウンド電位やウェル電位とするオフトランジスタを有し、オフトランジスタのドレインアクティブ領域内にＮ型とＰ型のドレイン領域を有し、Ｐ型ドレイン領域の電位はＰウェルまたはＰ型半導体基板の電位とし、ドレインアクティブ領域内のＰＮ接合による接合耐圧をＥＳＤ保護素子の耐圧とする。
ＰＮ接合の接合耐圧は、ＩＣの動作電圧以上であり、かつ内部領域内の全素子よりも耐圧が低いことを特徴とする。
ドレインアクティブ領域内のＰ型領域はＰＭＯＳのドレインエクステンション領域の濃度と等しいことを特徴とする。
ドレインアクティブ領域内のＰ型領域はＰＭＯＳのドレイン高濃度領域の濃度と等しいことを特徴とする。
ドレインアクティブ領域内のＰ型領域はＰＭＯＳのドレインエクステンション領域の濃度と等しいことを特徴とする。
ドレインアクティブ領域内のＰ型領域はＰＭＯＳのドレイン高濃度領域の濃度と等しいことを特徴とする。
ドレインアクティブ領域内のＰ型領域は、ドレインアクティブ領域のＷ端に設けられることを特徴とする。
ドレインアクティブ領域内のＰ型領域は、ドレインアクティブ領域のＷ端ではない所望の領域に設けられることを特徴とする。
ドレインアクティブ領域内のＰ型領域は、ドレインアクティブ領域のＷ端、かつ、所望の領域に設けられることを特徴とする。
ドレインアクティブ領域内のＰ型領域は、ドレインアクティブ領域のＷ端ではない所望の領域に設けられることを特徴とする。
ドレインアクティブ領域内のＰ型領域は、ドレインアクティブ領域のＷ端、かつ、所望の領域に設けられることを特徴とする。
上記手段を用いることで、本発明のＥＳＤ保護素子では、製造コストやＴＡＴの増加なく、また、回路規模も大きくすることなく、内部領域よりも耐圧の低いＥＳＤ保護素子を提供することができる。
以下では図面を用いて、発明を実施するための形態を説明する。
図１は本発明におけるＥＳＤ保護素子の第１の実施形態を示す図である。
ＮＭＯＳを用いたＥＳＤ保護素子が示してある。ＥＳＤ保護素子は、Ｎ型高濃度ソース領域１０１と、外部出力端子に接続されたＮ型高濃度ドレイン領域１０２を備え、ゲート電極１０４と、Ｎ型高濃度ドレイン領域１０２と両側から接するようにＰ型ドレイン領域１０３が設けられている。このＮ型高濃度ソース領域１０１とＮ型高濃度ドレイン領域１０２は一般的に１０22ｃｍ-3程度の不純物濃度を有している。また、上記のＮＭＯＳは１０15〜１０17ｃｍ-3程度の不純物濃度のＰウェル、またはＰ型半導体基板１０６の中に形成され、５〜３０ｎｍ程度のゲート絶縁膜を有している。ここで、ゲート電極１０４はＰウェル、またはＰ型半導体基板１０６と同電位としており、いわゆるオフトランジスタである。また、Ｐ型ドレイン領域１０３も、Ｐウェル、またはＰ型半導体基板１０６と接触しており、これらＰウェル、またはＰ型半導体基板１０６と同電位となっている。
ＮＭＯＳを用いたＥＳＤ保護素子が示してある。ＥＳＤ保護素子は、Ｎ型高濃度ソース領域１０１と、外部出力端子に接続されたＮ型高濃度ドレイン領域１０２を備え、ゲート電極１０４と、Ｎ型高濃度ドレイン領域１０２と両側から接するようにＰ型ドレイン領域１０３が設けられている。このＮ型高濃度ソース領域１０１とＮ型高濃度ドレイン領域１０２は一般的に１０22ｃｍ-3程度の不純物濃度を有している。また、上記のＮＭＯＳは１０15〜１０17ｃｍ-3程度の不純物濃度のＰウェル、またはＰ型半導体基板１０６の中に形成され、５〜３０ｎｍ程度のゲート絶縁膜を有している。ここで、ゲート電極１０４はＰウェル、またはＰ型半導体基板１０６と同電位としており、いわゆるオフトランジスタである。また、Ｐ型ドレイン領域１０３も、Ｐウェル、またはＰ型半導体基板１０６と接触しており、これらＰウェル、またはＰ型半導体基板１０６と同電位となっている。
ここで、まず外部より＋電荷のＥＳＤのサージが入ってきたときの保護素子の動作について説明する。
外部接続端子から＋電荷が入ってきた場合、ＥＳＤ保護素子のＮ型高濃度ドレイン領域１０２の電位が上昇する。一方、Ｐ型ドレイン領域１０３の電位はＰウェル、またはＰ型半導体基板１０６に接続されている為、ドレイン領域内にてＰＮ接合によるアバランシェブレイクダウンが発生し、電子、正孔対が発生する。ここで発生した正孔は、Ｐウェル、またはＰ型半導体基板１０６を通り、ソース側の低電位に向かって流れていく。その際、そこで流れた電流と、Ｐウェル、またはＰ型半導体基板１０６が有する抵抗によって、電圧上昇が発生する。その電圧上昇がＮ型高濃度ソース領域１０１の電位よりもある程度高くなると、Ｎ型高濃度領域からＰウェル、またはＰ型半導体基板１０６に向かってダイオードの順方向に電子が注入されることになり、その電子はＮ型高濃度ドレイン領域に到達し、ＮＭＯＳのドレイン、ソース間で電流が流れる、いわゆる寄生バイポーラ動作となる。この寄生バイポーラ動作によってＥＳＤのサージを外部接続端子に接続されたドレイン領域からソース側の端子に放出していくことで、内部領域にＥＳＤのサージを到達させずに、保護素子にて保護することが可能になる。
外部接続端子から＋電荷が入ってきた場合、ＥＳＤ保護素子のＮ型高濃度ドレイン領域１０２の電位が上昇する。一方、Ｐ型ドレイン領域１０３の電位はＰウェル、またはＰ型半導体基板１０６に接続されている為、ドレイン領域内にてＰＮ接合によるアバランシェブレイクダウンが発生し、電子、正孔対が発生する。ここで発生した正孔は、Ｐウェル、またはＰ型半導体基板１０６を通り、ソース側の低電位に向かって流れていく。その際、そこで流れた電流と、Ｐウェル、またはＰ型半導体基板１０６が有する抵抗によって、電圧上昇が発生する。その電圧上昇がＮ型高濃度ソース領域１０１の電位よりもある程度高くなると、Ｎ型高濃度領域からＰウェル、またはＰ型半導体基板１０６に向かってダイオードの順方向に電子が注入されることになり、その電子はＮ型高濃度ドレイン領域に到達し、ＮＭＯＳのドレイン、ソース間で電流が流れる、いわゆる寄生バイポーラ動作となる。この寄生バイポーラ動作によってＥＳＤのサージを外部接続端子に接続されたドレイン領域からソース側の端子に放出していくことで、内部領域にＥＳＤのサージを到達させずに、保護素子にて保護することが可能になる。
上記動作原理にてＩＣを保護するためには、Ｐ型ドレイン領域１０３は、Ｎ型高濃度ドレイン領域１０２との接合耐圧が、ＩＣの動作電圧以上で、かつ内部素子の耐圧よりも低くなる、所望の耐圧となるように不純物濃度を決定する必要がある。
例えば、動作電圧が８Ｖ以下のＩＣを形成する内部素子の場合、内部素子の耐圧は、ＮＭＯＳであれば、Ｎ型高濃度領域と、素子分離用のフィールド絶縁膜下部にイオン注入された、Ｐ型のフィールドイオン注入との接合耐圧で決まる場合が多い。一方、ＰＭＯＳの場合は、同様の接合か、もしくはＰ型高濃度領域とＮウェルとの接合耐圧で決まる場合が多い。
ここで、８Ｖ以下のＩＣにおけるＰＭＯＳのドレインには、ドレイン耐圧緩和層を有するＬＤＤ構造、もしくはドレインエクステンション構造などを用いている場合が多い。このドレイン耐圧緩和層にイオン注入されるＰ型領域の不純物濃度は、一般的に１０17ｃｍ-3〜１０20ｃｍ-3程度である。
そこで、このＰＭＯＳのドレイン耐圧緩和層用のイオン注入を、Ｐ型ドレイン領域１０３に用いると、マスクや工程を追加することなく、本発明におけるＥＳＤ保護素子の耐圧を、動作電圧以上で、かつ、内部素子以下とすることができる。
もしＩＣの動作電圧が５Ｖ以下の場合には、Ｐ型ドレイン領域１０３に、ＰＭＯＳで使用されるＰ型高濃度ソース、ドレイン領域用のイオン注入を行ってもよい。その場合もマスクや工程を追加することなく、所望の特性を得ることができる。
本発明の第１の実施形態としては、Ｐ型ドレイン領域１０３は、ゲート電極１０４下方のチャネル領域に接するようにドレインアクティブ領域１０５のチャネル幅であるＷ方向の端部（Ｗ端）に接して形成し、２つのＰ型ドレイン領域１０３の間にＮ型高濃度ドレイン領域１０２を形成している。２つのＰ型ドレイン領域１０３は、ソース・ドレイン領域を結ぶ方向に平行なドレインアクティブ領域１０５の縁に沿って、ゲート電極１０４直下からゲート電極１０４と対向してＷ方向に伸びているドレインアクティブ領域１０５の他の縁までそれぞれ配置されている。このとき、Ｐ型ドレイン領域１０３は、Ｎ型高濃度ドレイン領域１０２用イオン注入マスクのアライメントエラーや、Ｎ型高濃度ドレイン領域１０２の熱拡散があったとしても十分なＰ型領域を確保できなければならない。
一方、Ｐ型ドレイン領域が大きすぎた場合、Ｎ型高濃度ソース領域１０１とのバランスが崩れたり、もしくは実効的なＮ型高濃度ドレイン領域の幅が小さくなりすぎてＥＳＤ耐量が低下したりする為、Ｐ型ドレイン領域１０３の幅は１〜３ｕｍとする。
なお、上記説明では、Ｐ型ドレイン領域１０３を両Ｗ端へ配置するとしたが、片側のＷ端だけに配置してもよい。
なお、上記説明では、Ｐ型ドレイン領域１０３を両Ｗ端へ配置するとしたが、片側のＷ端だけに配置してもよい。
図２は本発明の第２の実施形態を示す図である。Ｐ型ドレイン領域１０３は、ドレインアクティブ領域１０５内の一部であってもよい。単位Ｗが小さいＥＳＤ保護素子の場合、Ｐ型ドレイン領域１０３を２箇所としてしまうと実効的なＮ型高濃度ドレイン領域が小さくなってしまい、ＥＳＤ保護耐性が下がってしまう為、図２のようなチャネル幅方向両端部（両Ｗ端）にＮ型高濃度ドレイン領域１０２を配置し、それらの間にＰ型ドレイン領域１０３を設ける構造とした。
図３は本発明の第３の実施形態を示す図である。Ｐ型ドレイン領域１０３は、ドレインアクティブ領域１０５内の両Ｗ端に加えさらに内部にあってもよい。ここでは両Ｗ端に配置した２つのＰ型ドレイン領域１０３の各々の内側に２つのＮ型高濃度ドレイン領域１０２を配置し、そして、２つのＮ型高濃度ドレイン領域１０２の間にＰ型ドレイン領域１０３を設けた構造である。チャネル幅Ｗが大きいＥＳＤ保護素子の場合、Ｐ型ドレイン領域１０３をＷ端のみ２箇所としてしまうと、Ｗ端を発端とする寄生バイポーラ動作が起こりづらくなり、所望の特性が得られなくなってしまうことがある。よって図３のような配置でも良い。
図４は本発明の第４の実施形態を示す図である。Ｐ型ドレイン領域１０３は、ドレインアクティブ領域１０５内のＬ方向に配置されている。すなわち、ドレインアクティブ領域１０５を３分割し、ゲート電極１０４に近いほうから順にＰ型ドレイン領域１０３，Ｎ型高濃度ドレイン領域１０２、Ｐ型ドレイン領域１０３をチャネル幅方向と平行に配置している。この配置にするとドレインアクティブ領域１０５が大きくなってしまうがドレイン領域内のＰＮ接合が、Ｎ型高濃度ソース領域１０１と同じ方向にあり、かつ接合面も大きいため、安定したバイポーラ動作が期待できる。
図５は本発明の第五形態を示す図である。Ｐ型ドレイン領域１０３の周囲をＮ型高濃度ドレイン領域１０２で囲むように配置されたドレインアクティブ領域１０５となっている。この配置にすると実施例４に比べ、ドレイン領域内のＰＮ接合の接合面が大きくできるため、実施例４よりも安定したバイポーラ動作が期待できる。
１０１ Ｎ型高濃度ソース領域
１０２ Ｎ型高濃度ドレイン領域
１０３ Ｐ型ドレイン領域
１０４ ゲート電極
１０５ ドレインアクティブ領域
１０２ Ｎ型高濃度ドレイン領域
１０３ Ｐ型ドレイン領域
１０４ ゲート電極
１０５ ドレインアクティブ領域
Claims (3)
- ＥＳＤ保護素子を有する半導体装置であって、
所定の動作電圧と内部領域内の素子を有し、
前記ＥＳＤ保護素子はＰウェルあるいはＰ型半導体基板に設けられたＮ型ＭＯＳトランジスタからなり、
前記Ｎ型ＭＯＳトランジスタのゲート電極は、前記Ｐウェルの電位であるウェル電位あるいは前記Ｐ型半導体基板の電位であるグラウンド電位となるように、前記Ｐウェルあるいは前記Ｐ型半導体基板に接続されており、
前記Ｎ型ＭＯＳトランジスタのドレインアクティブ領域内にＮ型高濃度ドレイン領域およびＰ型ドレイン領域が隣接して配置され、ＰＮ接合を構成しており、
前記Ｐ型ドレイン領域は、前記ドレインアクティブ領域のＷ方向の両側の端部に接していない領域に、前記ゲート電極の縁から前記ゲート電極に対向する前記ドレインアクティブ領域の他の端部まで設けられており、
前記Ｐ型ドレイン領域の電位は前記Ｐウェルまたは前記Ｐ型半導体基板の電位であり、
前記ＥＳＤ保護素子の耐圧は前記ドレインアクティブ領域内の前記ＰＮ接合における接合耐圧であることを特徴とするＥＳＤ保護素子を有する半導体装置。 - ＥＳＤ保護素子を有する半導体装置であって、
所定の動作電圧と内部領域内の素子を有し、
前記ＥＳＤ保護素子はＰウェルあるいはＰ型半導体基板に設けられたＮ型ＭＯＳトランジスタからなり、
前記Ｎ型ＭＯＳトランジスタのゲート電極は、前記Ｐウェルの電位であるウェル電位あるいは前記Ｐ型半導体基板の電位であるグラウンド電位となるように、前記Ｐウェルあるいは前記Ｐ型半導体基板に接続されており、
前記Ｎ型ＭＯＳトランジスタのドレインアクティブ領域内にＮ型高濃度ドレイン領域およびＰ型ドレイン領域が隣接して配置され、ＰＮ接合を構成しており、
前記Ｐ型ドレイン領域は、前記ドレインアクティブ領域のＷ方向の両方の端部に接して、前記ゲート電極の縁に沿って設けられており、
前記Ｐ型ドレイン領域の電位は前記Ｐウェルまたは前記Ｐ型半導体基板の電位であり、
前記ＥＳＤ保護素子の耐圧は前記ドレインアクティブ領域内の前記ＰＮ接合における接合耐圧であることを特徴とするＥＳＤ保護素子を有する半導体装置。 - ＥＳＤ保護素子を有する半導体装置であって、
所定の動作電圧と内部領域内の素子を有し、
前記ＥＳＤ保護素子はＰウェルあるいはＰ型半導体基板に設けられたＮ型ＭＯＳトランジスタからなり、
前記Ｎ型ＭＯＳトランジスタのゲート電極は、前記Ｐウェルの電位であるウェル電位あるいは前記Ｐ型半導体基板の電位であるグラウンド電位となるように、前記Ｐウェルあるいは前記Ｐ型半導体基板に接続されており、
前記Ｎ型ＭＯＳトランジスタのドレインアクティブ領域内にＮ型高濃度ドレイン領域およびＰ型ドレイン領域が隣接して配置され、ＰＮ接合を構成しており、
前記Ｎ型高濃度ドレイン領域は、周囲を全て前記Ｐ型ドレイン領域により取り囲まれており、
前記Ｐ型ドレイン領域の電位は前記Ｐウェルまたは前記Ｐ型半導体基板の電位であり、
前記ＥＳＤ保護素子の耐圧は前記ドレインアクティブ領域内の前記ＰＮ接合における接合耐圧であることを特徴とするＥＳＤ保護素子を有する半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016055583A JP6656968B2 (ja) | 2016-03-18 | 2016-03-18 | Ｅｓｄ保護素子を有する半導体装置 |
| US15/457,366 US10249713B2 (en) | 2016-03-18 | 2017-03-13 | Semiconductor device including an ESD protection element |
| TW106108633A TWI705550B (zh) | 2016-03-18 | 2017-03-16 | 具有 esd保護元件的半導體裝置 |
| CN201710160085.3A CN107204328B (zh) | 2016-03-18 | 2017-03-17 | 具有esd保护元件的半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016055583A JP6656968B2 (ja) | 2016-03-18 | 2016-03-18 | Ｅｓｄ保護素子を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017174836A JP2017174836A (ja) | 2017-09-28 |
| JP6656968B2 true JP6656968B2 (ja) | 2020-03-04 |
Family
ID=59855880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016055583A Active JP6656968B2 (ja) | 2016-03-18 | 2016-03-18 | Ｅｓｄ保護素子を有する半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10249713B2 (ja) |
| JP (1) | JP6656968B2 (ja) |
| CN (1) | CN107204328B (ja) |
| TW (1) | TWI705550B (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4941028A (en) * | 1988-08-10 | 1990-07-10 | Actel Corporation | Structure for protecting thin dielectrics during processing |
| JP3456242B2 (ja) * | 1993-01-07 | 2003-10-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP4417445B2 (ja) * | 1997-04-04 | 2010-02-17 | 聯華電子股▲ふん▼有限公司 | 半導体装置及びその製造方法 |
| US7186610B1 (en) * | 2004-08-13 | 2007-03-06 | Altera Corporation | ESD protection device for high performance IC |
| KR100591125B1 (ko) * | 2003-12-31 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터 |
| JP5270877B2 (ja) | 2007-08-22 | 2013-08-21 | セイコーインスツル株式会社 | 半導体装置 |
| JP5525736B2 (ja) * | 2009-02-18 | 2014-06-18 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| CN103415916B (zh) | 2011-03-09 | 2016-05-11 | 旭化成微电子株式会社 | 半导体装置以及半导体装置的制造方法 |
| WO2015053022A1 (ja) * | 2013-10-07 | 2015-04-16 | 富士電機株式会社 | 半導体装置 |
-
2016
- 2016-03-18 JP JP2016055583A patent/JP6656968B2/ja active Active
-
2017
- 2017-03-13 US US15/457,366 patent/US10249713B2/en active Active
- 2017-03-16 TW TW106108633A patent/TWI705550B/zh active
- 2017-03-17 CN CN201710160085.3A patent/CN107204328B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170271321A1 (en) | 2017-09-21 |
| CN107204328A (zh) | 2017-09-26 |
| US10249713B2 (en) | 2019-04-02 |
| CN107204328B (zh) | 2021-09-24 |
| JP2017174836A (ja) | 2017-09-28 |
| TWI705550B (zh) | 2020-09-21 |
| TW201737461A (zh) | 2017-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101923763B1 (ko) | 레벨 쉬프트 회로 보호용 정전기 방전 보호 회로 및 소자 | |
| US11056482B2 (en) | Semiconductor device with electrostatic discharge protection | |
| JP2008078361A (ja) | 半導体集積回路装置 | |
| JP2010135755A (ja) | 静電気放電保護素子及びその製造方法 | |
| JP5165321B2 (ja) | 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法 | |
| US8796775B2 (en) | Electro-static discharge protection device | |
| US8283726B2 (en) | System and method for I/O ESD protection with polysilicon regions fabricated by processes for making core transistors | |
| JP2007019413A (ja) | 保護回路用半導体装置 | |
| JP6656968B2 (ja) | Ｅｓｄ保護素子を有する半導体装置 | |
| JP4123318B2 (ja) | 静電放電保護回路を有する半導体素子 | |
| JP5010158B2 (ja) | 半導体装置 | |
| US10741542B2 (en) | Transistors patterned with electrostatic discharge protection and methods of fabrication | |
| TW201816977A (zh) | 靜電放電防護元件 | |
| US8319286B2 (en) | System and method for input pin ESD protection with floating and/or biased polysilicon regions | |
| CN107871785B (zh) | 半导体装置 | |
| US8686507B2 (en) | System and method for I/O ESD protection with floating and/or biased polysilicon regions | |
| JP2006024601A (ja) | 電界効果型ｍｏｓトランジスタ | |
| JP2011210896A (ja) | 半導体装置 | |
| JP2009038189A (ja) | 半導体装置、電圧供給システムおよび半導体装置の製造方法 | |
| JP3221677B2 (ja) | 半導体装置 | |
| JP2010182821A (ja) | 半導体装置 | |
| TWI536534B (zh) | 靜電放電防護元件 | |
| JP2008181945A (ja) | 静電保護素子及び半導体装置 | |
| JP2011071325A (ja) | 半導体装置 | |
| US20070048944A1 (en) | Low voltage trigger and save area electrostatic discharge device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6656968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |