CN105990176B - 一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法 - Google Patents
一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法 Download PDFInfo
- Publication number
- CN105990176B CN105990176B CN201510083100.XA CN201510083100A CN105990176B CN 105990176 B CN105990176 B CN 105990176B CN 201510083100 A CN201510083100 A CN 201510083100A CN 105990176 B CN105990176 B CN 105990176B
- Authority
- CN
- China
- Prior art keywords
- flow region
- carrier
- carrier flow
- semiconductor layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法，包括以下步骤：提供一多晶硅半导体层，并在多晶硅半导体层上设定一载子流动区域与一非载子流动区域；提供一闸极层，覆盖于多晶硅半导体层上的非载子流动区域；对闸极层施加一电压，用于关闭非载子流动区域。本发明由于采用了以上技术方案，使其具有以下有益效果是：利用在多晶硅半导体层上的非载子流动区域覆盖闸极层，并对闸极层施加电压，吸附非载子流动区域内的载子，从而关闭非载子流动区域内的载子流动，利用电性的方式限制载子只在载子流动区域流动，利用闸极层定义出载子流动区域，避免刻蚀多晶硅半导体层，避免刻蚀对多晶硅半导体层的边缘的造成损伤而影响阻值特性。
Description
技术领域
本发明涉及一种半导体材料的图案化制程，尤其涉及一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法。
背景技术
参阅图1和图2所示，传统的多晶硅半导体的图案化制程是将多晶硅半导体层21置于缓冲层22上，在多晶硅半导体层21覆盖一层光敏电阻23，然后采用刻蚀工艺刻蚀掉多晶硅半导体层21不需要的部分，保留下需要的图案，完成图案化多晶硅半导体层21，如图2所示。蚀刻工艺常常被用来定义出图案的形状，将不需要的部分刻蚀掉，保留下需要的图案，然而，在刻蚀掉不需要的部分时，会对所需要的图案的边缘造成损伤，即损坏图案化后的多晶硅半导体层21的边缘a、b，从而影响多晶硅半导体层21的材料性能。当利用一测试装置24分别对图案化后的多晶硅半导体层21的两端施加一测试信号，测试多晶硅半导体层21内的载子流动时，测到的阻值特性会受刻蚀产生的边缘损伤而造成影响。
发明内容
本发明所要解决的技术问题是提供一种利用耦合效应定义出半导体材料的测试区域，避免直接刻蚀半导体材料，造成半导体材料边缘损伤的利用耦合效应去除刻蚀对半导体材料阻值影响的方法。
为实现上述技术效果，本发明公开了一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法，所述方法包括以下步骤：
提供一多晶硅半导体层，并在所述多晶硅半导体层上设定一载子流动区域与一非载子流动区域；
提供一闸极层，覆盖于所述多晶硅半导体层上的非载子流动区域；
对所述闸极层施加一电压，用于关闭所述非载子流动区域。
本发明由于采用了以上技术方案，使其具有以下有益效果是：利用在多晶硅半导体层上的非载子流动区域覆盖闸极层，并对闸极层施加电压，吸附非载子流动区域内的载子，从而关闭非载子流动区域内的载子流动，利用电性的方式限制载子只在载子流动区域流动，利用闸极层定义出载子流动区域，避免刻蚀多晶硅半导体层，避免刻蚀对多晶硅半导体层的边缘的造成损伤而影响阻值特性。
本发明进一步的改进在于，所述多晶硅半导体层为N型多晶硅，对所述闸极层施加一负电压，关闭所述非载子流动区域。N型多晶硅的电子为多子，空穴为少子，电子作为载子进行导电，负电压吸附N型多晶硅中的电子，即吸附了N型多晶硅的载子，从而使得所覆盖的区域内没有载子流动，也就是关闭了非载子流动区域的N型多晶硅的载子流动，从而限制载子只流过N型多晶硅的载子流动区域。
本发明进一步的改进在于，所述多晶硅半导体层为P型多晶硅，对所述闸极层施加一正电压，关闭所述非载子流动区域。P型多晶硅的空穴为多子，电子为少子，空穴作为载子进行导电，正电压吸附P型多晶硅中的空穴，即吸附了P型多晶硅的载子，从而使得所覆盖的区域内没有载子流动，也就是关闭了非载子流动区域的P型多晶硅的空穴载子流动，从而限制载子只流过P型多晶硅的载子流动区域。
本发明进一步的改进在于，所述闸极层通过刻蚀工艺，得到形状适配于所述非载子流动区域的图案，并覆盖于所述多晶硅半导体层上的非载子流动区域。
本发明进一步的改进在于，还包括：提供一测试装置，测试所述载子流动区域内的载子流动，得到所述载子流动区域的多晶硅半导体层的阻值。
附图说明
图1是传统的多晶硅半导体层的图案化方法。
图2是传统的多晶硅半导体层图案化后的平面示意图。
图3是本发明的多晶硅半导体层的示意图。
图4是本发明在非载子流动区域上覆盖闸极层后的示意图。
图5是本发明在非载子流动区域上覆盖闸极层的一较佳实施方式的示意图。
图6是本发明的闸极层通电压后的示意图。
图7是本发明的载子流动区域的阻值测试示意图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细的说明。
本发明公开了一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法，主要包括以下步骤：
首先参阅图3所示，提供一多晶硅半导体层11，并在多晶硅半导体层11上设定一载子流动区域111与一非载子流动区域112，载子流动区域111就是原刻蚀工艺保留下的所需图案，而非载子流动区域112就是原刻蚀工艺刻蚀掉的不需要的图案。
接着，如图4所示，在多晶硅半导体层11上的非载子流动区域112上覆盖一闸极层13。
配合图5所示，闸极层13可以采用整块覆盖住多晶硅半导体层11的载子流动区域111和非载子流动区域112，然后，对闸极层13进行刻蚀，刻蚀掉载子流动区域111的部分，留下形状适配于非载子流动区域112的图案，覆盖于多晶硅半导体层11上的非载子流动区域112。这样就避免了对多晶硅半导体层11进行刻蚀，避免了刻蚀对多晶硅半导体层11边缘造成损伤而影响对多晶硅半导体层11的阻值特性。
然后，如图6所示，将覆盖于非载子流动区域112的闸极层13用导线16连接，并施加一电压14，对非载子流动区域112提供电性，吸附非载子流动区域112内的载子，关闭非载子流动区域112内的载子流动，限制载子只流过多晶硅半导体层11的载子流动区域111。
其中，当多晶硅半导体层11为N型多晶硅时，N型多晶硅的电子为多子，空穴为少子，电子作为载子进行导电，对非载子流动区域112的闸极层施加一负电压，负电压吸附N型多晶硅中的电子，即吸附了N型多晶硅的载子，从而使得覆盖有闸极层的非载子流动区域112内没有载子流动，关闭非载子流动区域112内的载子流动，限制载子只流过N型多晶硅的载子流动区域111。
当多晶硅半导体层11为P型多晶硅时，P型多晶硅的空穴为多子，电子为少子，空穴作为载子进行导电，对非载子流动区域112的闸极层施加一正电压，正电压吸附P型多晶硅中的空穴，即吸附了P型多晶硅的载子，从而使得覆盖有闸极层的非载子流动区域112内没有载子流动，关闭非载子流动区域112内的载子流动，限制载子只流过P型多晶硅的载子流动区域111。
最后，如图7所示，提供一测试装置15，在多晶硅半导体层11的载子流动区域111的两端分别连接一测试信号，测试载子流动区域111内的载子流动，得到载子流动区域111的多晶硅半导体层的阻值。由于多晶硅半导体层11没有经过刻蚀，此时，测量到的阻值特性不会受损，测试结果较准确。
本发明利用在多晶硅半导体层11上的非载子流动区域112覆盖闸极层13，并对闸极层13施加电压14，吸附非载子流动区域112内的载子，从而关闭非载子流动区域112内的载子流动，利用电性的方式限制载子只在载子流动区域111流动，利用闸极层13定义出载子流动区域111，避免直接刻蚀多晶硅半导体层11，避免刻蚀对多晶硅半导体层11的边缘的造成损伤而影响阻值特性。
以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范围。
Claims (5)
1.一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法，其特征在于所述方法包括以下步骤：
提供一多晶硅半导体层，并在所述多晶硅半导体层上设定一载子流动区域与一非载子流动区域；
提供一闸极层，覆盖于所述多晶硅半导体层上的非载子流动区域；
对所述闸极层施加一电压，用于对所述非载子流动区域提供电性，吸附所述非载子流动区域内的载子，关闭所述非载子流动区域内的载子流动，限制载子只流过所述多晶硅半导体层的所述载子流动区域。
2.如权利要求1所述的方法，其特征在于：所述多晶硅半导体层为N型多晶硅，对所述闸极层施加一负电压，关闭所述非载子流动区域。
3.如权利要求1所述的方法，其特征在于：所述多晶硅半导体层为P型多晶硅，对所述闸极层施加一正电压，关闭所述非载子流动区域。
4.如权利要求1所述的方法，其特征在于：所述闸极层通过刻蚀工艺，得到形状适配于所述非载子流动区域的图案，并覆盖于所述多晶硅半导体层上的非载子流动区域。
5.如权利要求1所述的方法，其特征在于所述方法还包括：提供一测试装置，测试所述载子流动区域内的载子流动，得到所述载子流动区域的多晶硅半导体层的阻值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510083100.XA CN105990176B (zh) | 2015-02-16 | 2015-02-16 | 一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510083100.XA CN105990176B (zh) | 2015-02-16 | 2015-02-16 | 一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990176A CN105990176A (zh) | 2016-10-05 |
| CN105990176B true CN105990176B (zh) | 2019-01-04 |
Family
ID=57041569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510083100.XA Active CN105990176B (zh) | 2015-02-16 | 2015-02-16 | 一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105990176B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4611220A (en) * | 1983-11-16 | 1986-09-09 | General Motors Corporation | Junction-MOS power field effect transistor |
| CN1705131A (zh) * | 2004-06-01 | 2005-12-07 | 亿而得微电子股份有限公司 | 非挥发性记忆体及其操作方法 |
| CN101114634A (zh) * | 2006-07-26 | 2008-01-30 | 旺宏电子股份有限公司 | 用于在半导体工艺中检测电荷效应的测试结构与方法 |
-
2015
- 2015-02-16 CN CN201510083100.XA patent/CN105990176B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4611220A (en) * | 1983-11-16 | 1986-09-09 | General Motors Corporation | Junction-MOS power field effect transistor |
| CN1705131A (zh) * | 2004-06-01 | 2005-12-07 | 亿而得微电子股份有限公司 | 非挥发性记忆体及其操作方法 |
| CN101114634A (zh) * | 2006-07-26 | 2008-01-30 | 旺宏电子股份有限公司 | 用于在半导体工艺中检测电荷效应的测试结构与方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105990176A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449409B (zh) | 具有多层iii-v族异质结构的半导体结构 | |
| CN106206514B (zh) | 作为垂直晶体管的局部互连件的顶部金属焊盘 | |
| Bae et al. | Modified conductance method for extraction of subgap density of states in a-IGZO thin-film transistors | |
| CN102004218B (zh) | 芯片可接受度测试方法 | |
| CN102693959B (zh) | Mos晶体管栅极电阻测试结构 | |
| CN103972234A (zh) | 集成电路、半导体器件和制造半导体器件的方法 | |
| CN105990176B (zh) | 一种利用耦合效应去除刻蚀对半导体材料阻值影响的方法 | |
| US20210175347A1 (en) | Ldmos device and manufacturing method thereof | |
| CN107919384A (zh) | 半导体器件 | |
| CN104240762B (zh) | 反熔丝结构及编程方法 | |
| CN106546638B (zh) | 能带缺陷密度分布的测试方法 | |
| US20130054219A1 (en) | Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof | |
| CN203800048U (zh) | 基于二维电子气的氢气传感器芯片 | |
| CN106896255A (zh) | 功率半导体器件中的电流测量 | |
| KR20160027290A (ko) | 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법 | |
| CN207424191U (zh) | 具有保护测试的集成电路 | |
| CN103956427B (zh) | 感测元件 | |
| CN103943608A (zh) | 一种检测多晶硅残留的测试结构 | |
| CN105321942B (zh) | 半导体装置 | |
| CN205984979U (zh) | 一种具有压敏电阻的esd保护低压超结mosfet | |
| CN103633149B (zh) | 恒流二极管及其制造方法 | |
| CN206976352U (zh) | 一种降低导通电阻的功率半导体器件 | |
| CN106206551B (zh) | 一种具有压敏电阻的esd保护低压超结mosfet及其制造方法 | |
| CN104916562B (zh) | 闪存单元耦合比监测方法 | |
| CN103579228B (zh) | 基于二维电子气的氢气传感器芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District Patentee after: Shanghai Hehui optoelectronic Co., Ltd Address before: 201508, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District Patentee before: EverDisplay Optronics (Shanghai) Ltd. |