CN104916562B - 闪存单元耦合比监测方法 - Google Patents

闪存单元耦合比监测方法 Download PDF

Info

Publication number
CN104916562B
CN104916562B CN201510185881.3A CN201510185881A CN104916562B CN 104916562 B CN104916562 B CN 104916562B CN 201510185881 A CN201510185881 A CN 201510185881A CN 104916562 B CN104916562 B CN 104916562B
Authority
CN
China
Prior art keywords
flash cell
test
monitoring method
coupling ratio
ratio monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510185881.3A
Other languages
English (en)
Other versions
CN104916562A (zh
Inventor
沈思杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510185881.3A priority Critical patent/CN104916562B/zh
Publication of CN104916562A publication Critical patent/CN104916562A/zh
Application granted granted Critical
Publication of CN104916562B publication Critical patent/CN104916562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种闪存单元耦合比监测方法，包括：第一步骤，制造闪存单元的第一测试结构；第二步骤，在第一测试结构的控制栅极上加测试电压以获得第一测试结果；第三步骤，制造闪存单元的第二测试结构；第四步骤，在第二测试结构的浮栅上加测试电压以获得第二测试结果；第五步骤，将第一测试结果与第二测试结果进行比较以判断闪存单元的ONO结构是否存在缺陷。

Description

闪存单元耦合比监测方法
技术领域
本发明涉及测试领域，更具体地说，本发明涉及一种闪存单元耦合比监测方法。
背景技术
WAT(wafer acceptance test,晶片可接受性测试)指的是整个晶片制作完成后，但还未封装之前，对切割道里的测试键进行测试。具体地，在半导体硅片在完成所有制程工艺后，针对硅片上的各种测试结构所进行的电性测试。通过对WAT数据的分析，技术人员可以发现半导体制程工艺中的问题，帮助制程工艺进行调整。
当前的90nm技术的闪存产品一般采用基准单元作为WAT测试结构，使用控制栅极和浮栅来做编程和擦除。但是，在这种情况下，如果要测试编程是否有误，只能在控制栅极加电压，这样无法发现ONO(Oxide-Nitride-Oxide，二氧化硅/氮化硅/二氧化硅)结构和浮栅是否有问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够检测ONO结构是否存在问题的方法。
为了实现上述技术目的，根据本发明，提供了一种闪存单元耦合比监测方法，包括：
第一步骤：制造闪存单元的第一测试结构；
第二步骤：在第一测试结构的控制栅极上加测试电压以获得第一测试结果；
第三步骤：制造闪存单元的第二测试结构；
第四步骤：在第二测试结构的浮栅上加测试电压以获得第二测试结果；
第五步骤：将第一测试结果与第二测试结果进行比较以判断闪存单元的ONO结构是否存在缺陷。
而且，在本发明的具体实施例中，在第五步骤中，将第一测试结果与第二测试结果进行比较以检测耦合系数，而且根据检测到的耦合系数判断闪存单元的ONO结构是否存在缺陷。
在本发明的具体实施例中，在第一测试结构中，闪存单元的控制栅极通过接触孔连接测试电压。
在本发明的具体实施例中，在第一测试结构中，闪存单元的浮栅和ONO结构被保留。
在本发明的具体实施例中，在第二测试结构中，闪存单元的控制栅极被去除，而且闪存单元的浮栅通过接触孔连接测试电压。
在本发明的具体实施例中，在第三步骤中，通过刻蚀去除第二测试结构的控制栅极。
在本发明的具体实施例中，所述闪存单元耦合比监测方法用于90nm的闪存单元的测试。
在本发明的具体实施例中，所述闪存单元耦合比监测方法用于闪存单元的晶片可接受性测试。
根据本发明的闪存单元耦合比监测方法可通过两种测试结构的比较有效地检测ONO结构是否存在问题。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的闪存单元耦合比监测方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了根据本发明优选实施例的闪存单元耦合比监测方法的流程图。
如图1所示，根据本发明优选实施例的闪存单元耦合比监测方法包括：
第一步骤S1：制造闪存单元的第一测试结构；
第二步骤S2：在第一测试结构的控制栅极上加测试电压以获得第一测试结果；
具体地，在第一测试结构中，闪存单元的控制栅极通过接触孔连接测试电压。而且，在第一测试结构中，闪存单元的浮栅和ONO结构被保留。
第三步骤S3：制造闪存单元的第二测试结构；
第四步骤S4：在第二测试结构的浮栅上加测试电压以获得第二测试结果；
具体地，在第二测试结构中，闪存单元的控制栅极被去除(例如，可以在第三步骤S3中刻蚀掉第二测试结构的控制栅极)，而且闪存单元的浮栅通过接触孔连接测试电压。
第五步骤S5：将第一测试结果与第二测试结果进行比较以判断闪存单元的ONO结构是否存在缺陷。
在本发明的具体实施例中，在第五步骤S5中，可以将第一测试结果与第二测试结果进行比较以检测耦合系数，而且根据检测到的耦合系数判断闪存单元的ONO结构是否存在缺陷。
根据本发明优选实施例的闪存单元耦合比监测方法可通过两种测试结构的比较有效地检测ONO结构是否存在问题。
而且，在具体实施时，所述闪存单元耦合比监测方法尤其可有利地用于90nm的闪存单元的测试，例如闪存单元的晶片可接受性测试。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种闪存单元耦合比监测方法，其特征在于包括：
第一步骤：制造闪存单元的第一测试结构；
第二步骤：在第一测试结构的控制栅极上加测试电压以获得第一测试结果；
第三步骤：制造闪存单元的第二测试结构；
第四步骤：在第二测试结构的浮栅上加测试电压以获得第二测试结果；
第五步骤：将第一测试结果与第二测试结果进行比较以判断闪存单元的ONO结构是否存在缺陷。
2.根据权利要求1所述的闪存单元耦合比监测方法，其特征在于还包括：在第五步骤中，将第一测试结果与第二测试结果进行比较以检测耦合系数，而且根据检测到的耦合系数判断闪存单元的ONO结构是否存在缺陷。
3.根据权利要求1或2所述的闪存单元耦合比监测方法，其特征在于，在第一测试结构中，闪存单元的控制栅极通过接触孔连接测试电压。
4.根据权利要求1或2所述的闪存单元耦合比监测方法，其特征在于，在第一测试结构中，闪存单元的浮栅和ONO结构被保留。
5.根据权利要求1或2所述的闪存单元耦合比监测方法，其特征在于，在第二测试结构中，闪存单元的控制栅极被去除，而且闪存单元的浮栅通过接触孔连接测试电压。
6.根据权利要求1或2所述的闪存单元耦合比监测方法，其特征在于，在第三步骤中，通过刻蚀去除第二测试结构的控制栅极。
7.根据权利要求1或2所述的闪存单元耦合比监测方法，其特征在于，所述闪存单元耦合比监测方法用于90nm的闪存单元的测试。
8.根据权利要求1或2所述的闪存单元耦合比监测方法，其特征在于，所述闪存单元耦合比监测方法用于闪存单元的晶片可接受性测试。
CN201510185881.3A 2015-04-17 2015-04-17 闪存单元耦合比监测方法 Active CN104916562B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510185881.3A CN104916562B (zh) 2015-04-17 2015-04-17 闪存单元耦合比监测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510185881.3A CN104916562B (zh) 2015-04-17 2015-04-17 闪存单元耦合比监测方法

Publications (2)

Publication Number Publication Date
CN104916562A CN104916562A (zh) 2015-09-16
CN104916562B true CN104916562B (zh) 2018-01-26

Family

ID=54085538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510185881.3A Active CN104916562B (zh) 2015-04-17 2015-04-17 闪存单元耦合比监测方法

Country Status (1)

Country Link
CN (1) CN104916562B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997857B (zh) * 2016-01-25 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其检测结构、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1490861A (zh) * 2002-10-17 2004-04-21 联华电子股份有限公司 监测氧化层品质的方法
CN101866691A (zh) * 2010-04-29 2010-10-20 上海宏力半导体制造有限公司 获得快闪存储单元电容耦合率的方法
CN103426826A (zh) * 2013-08-22 2013-12-04 上海宏力半导体制造有限公司 闪存单元及其形成方法
CN104037164A (zh) * 2014-06-24 2014-09-10 武汉新芯集成电路制造有限公司 栅耦合效率测试结构及测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603679B2 (en) * 2001-03-05 2003-08-05 Sanyo Electric Co., Ltd. Coupling coefficient measuring method and coupling coefficient measuring apparatus for semiconductor memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1490861A (zh) * 2002-10-17 2004-04-21 联华电子股份有限公司 监测氧化层品质的方法
CN101866691A (zh) * 2010-04-29 2010-10-20 上海宏力半导体制造有限公司 获得快闪存储单元电容耦合率的方法
CN103426826A (zh) * 2013-08-22 2013-12-04 上海宏力半导体制造有限公司 闪存单元及其形成方法
CN104037164A (zh) * 2014-06-24 2014-09-10 武汉新芯集成电路制造有限公司 栅耦合效率测试结构及测试方法

Also Published As

Publication number Publication date
CN104916562A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US9557376B2 (en) Apparatuses and methods for die seal crack detection
CN104020408B (zh) 存储芯片位线失效分析方法
CN104201171A (zh) 一种检测缺陷残留的测试结构
CN101226930B (zh) 具有层或结构识别标记的半导体结构及其制作方法和应用
CN103855050B (zh) 晶圆良率监测方法
CN110335861B (zh) 一种半导体器件及其制作方法
CN206312895U (zh) 一种晶圆可接受测试结构
CN104916562B (zh) 闪存单元耦合比监测方法
CN104051427B (zh) 一种接触孔电阻测试结构及方法
CN107316823A (zh) 一种离子注入层图形套准偏差的检测方法
US10522529B2 (en) Circuit for providing electrostatic discharge protection on an integrated circuit and associated method and apparatus
CN205609515U (zh) 可靠性测试结构
CN104217973B (zh) 检测多晶硅栅极氧化层缺失的方法
US9851398B2 (en) Via leakage and breakdown testing
CN103972119B (zh) 一种测试装置和使用该测试装置测量对准偏差的方法
CN106932705A (zh) 一种系统级封装多芯片互联测试方法及装置
CN107507786A (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
CN104134619A (zh) 通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法
CN104201131B (zh) 评估多晶硅栅极氧化层缺失缺陷的方法
CN102759697B (zh) Mos晶体管封装级测试方法以及mos晶体管制造方法
CN110504184A (zh) 氧化层缺陷现象风险评估测试键及利用其的测试方法
CN104599992A (zh) 闪存产品自对准光刻工艺测试方法
CN108172526A (zh) 一种检测多晶硅是否出现短路的检测方法
CN104576612B (zh) 测试结构及其形成方法、测试结构的测试方法
CN201364347Y (zh) 探针卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant