CN107507786A - 一种多晶硅上接触孔粘结层异常缺陷检测方法 - Google Patents

一种多晶硅上接触孔粘结层异常缺陷检测方法 Download PDF

Info

Publication number
CN107507786A
CN107507786A CN201710730497.6A CN201710730497A CN107507786A CN 107507786 A CN107507786 A CN 107507786A CN 201710730497 A CN201710730497 A CN 201710730497A CN 107507786 A CN107507786 A CN 107507786A
Authority
CN
China
Prior art keywords
contact hole
polysilicon
ion implanting
inspection method
tack coat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710730497.6A
Other languages
English (en)
Other versions
CN107507786B (zh
Inventor
范荣伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710730497.6A priority Critical patent/CN107507786B/zh
Publication of CN107507786A publication Critical patent/CN107507786A/zh
Application granted granted Critical
Publication of CN107507786B publication Critical patent/CN107507786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种多晶硅上接触孔粘结层异常缺陷检测方法，包括：晶圆流片到有源区衬底结构图形，并对测试结构进行阱离子注入；晶圆流片到多晶硅结构图形，并对测试结构进行源漏极离子注入；晶圆流片到接触孔结构图形，并通过共享接触孔使有源区衬底和多晶硅连通；钨接触孔平坦化工艺后，使用电子束扫描检测测试区域缺陷。本发明提出的多晶硅上接触孔粘结层异常缺陷检测方法，通过建立缺陷检测结构与对应的工艺流程，并调试对应的电子束扫描条件，建立针对以上问题的在线监控数据指标，从而为良率提升和产品研发做出贡献。

Description

一种多晶硅上接触孔粘结层异常缺陷检测方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种多晶硅上接触孔粘结层异常缺陷检测方法。
背景技术
随着集成电路工艺的发展，半导体工艺器件的尺寸不断微缩，接触孔的粘结层工艺越来越重要，越来越成为制约产品良率的关键工艺步骤之一。如图1所示，在28nm产品研发过程中，多晶硅上的接触孔底部粘结层偏厚会导致接触孔阻值异常偏高，产生严重的良率损失，成为制约28nm产品良率提升的技术瓶颈之一。
这一缺陷在常规条件下，由于缺陷位于多晶硅上接触孔的底部，光学扫描无法检测；同时由于多晶硅本身无法与衬底直接导通，即其正常情况下就是无法为电子向衬底导通提供通路的，所以，其接触孔底部是否存在高阻值的问题在电子束扫描条件下是无法检测的。
发明内容
本发明提出一种多晶硅上接触孔粘结层异常缺陷检测方法，通过建立缺陷检测结构与对应的工艺流程，并调试对应的电子束扫描条件，建立针对以上问题的在线监控数据指标，从而为良率提升和产品研发做出贡献。
为了达到上述目的，本发明提出一种多晶硅上接触孔粘结层异常缺陷检测方法，包括：
晶圆流片到有源区衬底结构图形，并对测试结构进行阱离子注入；
晶圆流片到多晶硅结构图形，并对测试结构进行源漏极离子注入；
晶圆流片到接触孔结构图形，并通过共享接触孔使有源区衬底和多晶硅连通；
钨接触孔平坦化工艺后，使用电子束扫描检测测试区域缺陷。
进一步的，所述阱离子注入采用N阱离子注入或P阱离子注入。
进一步的，所述源漏极离子注入采用硼离子注入或磷离子注入源漏极。
进一步的，通过阱离子注入以及源漏极离子注入后，使测试结构产生如下的器件结构：NWELL/NMOS，NWELL/PMOS或者PWELL/PMOS结构。
进一步的，通过阱离子注入以及源漏极离子注入后，使测试结构在后续的电子束正电势条件下电子从衬底向上流动。
进一步的，所述离子注入、粘结层工艺及接触孔的关键工艺与尺寸均模拟被检测产品，或者针对某些工艺进行不同条件的测试。
进一步的，所述被检测的接触孔位于多晶硅上，多晶硅通过共享接触孔与衬底连通，衬底进行上述离子注入，接触孔与多晶硅、多晶硅与衬底、被检测接触孔和共享接触孔相互之间可采用不同的位置关系。
进一步的，所述电子束扫描检测应用电子束扫描机台对晶圆进行缺陷检测，其应用较大电流条件，所述较大电流大于50nA。
本发明提出的多晶硅上接触孔粘结层异常缺陷检测方法，通过建立测试结构，使位于多晶硅上的接触孔通过某种媒介可以与衬底导通，然后通过电子束扫描在较大电流条件下检测其是否存在导通能力差的问题。其具体方案为在检测结构上进行特定的离子注入，并在接触孔工艺层通过共享接触孔使多晶硅与衬底连通，然后在钨接触孔平坦化工艺后应用电子束扫描方法检测缺陷，并进行工艺窗口的评估与监控，从而改善良率并缩短研发周期。
附图说明
图1所示为多晶硅上接触孔底部粘结层生长异常缺陷问题的示意图。
图2所示为本发明较佳实施例的多晶硅上接触孔粘结层异常缺陷检测方法流程图。
图3a～图3d所示为本发明较佳实施例中接触孔、共享接触孔、多晶硅与有源区衬底连接结构示意图。
图4a和图4b所示为测试结构正常情况与存在缺陷时接触孔亮度示意图。
图5所示为正常接触孔与缺陷接触孔导通电子能力示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明能有效地监控缺陷的问题，避免后续造成的良率损失，为半导体良率提升提供保障。请参考图2，图2所示为本发明较佳实施例的多晶硅上接触孔粘结层异常缺陷检测方法流程图。本发明提出一种多晶硅上接触孔粘结层异常缺陷检测方法，包括：
步骤S100：晶圆流片到有源区衬底结构图形，并对测试结构进行阱离子注入；
步骤S200：晶圆流片到多晶硅结构图形，并对测试结构进行源漏极离子注入；
步骤S300：晶圆流片到接触孔结构图形，并通过共享接触孔使有源区衬底和多晶硅连通；
步骤S400：钨接触孔平坦化工艺后，使用电子束扫描检测测试区域缺陷。
根据本发明较佳实施例，所述阱离子注入采用N阱离子注入(NWELL)或P阱离子注入(PWELL)。
所述源漏极(S/D)离子注入采用硼离子注入或磷离子注入源漏极(NSD/PSD)。进一步的，通过阱离子注入以及源漏极离子注入后，使测试结构产生如下的器件结构：NWELL/NMOS，NWELL/PMOS或者PWELL/PMOS结构。通过阱离子注入以及源漏极离子注入后，使测试结构在后续的电子束正电势条件下电子从衬底向上流动。
所述离子注入、粘结层工艺及接触孔的关键工艺与尺寸均模拟被检测产品，或者针对某些工艺进行不同条件的测试。
测试结构的特征在于，所述被检测的接触孔位于多晶硅上，多晶硅通过共享接触孔与衬底连通，衬底进行上述离子注入，接触孔与多晶硅、多晶硅与衬底、被检测接触孔和共享接触孔相互之间可采用不同的位置关系。图3a～图3d所示为本发明较佳实施例中接触孔300、共享接触孔400、多晶硅200与有源区衬底100连接结构示意图。图3a～图3d列举了几种位置关系，但并不局限于这些种类。
最后，应用电子束扫描机台对晶圆进行缺陷检测，所用的检测方式为对接触孔钨栓阻值差异进行检测。如图4a和图4b所示，图4a和图4b所示为测试结构正常情况与存在缺陷时接触孔亮度示意图。其结构包括有源区衬底AA，阱层WELL，源漏极S/D，浅沟道隔离STI，多晶硅poly，层间介质层ILD，接触孔CT和共享接触孔Share CT，当接触孔底部粘结层异常导致阻值偏高时，其电子e导通能力将变弱，从而在一定扫描条件下产生暗电压衬度。
图5所示为正常接触孔与缺陷接触孔导通电子能力示意图。图5列举为对采用了P-SD/N-WELL离子注入的测试结构检测原理示意图，应用较大电流条件，电流大于50nA，可以使得缺陷更加容易被检测等，从而对提升缺陷信号产生帮助。
综上所述，本发明提出的多晶硅上接触孔粘结层异常缺陷检测方法，通过建立测试结构，使位于多晶硅上的接触孔通过某种媒介可以与衬底导通，然后通过电子束扫描在较大电流条件下检测其是否存在导通能力差的问题。其具体方案为在检测结构上进行特定的离子注入，并在接触孔工艺层通过共享接触孔使多晶硅与衬底连通，然后在钨接触孔平坦化工艺后应用电子束扫描方法检测缺陷，并进行工艺窗口的评估与监控，从而改善良率并缩短研发周期。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (8)

1.一种多晶硅上接触孔粘结层异常缺陷检测方法，其特征在于，包括：
晶圆流片到有源区衬底结构图形，并对测试结构进行阱离子注入；
晶圆流片到多晶硅结构图形，并对测试结构进行源漏极离子注入；
晶圆流片到接触孔结构图形，并通过共享接触孔使有源区衬底和多晶硅连通；
钨接触孔平坦化工艺后，使用电子束扫描检测测试区域缺陷。
2.根据权利要求1所述的多晶硅上接触孔粘结层异常缺陷检测方法，其特征在于，所述阱离子注入采用N阱离子注入或P阱离子注入。
3.根据权利要求1所述的多晶硅上接触孔粘结层异常缺陷检测方法，其特征在于，所述源漏极离子注入采用硼离子注入或磷离子注入源漏极。
4.根据权利要求2和3所述的多晶硅上接触孔粘结层异常缺陷检测方法，其特征在于，通过阱离子注入以及源漏极离子注入后，使测试结构产生如下的器件结构：NWELL/NMOS，NWELL/PMOS或者PWELL/PMOS结构。
5.根据权利要求2和3所述的多晶硅上接触孔粘结层异常缺陷检测方法，其特征在于，通过阱离子注入以及源漏极离子注入后，使测试结构在后续的电子束正电势条件下电子从衬底向上流动。
6.根据权利要求1所述的多晶硅上接触孔粘结层异常缺陷检测方法，其特征在于，所述离子注入、粘结层工艺及接触孔的关键工艺与尺寸均模拟被检测产品，或者针对某些工艺进行不同条件的测试。
7.根据权利要求1所述的多晶硅上接触孔粘结层异常缺陷检测方法，其特征在于，所述被检测的接触孔位于多晶硅上，多晶硅通过共享接触孔与衬底连通，衬底进行上述离子注入，接触孔与多晶硅、多晶硅与衬底、被检测接触孔和共享接触孔相互之间可采用不同的位置关系。
8.根据权利要求1所述的多晶硅上接触孔粘结层异常缺陷检测方法，其特征在于，所述电子束扫描检测应用电子束扫描机台对晶圆进行缺陷检测，其应用较大电流条件，所述较大电流大于50nA。
CN201710730497.6A 2017-08-23 2017-08-23 一种多晶硅上接触孔粘结层异常缺陷检测方法 Active CN107507786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710730497.6A CN107507786B (zh) 2017-08-23 2017-08-23 一种多晶硅上接触孔粘结层异常缺陷检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710730497.6A CN107507786B (zh) 2017-08-23 2017-08-23 一种多晶硅上接触孔粘结层异常缺陷检测方法

Publications (2)

Publication Number Publication Date
CN107507786A true CN107507786A (zh) 2017-12-22
CN107507786B CN107507786B (zh) 2020-05-01

Family

ID=60692522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710730497.6A Active CN107507786B (zh) 2017-08-23 2017-08-23 一种多晶硅上接触孔粘结层异常缺陷检测方法

Country Status (1)

Country Link
CN (1) CN107507786B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712904A (zh) * 2018-12-27 2019-05-03 上海华力集成电路制造有限公司 半导体器件接触孔开路检测结构及开路检测方法
CN112017983A (zh) * 2020-07-28 2020-12-01 中国科学院微电子研究所 一种接触孔的检测方法及半导体产品的处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346100A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测接触孔与多晶硅栅极对准度的方法
CN103354211A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103354212A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103354211A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103354212A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103346100A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测接触孔与多晶硅栅极对准度的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712904A (zh) * 2018-12-27 2019-05-03 上海华力集成电路制造有限公司 半导体器件接触孔开路检测结构及开路检测方法
CN112017983A (zh) * 2020-07-28 2020-12-01 中国科学院微电子研究所 一种接触孔的检测方法及半导体产品的处理方法

Also Published As

Publication number Publication date
CN107507786B (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
Donovan et al. Early detection of electrical defects in deep trench capacitors using voltage contrast inspection
US7939348B2 (en) E-beam inspection structure for leakage analysis
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
CN102299139B (zh) 半导体集成电路
KR19990013871A (ko) 반도체 및 집적회로의 구조를 테스트하는 방법 및 장치
CN103839858A (zh) 离子注入机的工艺能力的监控方法和离子注入方法
KR100909530B1 (ko) 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법
CN107579014A (zh) 一种多晶硅上接触孔高阻值缺陷检测方法
US8787074B2 (en) Static random access memory test structure
CN107507786A (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
US6326220B1 (en) Method for determining near-surface doping concentration
CN206312895U (zh) 一种晶圆可接受测试结构
CN104078379A (zh) 一种通孔刻蚀不足的检测方法
CN104752247A (zh) 一种金属桥连缺陷的检测结构以及制备方法
CN103915415B (zh) 集成电路的可靠性分析测试结构及其测试方法
CN102468273A (zh) 一种测量电荷的装置及方法
CN104134619A (zh) 通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法
US6734028B1 (en) Method of detecting shallow trench isolation corner thinning by electrical stress
CN108037131A (zh) 缺陷检测方法
CN103904000B (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN103531499B (zh) 监控电子束扫描仪间匹配度的方法
CN110879344A (zh) 共享接触孔及其刻蚀缺陷检测方法
CN110854092A (zh) 共享接触孔及其刻蚀缺陷检测方法
TWI662678B (zh) 測試鍵結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant