CN104576612B - 测试结构及其形成方法、测试结构的测试方法 - Google Patents

Abstract

本发明提供一种测试结构及其形成方法、测试方法，所述测试结构包括第一测试键和第二测试键。第一测试键包括：多个第一隔离结构；由多个第一隔离结构在基底中围出的多个矩形测试有源区，沿矩形对角线方向排布的测试有源区的顶点重合，形成交界点；位于基底表面上的多条第一测试栅。第二测试键包括第二隔离结构和第二隔离结构表面上的多条第二测试栅。在第一测试键包含了多个交界点，交界点更容易暴露浅沟槽工艺的问题；第二测试键中不会发生浅沟槽隔离缺角缺陷；通过第一测试栅和第二测试栅的桥接状况的检测与对比，模拟晶圆内部浅沟槽缺角缺陷的发生情况，进而对浅沟槽缺角缺陷造成的栅极桥接进行准确的失效分析。

Description

测试结构及其形成方法、测试结构的测试方法

技术领域

本发明涉及半导体技术领域，特别涉及一种测试结构及其形成方法、测试结构的测试方法。

背景技术

随着半导体工业的进步，集成电路朝着更微小尺寸及更快的运算速度发展。当集成电路的尺寸日趋微小化之际，如何有效的进行元件的隔离，是集成电路发展的关键。浅沟槽隔离(shallow trench isolation，STI)技术制作由于满足了提高集成度的要求，已经基本代替占用面积过大的PN结隔离和由于“鸟嘴”效应元件形成区面积变小的硅局部氧化隔离技术。

下面结合图1示出的浅沟槽隔离结构介绍浅沟槽隔离的制造方法。所述制造方法包括：

在硅衬底10上形成氮化硅14和作为沟槽腐蚀的掩模的二氧化硅图形15；

在硅衬底上腐蚀出一沟槽11；

然后氧化位于沟槽11内部的硅衬底表面，以形成薄氧化层(未图示)，用于圆滑沟槽11的顶角和防止在硅表面引入的损伤；

在所述沟槽填充二氧化硅填充层13，之后通过化学机械研磨(CMP，ChemicalMechanical Polishing)工艺去除二氧化硅图形15，并对硅衬底10进行平坦化；

在CMP工艺之后，通过湿法刻蚀去除用作阻挡层的氮化硅14。

然而，在浅沟槽隔离结构中，容易出现浅沟槽边缘缺角(divot，如图1中圆圈所表示的区域)的缺陷。具体地说，在通过湿法刻蚀(例如使用氢氟酸)去除氮化硅14的过程中，由于湿法刻蚀的各向同性，容易过度蚀刻硅衬底10和二氧化硅填充层13交界处，形成缺角。

由于所述缺角的存在，后续再在硅衬底上形成用作栅极的多晶硅层时，多晶硅层容易沉积于所述缺角处而造成多晶硅残留。这种多晶硅残留容易产生漏电流，或者使相邻的两条栅极发生桥接(bridge)。

现有测试方法虽然能检测到桥接现象，但是无法判断所述桥接现象是否由浅沟槽缺角缺陷造成。如何能判断是否是浅沟槽缺角造成的栅极桥接，以更好地反映出芯片内部的实际失效因素成为本领域技术人员亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种测试结构及其形成方法、测试结构的测试方法，以监控浅沟槽缺角缺陷造成的栅极桥接现象，从而提高晶圆测试准确度。

为解决上述问题，本发明技术方案提供一种测试结构，包括：

基底；

位于所述基底上的第一测试键和第二测试键；

其中，所述第一测试键包括：

位于所述基底中的多个第一隔离结构，所述第一隔离结构为浅沟槽隔离结构；由所述多个第一隔离结构在所述基底中围出的多个测试有源区，所述测试有源区为矩形，所述多个测试有源区呈阵列式排布，多个测试有源区沿阵列行、列方向间隔排布，且沿矩形对角线方向相邻接，沿矩形对角线方向相邻接的测试有源区顶点相重合，形成交界点；

位于所述基底表面的多条第一测试栅，所述多条第一测试栅平行排列，相邻第一测试栅露出所述交界点；

所述第二测试键包括：

位于所述基底中的第二隔离结构；

位于所述第二隔离结构表面的多条第二测试栅，所述多条第二测试栅平行排列。

可选的，所述多个测试有源区的尺寸相同。

可选的，所述多条第一测试栅沿矩形对角线方向平行排布。

可选的，所述多条第一测试栅沿所述测试有源区阵列的行方向平行排列。

可选的，所述多条第一测试栅沿所述测试有源区阵列的列方向平行排列。

可选的，多条第一测试栅的宽度相同，均为第一特征尺寸。

可选的，多条第一测试栅的间距相同。

可选的，多条第二测试栅的宽度相同，均为第一特征尺寸。

可选的，多条第一测试之间的间距与第二测试栅之间的间距相同。

可选的，第一测试键中第一测试栅的数量与所述第二测试键中第二测试栅的数量相同。

可选的，所述测试键设置于晶圆的测试区，所述测试结构在晶圆上数量为一个或多个。

可选的，所述多条第一测试栅包括多条交替间隔排布的奇数第一测试栅和偶数第一测试栅，所述测试结构还包括第一连接栅极、第二连接栅极，所述第一连接栅极将所述多条奇数第一测试栅实现电连接，所述第二连接栅极将所述多条偶数第一测试栅实现电连接。

可选的，所述多条第二测试栅包括多条交替间隔排布的奇数第二测试栅和偶数第二测试栅，所述测试结构还包括第三连接栅极、第四连接栅极，所述第三连接栅极将所述多条奇数第二测试栅实现电连接，所述第四连接栅极将所述多条偶数第二测试栅实现电连接。

相应地，本发明还提供一种测试结构的形成方法，包括：

提供基底；

在基底上形成第一测试键；

在基底上形成第二测试键；

所述形成第一测试键的步骤包括：

在基底中形成多个第一隔离结构，所述第一隔离结构为浅沟槽隔离结构；

形成由所述多个第一隔离结构在所述基底中围出的多个测试有源区，所述测试有源区为矩形，所述多个测试有源区呈阵列式排布，多个测试有源区沿阵列行、列方向间隔排布，且沿矩形对角线方向相邻接，沿矩形对角线方向相邻接的测试有源区顶点相重合，形成交界点；

在所述基底表面形成多条第一测试栅，所述多条第一测试栅平行排列，相邻第一测试栅露出所述交界点；

所述形成第二测试键的步骤包括：

在所述基底中形成第二隔离结构；

在所述第二隔离结构表面形成多条第二测试栅，所述多条第二测试栅平行排列。

可选的，所述多条第一测试栅包括多条交替间隔排布的奇数第一测试栅和偶数第一测试栅，在所述基底表面形成第一连接栅极、第二连接栅极，所述第一连接栅极将所述多条奇数第一测试栅实现电连接，所述第二连接栅极将所述多条偶数第一测试栅实现电连接。

可选的，所述多条第二测试栅包括多条交替间隔排布的奇数第二测试栅和偶数第二测试栅，在所述第二隔离结构表面形成第三连接栅极、第四连接栅极，所述第三连接栅极将所述多条奇数第二测试栅实现电连接，所述第四连接栅极将所述多条偶数第二测试栅实现电连接。

可选的，在基底中形成多个第一隔离结构的步骤与在所述基底中形成第二隔离结构的步骤同时进行。

可选的，在所述基底表面形成多条第一测试栅的步骤与在所述第二隔离结构表面形成多条第二测试栅的步骤同时进行。

相应地，本发明还提供所述测试结构的测试方法，包括：

对相邻两条第一测试栅之间的电学性质进行测试，得到第一电流值，基于第一电流值与电流值阈值的相对大小判断第一测试栅之间是否有桥接；

对相邻两条第二测试栅之间的电学性质进行测试，得到第二电流值，基于第二电流值与电流值阈值的相对大小判断第二测试栅之间是否有桥接；

结合第一测试栅是否桥接的结果与第二测试栅是否桥接的结果，判断发生桥接的原因是否为浅沟槽隔离缺角缺陷。

可选的，结合第一测试栅是否桥接的结果与第二测试栅是否桥接的结果，判断发生桥接的原因是否为浅沟槽隔离缺角缺陷的步骤包括：

若第一测试键中发生桥接现象，第二测试键中没有发生桥接现象，则造成桥接的原因为浅沟槽隔离缺角缺陷；

若第一测试键中没有发生桥接现象，第二测试键中发生桥接现象，则造成桥接的原因不是浅沟槽隔离缺角缺陷。

与现有技术相比，本发明的技术方案具有以下优点：

在第一测试键中设置了多个测试有源区和浅沟槽隔离结构构成的交界面、交界点，所述交界面、交界点为缺角容易发生的位置，第一测试键的基底上还形成有多个露出所述交界点的多条第一测试栅；在第二测试键中设置第二隔离结构以及位于所述第二隔离结构上的多条第二测试栅，位于所述第二测试栅之间的只有第二隔离结构，不会出现缺角的缺陷，若测得所述第一测试栅之间发生桥接，而所述第二测试栅之间没有发生桥接，则桥接为缺角造成的；若测得所述第一测试栅之间没有发生桥接，而测得所述第二测试栅之间发生桥接，则桥接不是由缺角造成的，从而可以实现对桥接是否为缺角造成的判断和分析，提高了晶圆测试的准确度。

进一步的，所述多条第一测试栅沿矩形对角线方向平行排布，这样相邻两第一测试栅之间露出的区域既包含沿所述测试有源区阵列行方向的交界面，又包含沿所述测试有源区列方向的交界面，可以模拟到晶圆中沿这两个方向的容易产生浅沟槽隔离缺角缺陷的交界面，从而更好地实现对浅沟槽缺角缺陷造成栅极桥接问题的监控，提高测量精度。

进一步的，所述多条第一测试栅包括多条交替间隔排布的奇数第一测试栅和偶数第一测试栅，所述测试结构还包括第一连接栅极、第二连接栅极，所述第一连接栅极将所述多条奇数第一测试栅实现电连接，所述第二连接栅极将所述多条偶数第一测试栅实现电连接。在进行测试时只需对所述第一连接栅极、第二连接栅极施加电压，就实现了对每两条相邻第一测试栅施加电压的目的，测试第一连接栅极、第二连接栅极之间的电流值，得出测试结果，简化了测试方法，提高了测试效率。

附图说明

图1是现有一种浅沟槽隔离结构的示意图；

图2是本发明测试结构一实施例在晶圆上的位置示意图；

图3是图2所示测试结构中第一测试键的俯视示意图；

图4是图2所示测试结构中第一测试键的剖面结构示意图；

图5是图2所示测试结构中第二测试键的俯视示意图；

图6是本发明测试结构另一实施例中第一测试键的俯视示意图；

图7是本发明测试结构另一实施例中第二测试键的俯视示意图；

图8是本发明测试结构的测试方法一实施例的流程示意图。

具体实施方式

在目前的集成电路工艺中，栅极多晶硅桥接是经常发生的缺陷，版图上一般设置有专门的测试键用于测试栅极多晶硅的桥接，这种测试键能判断两条栅极多晶硅之间发生了桥接。随着浅沟槽隔离结构在集成电路中的应用，因为在实际工艺流程中，由浅沟槽隔离结构边缘的缺角缺陷造成的相邻两条栅极多晶硅桥接频繁发生，现有的测试键不能模拟浅沟槽隔离结构边缘的缺角缺陷，发生栅极多晶硅桥接时也不能判断是何原因造成。

为此，本发明提出一种测试结构及其形成方法、测试结构的测试方法，所述测试结构中设置有第一测试键和第二测试键，在第一测试键中设置了多个测试有源区和浅沟槽隔离结构构成的交界面、交界点，所述交界面、交界点为缺角容易发生的位置，第一测试键的基底上还形成有多个露出所述交界点的多条第一测试栅；在第二测试键中设置第二隔离结构以及位于所述第二隔离结构上的多条第二测试栅，位于所述第二测试栅之间的只有第二隔离结构，不会出现缺角的缺陷，若测得所述第一测试栅之间发生桥接，而所述第二测试栅之间没有发生桥接，则桥接为缺角造成的；若测得所述第一测试栅之间没有发生桥接，而测得所述第二测试栅之间发生桥接，则桥接不是由缺角造成的，从而可以实现对桥接是否为缺角造成的判断和分析，提高了晶圆测试的准确度。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明首先提供一种测试结构。参考图2，示出了本发明测试结构一实施例在晶圆上的位置示意图。

所述晶圆包括测试区以及工艺区域，本发明测试结构设置于所述测试区，所述工艺区域用于形成包括浅沟槽隔离结构、栅极等的半导体器件。

所述测试结构包括：第一测试键01和第二测试键02。在本实施例中，所述测试结构在晶圆上相邻排布，但是本发明对此不限制，在其他实施例中，所述第一测试键01和第二测试键02还可以分别位于晶圆上的不同位置。

结合参考图3和图4，分别示出了图1所示第一测试键的俯视图和剖视图。其中，所述图4为沿图3中AA′剖线的剖视图。具体地，所述第一测试键01包括：

设置于基底100中的多个第一隔离结构101，所述第一隔离结构101为浅沟槽隔离结构；

由所述多个隔离结构101在所述基底100中围出的多个阵列式排布的正方形的测试有源区103；

所述多个正方形的所述测试有源区103沿阵列的行、列方向间隔排布，并且沿正方形对角线方向相邻接，沿正方形对角线方向相邻接的相邻正方形测试有源区103顶点相重合，形成交界点109。

如图3所示，圆圈界定的所述交界点109位于两个测试有源区103与两个第一隔离结构101两两相交的交界面上。具体地说，所述交界点109位于测试有源区B和第一隔离结构C的交界面上，位于第一隔离结构C和测试有源区D的交界面上，位于测试有源区D和第一隔离结构E的交界面上，还位于第一隔离结构E和测试有源区B的交界面上，因此，在交界点109处发生浅沟槽缺角缺陷的概率很高，在上述交界面处发生浅沟槽缺角缺陷的概率也比较高。

所述第一测试键01还包括位于所述基底100上的多条第一测试栅104，所述多条第一测试栅104平行设置，相邻第一测试栅104之间的空隙能露出所述交界点109，所述第一测试栅104用于测量所述交界点109处及交界面处的缺角造成的桥接。

由于在交界点109处及交界面发生浅沟槽缺角缺陷的概率很高，因此，与现有技术相比，在任意两条相邻第一测试栅104之间的空隙容易造成栅极残留问题，从而容易在任意两条相邻第一测试栅104发生桥接现象，从而实现对桥接问题的测试。

本实施例中，所述多条第一测试栅104沿正方形对角线方向平行排列，以图3中圈出的部分为例，这样相邻两条第一测试栅104露出的区域包含测试有源区B和第一隔离结构C的交界面，第一隔离结构C和测试有源区D的交界面，测试有源区D和第一隔离结构E的交界面，第一隔离结构E和测试有源区B的交界面，因此，可以同时模拟到晶圆工艺区中沿所述测试有源区行方向或列方向的交界面的工艺状况，以便于更好地实现对缺角缺陷的监控。

需要说明的是，所述第一测试栅104数量越多，测量到的桥接现象的几率越大，相应地，第一测试键对晶圆内部浅沟槽缺角缺陷的模拟更加准确。因此，在第一测试键的面积一定的情况下，为了提高所述第一测试栅104的数量，需要减小第一测试栅104的宽度，可选的，所述第一测试栅104的宽度为第一特征尺寸。此处所述第一特征尺寸为第一测试栅104的制作工艺可形成的第一测试栅104的最小尺寸。

如果第一测试栅104之间的间距过大，即使交界点109处容易发生缺角缺陷，也不容易因栅极残留而造成栅极桥接现象的发生。具体地，第一测试栅104之间间距与工艺区域的栅极间距的规格值相关，第一测试栅104之间的间距需小于或等于所述栅极间距的规格值，用于更准确地模拟工艺区域栅极之间发生的桥接现象、更及时地测试工艺区域栅极之间发生的桥接问题。

需要说明的是，为了使矩形测试有源区103与外部衬底隔离效果更好，在所述的矩形测试有源区103以及隔离结构101周围还设置有一圈外围隔离结构102，所述外围隔离结构102与第一测试键边缘区域的隔离结构101一体成型，但是，本发明是否具有所述外围隔离结构102以及外围隔离结构102的形状和形成方式均不作限制。

参考图5，示出了图2中测试结构的第二测试键的俯视图。所述第二测试键包括：

位于基底上的第二隔离结构111，本实施例中，所述第二隔离结构111为一浅沟槽隔离结构，所述浅沟槽隔离结构111覆盖第二测试键所在整个基底；

位于所述第二隔离结构111上的多条平行排列的第二测试栅112，用于进行桥接的测试。相邻第二测试栅112之间露出的区域只有第二隔离结构111，并不具有第二隔离结构111与基底的交界处，因此，若相邻第二测试栅112发生桥接，造成第二测试栅112桥接的原因一定不是浅沟槽隔离缺角缺陷。

本实施例中多条第二测试栅112的间距相等，这样规则的设计便于测试，但是本发明对此不作限制，在其他实施例中，第二测试栅112之间的间距还可以不相等。

本实施例中第一测试栅104之间的间距相等且小于或等于所述工艺区域的栅极间距的规格值，第二测试栅112之间的间距与第一测试栅112之间的间距相同，这样的设计可以更好的模拟工艺区域的情况，而且第一测试栅104之间与第二测试栅112之间因为除浅沟槽缺角缺陷外的其他问题造成桥接的概率相等，可以提高测试的准确度，但是本发明对此不作限制，在其他实施例中，第二测试栅112之间的间距与第一测试栅104之间的间距还可以不相等。

需要说明的是，在本发明实施例中，为了更好地进行对比，提高测试准确度，第一测试栅104的数量与第二测试栅112的数量相同，但本发明对第一测试栅104的数量与第二测试栅112的数量是否相同不作限制。由于不同的工厂对于测试键尺寸的要求不同，曝光与刻蚀精度也不同，所以没有对所述测试有源区和所述第一测试栅104、第二测试栅112的具体数量进行限定，为了使图3、图5标示清楚，所以仅分别画出了3条第一测试栅104以及4条第二测试栅112进行示意。

本实施例中，所述第一测试栅104沿正方形对角线方向平行设置，但是本发明对此不作限制，在其他实施例中，第一测试栅104也可以覆盖于在所述测试有源区阵列的行方向上的一行测试有源区上，或者覆盖于在所述测试有源区阵列的列方向上的一列测试有源区上；此外，第一测试栅104的形状还可以是有折角的条形，覆盖在与其形状对应的多个测试有源区上。

在上述实施例中，所述测试有源区的具体形状为正方形，正方形形状规则，容易制作，并且可以充分利用第一测试键的区域而提高测试有源区的数量，提高栅极桥接现象的发生几率。但是本发明对此不作限制，在其他实施例中，也可以为其他形状的矩形。

在上述实施例中，第一测试键中的多个测试有源区的尺寸相同、形状相同，但是本发明对此不作限制，在其他实施例中，第一测试键中的多个测试有源区的尺寸或形状还可以不相同。

在本发明的另一实施例中，在上述实施例的基础上添加了第一连接栅极、第二连接栅极、第三连接栅极、第四连接栅极，其他与上述实施例完全一致，第一连接栅极、第二连接栅极、第三连接栅极、第四连接栅极分别与第一测试栅、第二测试栅相连接形成梳状测试栅，请参考图6，示出了本发明测试结构另一种实施例第一测试键的俯视图。

多条第一测试栅104包括多条交替间隔排布的奇数第一测试栅104A和偶数第一测试栅104B，所述测试结构还包括第一连接栅极105、第二连接栅极106，所述第一连接栅极105将所述多条奇数第一测试栅104A实现电连接，所述第二连接栅极106将所述多条偶数第一测试栅104B实现电连接。

所述第一连接栅极105的一端设置有第一接触端107，所述第二连接栅极106的一端设置有第二接触端108，所述第一接触端107、第二接触端108上设置有金属互联结构与外界相连，进行测试时只需通过第一接触端107、第二接触端108对所述第一连接栅极105、第二连接栅极106施加电压，就实现了对每两条相邻奇数第一测试栅104A与偶数第一测试栅104B之间施加电压的目的，测试第一连接栅极105、第二连接栅极106之间的电流值，得出测试结果，可以一次性测试到第一测试键中的所有交界点与交界面，简化了测试方法，提高了测试效率。

请参考图7，示出了本发明测试结构另一种实施例第二测试键的俯视图。多条第二测试栅112包括多条交替间隔排布的奇数第二测试栅112A和偶数第二测试栅112B，所述测试结构还包括第三连接栅极113、第四连接栅极114，所述第三连接栅极113将所述多条奇数第二测试栅112A实现电连接，所述第四连接栅极114将所述多条偶数第二测试栅112B实现电连接。

所述第三连接栅极113的一端设置有第三接触端115，第四连接栅极114的一端设置有第四接触端116，所述第三接触端115、第四接触端116上设置有金属互联结构与外界相连，进行测试时只需通过第三接触端115、第四接触端116对所述第三连接栅极113、第四连接栅极114施加电压，就实现了对每两条相邻奇数第二测试栅112A与偶数第二测试栅112B之间施加电压的目的，测试第三连接栅极113、第四连接栅极114之间的电流值，得出测试结果，简化了测试方法，提高了测试效率。

需要说明的是，在上述的另一种实施例中，所述第一连接栅极105、第二连接栅极106、第三连接栅极113、第四连接栅极114与第一测试栅104、第二测试栅112同步形成，所述第一连接栅极105、第二连接栅极106、第三连接栅极113、第四连接栅极114与第一测试栅104、第二测试栅112均由栅氧化层、多晶硅层、侧墙构成，在其他实施例中，所述第一连接栅极105、第二连接栅极106、第三连接栅极113、第四连接栅极114还可以在其他步骤形成，其材料还可以为金属或其他导电材料，通过电插塞与第一测试栅104、第二测试栅112相连，本发明对第一连接栅极105、第二连接栅极106、第三连接栅极113、第四连接栅极114的材料及结构不做限制。

相应地，本发明还提供了一种测试结构的形成方法，请继续参考图3、图4及图5形成所述测试结构的方法包括步骤：

步骤S1，提供基底100；

步骤S2，在基底100上形成第一测试键；

步骤S3，在基底100上形成第二测试键。

其中，所述步骤S2包括以下分步骤：

步骤S2A，在基底100中形成多个第一隔离结构101，所述第一隔离结构101为浅沟槽隔离结构，形成由所述多个第一隔离结构101在所述基底中围出的多个测试有源区103，所述测试有源区103为矩形，所述多个测试有源区103呈阵列式排布，多个测试有源区103沿阵列行、列方向间隔排布，且沿矩形对角线方向相邻接，沿矩形对角线方向相邻接的测试有源区103顶点相重合，形成交界点109；

此处形成多个第一隔离结构101的方法与现有的浅沟槽隔离技术相同，在此不再赘述。

步骤S2B，在所述基底100表面形成多条第一测试栅104，所述多条第一测试栅104平行排列，相邻第一测试栅104露出所述交界点109。

形成多条第一测试栅104的方法与工艺区形成栅极的方法相同，以准确地模拟工艺区域栅极桥接现象。

其中，所述步骤S3包括以下分步骤：

步骤S3A，在所述基底中形成第二隔离结构111。可选的，所述第二隔离结构111可以是浅沟槽隔离结构，此处形成多个第二隔离结构111的方法与现有的浅沟槽隔离技术相同，在此不再赘述；

步骤S3B，在所述第二隔离结构111表面形成多条第二测试栅112，所述多条第二测试栅112平行排列。

形成多条第二测试栅112的方法与工艺区形成栅极的方法相同，以准确地模拟工艺区域栅极桥接现象，在此不再赘述。

可选的，所述步骤S2A和所述步骤S3A可以同时进行。所述步骤S2B和所述步骤S3B也可以同时进行。

在本发明的测试结构的形成方法的另一实施例中，在上述实施例的基础上添加了第一连接栅极、第二连接栅极、第三连接栅极、第四连接栅极，其他与上述实施例完全一致，第一连接栅极、第二连接栅极、第三连接栅极、第四连接栅极分别与第一测试栅、第二测试栅相连接形成梳状测试栅，请参考图6，示出了本发明测试结构另一种实施例第一测试键的俯视图。

多条第一测试栅104包括多条交替间隔排布的奇数第一测试栅104A和偶数第一测试栅104B，所述测试结构还包括第一连接栅极105、第二连接栅极106，所述第一连接栅极105将所述多条奇数第一测试栅104A实现电连接，所述第二连接栅极106将所述多条偶数第一测试栅104B实现电连接。

在形成多条第一测试栅104的同时，在所述基底表面形成第一连接栅极105、第二连接栅极106，所述第一连接栅极105将所述多条奇数第一测试栅104A实现电连接，所述第二连接栅极106将所述多条偶数第一测试栅104B实现电连接。

请参考图7，示出了本发明测试结构另一种实施例第二测试键的俯视图。多条第二测试栅112包括多条交替间隔排布的奇数第二测试栅112A和偶数第二测试栅112B。

在形成多条第二测试栅112的同时，在所述第二隔离结构111表面形成第三连接栅极113、第四连接栅极114，所述第三连接栅极113将所述多条奇数第二测试栅112A实现电连接，所述第四连接栅极114将所述多条偶数第二测试栅112B实现电连接。

相应地，本发明还提供一种测试结构的测试方法，参考图8，示出了本发明测试方法一实施例的流程图，所述测试方法大致包括以下步骤：

步骤S11，对相邻两条第一测试栅之间的电学性质进行测试，得到第一电流值，基于第一电流值与电流值阈值的相对大小判断第一测试栅之间是否有桥接；

步骤S12，对相邻两条第二测试栅之间的电学性质进行测试，得到第二电流值，基于第二电流值与电流值阈值的相对大小判断第二测试栅之间是否有桥接；

步骤S13，结合第一测试栅是否桥接的结果与第二测试栅是否桥接的结果，判断发生桥接的原因是否为浅沟槽隔离缺角缺陷。

下面结合图6和图7对所述测试方法进行详细说明。

执行步骤S11，用探针对第一接触端107、第二接触端108之间施加电压，得到奇数第一测试栅104A与偶数第一测试栅104B之间的第一电流值，判断所述第一电流值与电流阈值的大小，当所述第一电流值大于或等于所述电流阈值时，表示相邻第一测试栅104之间发生桥接。

执行步骤S12，用探针对第三接触端115、第四接触端116施加电压，得到奇数第二测试栅112A与偶数第二测试栅112B之间的第二电流值，判断所述第二电流值与电流阈值的大小，当所述第二电流值大于或等于电流阈值时，表示相邻第二测试栅112之间发生桥接。

执行步骤S13，若第一测试键中发生桥接现象，第二测试键中没有发生桥接现象，则造成桥接的原因为浅沟槽隔离缺角缺陷，在后续的工艺中要加强浅沟槽隔离工艺的管控，以防止桥接现象的发生。

若第一测试键中没有发生桥接现象，第二测试键中发生桥接现象，则造成桥接的原因不是浅沟槽隔离缺角缺陷，这样需要在其他工序寻找失效原因。

当第一测试键与第二测试键中都发生桥接现象时，分析第一测试键测试得到的第一电流值，得到第一电流-电压曲线，分析第二测试键测试得到的第二电流值，得到第二电流-电压曲线；

对比第一电流-电压曲线、第二电流-电压曲线，若第一电流-电压曲线与第二电流-电压曲线相同，则造成桥接的原因不是浅沟槽隔离缺角缺陷；

若第一电流-电压曲线与第二电流-电压曲线不同，则第一测试键中发生桥接的原因为浅沟槽隔离缺角缺陷。

在本发明实施中，测试结构包括一个第一测试键和一个第二测试键，在其他实施例中，第一测试键与第二测试键为多个的情况下，需要对所有第一测试键和第二测试键进行测试。

需要说明的是，在上述实施例中通过探针测量第一测试栅或第二测试栅之间电流值，判断是否发生桥接，但是本发明对此不作限制，还可以通过探针测量第一测试栅或第二测试栅之间电阻值，以判断是否发生桥接。本领域技术人员可以根据上述实施例进行相应地修改、变形和替换。

还需要说明的是，所述测试结构可以由上述的测试方法进行测试，也可以由其他测试方法进行测试，本发明对此不作限制。

通过对本发明提供的测试结构进行测试，可以达到监控晶圆中浅沟槽隔离结构所产生的缺角缺陷的效果，并对晶圆可靠性测试提供了新的支持数据，为分析栅极多晶硅桥接的失效原因起到了促进作用。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种测试结构，其特征在于，包括：

基底；

位于所述基底上的第一测试键和第二测试键；

其中，所述第一测试键包括：

位于所述基底中的多个第一隔离结构，所述第一隔离结构为浅沟槽隔离结构；

由所述多个第一隔离结构在所述基底中围出的多个测试有源区，所述测试有源区为矩形，所述多个测试有源区呈阵列式排布，所述多个测试有源区沿阵列行、列方向间隔排布，且沿矩形对角线方向相邻接，沿矩形对角线方向相邻接的测试有源区顶点相重合，形成交界点；

位于所述基底表面的多条第一测试栅，所述多条第一测试栅沿矩形对角线方向平行排列，相邻第一测试栅露出所述交界点；

所述第二测试键包括：

位于所述基底中的第二隔离结构；

位于所述第二隔离结构表面的多条第二测试栅，所述多条第二测试栅平行排列。

2.如权利要求1所述的测试结构，其特征在于，所述多个测试有源区的尺寸相同。

3.如权利要求1所述的测试结构，其特征在于，所述多条第一测试栅沿所述测试有源区阵列的行方向平行排列。

4.如权利要求1所述的测试结构，其特征在于，所述多条第一测试栅沿所述测试有源区阵列的列方向平行排列。

5.如权利要求1所述的测试结构，其特征在于，多条第一测试栅的宽度相同，均为第一特征尺寸。

6.如权利要求1所述的测试结构，其特征在于，多条第一测试栅之间的间距相同。

7.如权利要求1所述的测试结构，其特征在于，多条第二测试栅的宽度相同，均为第一特征尺寸。

8.如权利要求1所述的测试结构，其特征在于，多条第一测试栅之间的间距与第二测试栅之间的间距相同。

9.如权利要求1所述的测试结构，其特征在于，第一测试键中第一测试栅的数量与所述第二测试键中第二测试栅的数量相同。

10.如权利要求1所述的测试结构，其特征在于，所述测试结构设置于晶圆的测试区，所述测试结构在晶圆上数量为一个或多个。

11.如权利要求1所述的测试结构，其特征在于，所述多条第一测试栅包括多条交替间隔排布的奇数第一测试栅和偶数第一测试栅，所述测试结构还包括第一连接栅极、第二连接栅极，所述第一连接栅极将所述多条奇数第一测试栅实现电连接，所述第二连接栅极将所述多条偶数第一测试栅实现电连接。

12.如权利要求1所述的测试结构，其特征在于，所述多条第二测试栅包括多条交替间隔排布的奇数第二测试栅和偶数第二测试栅，所述测试结构还包括第三连接栅极、第四连接栅极，所述第三连接栅极将所述多条奇数第二测试栅实现电连接，所述第四连接栅极将所述多条偶数第二测试栅实现电连接。

13.一种测试结构的形成方法，其特征在于，包括：

提供基底；

在基底上形成第一测试键；

在基底上形成第二测试键；

所述形成第一测试键的步骤包括：

在基底中形成多个第一隔离结构，所述第一隔离结构为浅沟槽隔离结构，形成由所述多个第一隔离结构在所述基底中围出的多个测试有源区，所述测试有源区为矩形，所述多个测试有源区呈阵列式排布，多个测试有源区沿阵列行、列方向间隔排布，且沿矩形对角线方向相邻接，沿矩形对角线方向相邻接的测试有源区顶点相重合，形成交界点；在所述基底表面形成多条第一测试栅，所述多条第一测试栅沿矩形对角线方向平行排列，相邻第一测试栅露出所述交界点；

所述形成第二测试键的步骤包括：

在所述基底中形成第二隔离结构；

在所述第二隔离结构表面形成多条第二测试栅，所述多条第二测试栅平行排列。

14.如权利要求13所述的形成方法，其特征在于，还包括：所述多条第一测试栅包括多条交替间隔排布的奇数第一测试栅和偶数第一测试栅，在所述基底表面形成第一连接栅极、第二连接栅极，所述第一连接栅极将所述多条奇数第一测试栅实现电连接，所述第二连接栅极将所述多条偶数第一测试栅实现电连接。

15.如权利要求13所述的形成方法，其特征在于，还包括：所述多条第二测试栅包括多条交替间隔排布的奇数第二测试栅和偶数第二测试栅，在所述第二隔离结构表面形成第三连接栅极、第四连接栅极，所述第三连接栅极将所述多条奇数第二测试栅实现电连接，所述第四连接栅极将所述多条偶数第二测试栅实现电连接。

16.如权利要求13所述的形成方法，其特征在于，在基底中形成多个第一隔离结构的步骤与在所述基底中形成第二隔离结构的步骤同时进行。

17.如权利要求13所述的形成方法，其特征在于，在所述基底表面形成多条第一测试栅的步骤与在所述第二隔离结构表面形成多条第二测试栅的步骤同时进行。

18.一种如权利要求1～12中任一权利要求所述的测试结构的测试方法，其特征在于，包括：

对相邻两条第一测试栅之间的电学性质进行测试，得到第一电流值，基于第一电流值与电流值阈值的相对大小判断第一测试栅之间是否有桥接；

对相邻两条第二测试栅之间的电学性质进行测试，得到第二电流值，基于第二电流值与电流值阈值的相对大小判断第二测试栅之间是否有桥接；

结合第一测试栅是否桥接的结果与第二测试栅是否桥接的结果，判断发生桥接的原因是否为浅沟槽隔离缺角缺陷。

19.如权利要求18所述的测试方法，其特征在于，

结合第一测试栅是否桥接的结果与第二测试栅是否桥接的结果，判断发生桥接的原因是否为浅沟槽隔离缺角缺陷的步骤包括：

若第一测试键中发生桥接现象，第二测试键中没有发生桥接现象，则造成桥接的原因为浅沟槽隔离缺角缺陷；

若第一测试键中没有发生桥接现象，第二测试键中发生桥接现象，则造成桥接的原因不是浅沟槽隔离缺角缺陷。