JP3741086B2 - 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 - Google Patents
絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 Download PDFInfo
- Publication number
- JP3741086B2 JP3741086B2 JP2002196002A JP2002196002A JP3741086B2 JP 3741086 B2 JP3741086 B2 JP 3741086B2 JP 2002196002 A JP2002196002 A JP 2002196002A JP 2002196002 A JP2002196002 A JP 2002196002A JP 3741086 B2 JP3741086 B2 JP 3741086B2
- Authority
- JP
- Japan
- Prior art keywords
- insulation
- insulating
- semiconductor layer
- substrate
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、素子形成領域を絶縁分離するための絶縁分離トレンチを備えた絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法に関する。
【0002】
【従来の技術】
半導体デバイスは非常に高い信頼性レベルが要求されるため、その開発から製造に至るまでの各段階で信頼性を作り込んでいく必要がある。中でも、半導体デバイスの開発試作段階においては、製品固有のプロセスについての評価を行い、その評価内容をプロセス改善のためにフィードバックすることが行われている。例えば、トレンチ絶縁技術を用いて素子の絶縁分離を行うようにした絶縁分離型半導体装置においては、その設計及び製造プロセスの評価のために、絶縁分離トレンチの絶縁不良を検査するための耐圧テストが行われる。このような耐圧テストを行うために、従来では、図4及び図5に示すようなテストパターンを備えた評価用半導体基板が利用されている。
【0003】
即ち、図4には評価用半導体基板の要部の断面構造(寸法比は正確ではない)が模式的に示され、図5にはテストパターン部分の平面レイアウトが示されている。これら図4及び図5の例では、シリコン基板21上に絶縁分離層22を介して単結晶シリコン層23を形成したSOI基板24を使用しており、その単結晶シリコン層23に対し、平面レイアウトが矩形状の絶縁分離トレンチ25により囲まれた島状の独立フィールド(通常のデバイスにおける素子形成領域に相当)26を複数個形成すると共に、絶縁分離トレンチ25に沿った位置にフィールド酸化膜(LOCOS膜)27を形成している。尚、このような絶縁分離トレンチ25及びフィールド酸化膜27は、評価対象のプロセスによって形成されることは勿論である。
【0004】
そして、絶縁分離トレンチ25の絶縁不良の有無は、独立フィールド26群と、単結晶シリコン層23における上記独立フィールド26以外の領域との間に試験用電圧Vhを所定時間だけ印加したときのリーク電流の有無に基づいて検査される。この検査時には、リーク電流の検出及び故障発生箇所の特定のための作業が行われるものであり、故障発生箇所の特定後に、当該故障発生箇所の物理解析(形状観察、組成分析など)を行って故障の原因を確定する作業を行うことになる。
【0005】
【発明が解決しようとする課題】
上記したリーク電流の有無の検出及び故障発生箇所の特定手法としては、リーク電流に伴う発熱を液晶を利用して検出するホットスポット検出法や、リーク電流に伴う微弱発光を高感度カメラなどにより検出するフォトエミッション法を採用することが一般的になっている。しかしながら、このような手法は非常に煩雑であるため、故障発生箇所の特定に多大な時間を要するという問題点があった。また、上記のようなホットスポット検出法やフォトエミッション法は、検出対象を基板表面側から評価するという手法であるのに対して、絶縁分離トレンチ25での絶縁不良は、絶縁分離トレンチ25の形成時においてトレンチ底部が絶縁分離層22まで到達しない現象に基づくことが多いという事情、つまり単結晶シリコン層23の深部で発生することが多いという事情があるため、故障発生箇所の特定が困難になる場合があり、その信頼性が十分ではないという問題点もあった。
【0006】
本発明は上記問題点を解決するためになされたものであり、その目的は、絶縁分離トレンチの絶縁不良検査時において絶縁不良箇所の特定を迅速且つ正確に行い得るようになる絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法を提供することにある。
【0007】
【課題を解決するための手段】
請求項1記載の絶縁分離型半導体装置のための評価用半導体基板においては、複数の独立フィールド上に絶縁膜が形成されていると共に、各独立フィールドに対応した絶縁膜上に試験電圧印加用の電極パッドがそれぞれ形成されているため、その絶縁膜を誘電体層とした複数のキャパシタが各独立フィールドと対応した位置にそれぞれ存在した形態となっている。絶縁分離トレンチの絶縁不良を検査する際には、電極パッド群と半導体層における独立フィールド及び絶縁分離トレンチ以外の領域に形成された外部フィールドとの間に試験用電圧を印加可能な状態となるように接続する。このように接続されたときには、上記キャパシタとこれに対応する独立フィールドを囲んだ絶縁分離トレンチにより形成されるキャパシタとが直列接続された状態と等価になる。この場合、独立フィールドに対応したキャパシタを構成する絶縁膜は、絶縁分離トレンチより低い耐圧となる膜厚で形成されているため、試験用電圧が印加された場合に、絶縁不良がある絶縁分離トレンチに囲まれた独立フィールドに対応したキャパシタは、試験用電圧が直接的に印加された状態となって絶縁破壊されることになる。従って、当該キャパシタを構成する絶縁膜には、上記のような絶縁破壊に伴う破壊痕が生ずるようになり、この破壊痕を顕微鏡などで確認することにより、絶縁不良箇所の特定を迅速且つ正確に行い得るようになる。
【0008】
請求項2記載の絶縁分離型半導体装置のための絶縁不良評価方法において、絶縁分離トレンチの絶縁不良を検査する際には、半導体層に設けられた複数の素子形成領域に対応した絶縁膜上にそれぞれ形成された電極パッド群と、当該半導体層における素子形成領域以外の領域との間に試験用電圧を印加してリーク電流を測定するステップが実行される。このような電圧印加状態では、上記各素子形成領域上の絶縁膜により形成されたキャパシタと、これに対応する素子形成領域を囲んだ絶縁分離トレンチにより形成されるキャパシタとが直列接続された状態と等価になる。この場合、素子形成領域に対応したキャパシタを構成する絶縁膜は、絶縁分離トレンチより低い耐圧に形成されているため、試験用電圧が印加された場合に、絶縁不良がある絶縁分離トレンチに囲まれた素子形成領域に対応したキャパシタは、試験用電圧が直接的に印加された状態となって絶縁破壊され、これに伴うリーク電流が流れることになる。このため、当該キャパシタを構成する絶縁膜には、上記のような絶縁破壊に伴う破壊痕が生ずるようになる。従って、リーク電流が検出されたときに、上記絶縁膜の有無を目視により観察して(例えば顕微鏡などを使用)、絶縁不良箇所を特定するというステップを実行すれば、その特定を迅速且つ正確に行い得るようになる。
【0009】
【発明の実施の形態】
以下、本発明の一実施例について図1ないし図3を参照しながら説明する。
図1には評価用半導体基板の要部の断面構造(寸法比は正確ではない)が模式的に示され、図2にはテストパターン部分の平面レイアウトが示されている。本実施例による評価用半導体基板は、単結晶シリコン基板1(本発明でいう支持基板に相当)上に絶縁分離層2を介して単結晶シリコン層3(半導体層に相当)を形成したSOI基板4(半導体基板本体に相当)を使用しており、その単結晶シリコン層3に対し、平面レイアウトが矩形状の絶縁分離トレンチ5により囲まれた島状の独立フィールド6(素子形成領域に相当)を複数個形成すると共に、絶縁分離トレンチ5に沿った位置にフィールド酸化膜(LOCOS膜)7を形成している。この場合、絶縁分離トレンチ5内には、例えばCVD法を利用して酸化シリコンを充填した絶縁分離構造となっている。但し、他の絶縁分離構造(例えば、絶縁分離トレンチ5の側壁に熱酸化膜を形成した状態でポリシリコンを充填するという絶縁分離構造)が採用されることもある。尚、上記のような絶縁分離トレンチ5及びフィールド酸化膜7は、評価対象のプロセスによって形成される。
【0010】
独立フィールド6上には、酸化シリコン膜8(絶縁膜に相当)を形成し、その酸化シリコン膜8上に電極パッド9を形成している。この場合、酸化シリコン膜8の膜厚は、絶縁分離トレンチ5の耐圧より十分に低い値、つまり、絶縁分離トレンチ5の絶縁不良検査のための試験用電圧Vhが印加された状態で確実に破壊する程度の値(例えば10〜20nm)に設定される。また、単結晶シリコン層3における上記独立フィールド6及び絶縁分離トレンチ5以外の領域に形成された外部フィールド10上には、当該外部フィールド10とオーミックコンタクトを取った状態の電極パッド11を形成している。このような構成の結果、絶縁分離トレンチ5に充填された酸化シリコンによりキャパシタ(以下、Ctを付して示す)が形成されると共に、独立フィールド6と電極パッド9との間にキャパシタ(以下、Cmを付して示す)が形成されることになる。
【0011】
このように構成された評価用半導体基板において、その絶縁分離トレンチ5の絶縁不良の有無を検査する場合には、酸化シリコン膜8上の電極パッド9群を共通接続した状態で、その電極パッド9群と外部フィールド10上の電極パッド11との間に試験用電圧Vhを印加可能な状態に接続する。この状態では図3に示すように、試験用電圧Vhの発生源と外部フィールド10との間に、絶縁分離トレンチ5によるキャパシタCtと酸化シリコン膜8によるキャパシタCmとの直列回路群が並列接続された状態と等価になる。
【0012】
このような接続状態から、電極パッド9群及び電極パッド10間に、絶縁分離トレンチ5の絶縁不良検査のための試験用電圧Vhを所定時間だけ印加し、この電圧印加状態でのリーク電流を測定することにより絶縁分離トレンチ5での絶縁不良の有無を検査する。この場合、絶縁不良が発生した絶縁分離トレンチ5では、キャパシタCtが短絡状態となってキャパシタCmに試験用電圧が直接的に印加されるため、これが絶縁破壊されて対応する酸化シリコン膜8に破壊痕を残すことなる。従って、この破壊痕を顕微鏡などで確認することにより、故障が発生した絶縁分離トレンチ5を容易に特定できるようになる。そして、このように故障発生箇所を特定した後には、当該故障発生箇所の物理解析(形状観察、組成分析など)を行って故障の原因を確定する作業を行うものである。
【0013】
つまり、上記した本実施例によれば、試験用電圧Vhを印加して行う絶縁不良検査時において、リーク電流が検出された場合に、酸化シリコン膜8の表面における破壊痕を目視により観察するだけの簡単な作業によって、故障が発生した絶縁分離トレンチ5の特定を迅速且つ正確に特定できるようになる。
【0014】
(他の実施の形態)
その他、本発明は上記した実施例に限定されるものではなく、以下に述べるような変形或いは拡張が可能である。
外部フィールド10側の電極パッド11は必要に応じて設ければ良く、試験電圧Vhを印加するために外部フィールド10に直接的に接触するプローブを利用する際には不要になる。半導体基板本体として、単結晶シリコン基板1を支持基板としたSOI基板4を用いる構成したが、支持基板の材料としては、単結晶シリコン基板に限らず、他の半導体基板或いは絶縁性を有するセラミック基板やガラス基板などを用いることができ、特に、絶縁性を有する基板を用いる場合には絶縁分離層2が不要になる(例えば、SOS(Silicon On Sapphire )基板を用いる場合が該当する)。
【図面の簡単な説明】
【図1】本発明の一実施例を示す模式的な縦断面図
【図2】要部の平面レイアウト図
【図3】作用説明用の等価回路図
【図4】従来例を示す図1相当図
【図5】従来例を示す図2相当図
【符号の説明】
1はシリコン基板(支持基板)、3は単結晶シリコン層(半導体層)、4はSOI基板(半導体基板本体)、5は絶縁分離トレンチ、6は独立フィールド(素子形成領域)、8は酸化シリコン膜(絶縁膜)、9、11は電極パッド、10は外部フィールドを示す。
Claims (2)
- 支持基板上に当該支持基板と電気的に絶縁した状態で形成された半導体層を備え、その半導体層に絶縁分離トレンチにより区分された複数の素子形成領域を設けて成る絶縁分離型半導体装置のための評価用半導体基板において、
支持基板上に当該支持基板と電気的に絶縁した状態で半導体層を形成して成る半導体基板本体と、
前記半導体層に絶縁分離トレンチにより囲まれた形態で形成された複数の独立フィールドと、
前記半導体層における前記独立フィールド及び絶縁分離トレンチ以外の領域に形成された試験電圧印加用の外部フィールドと、
前記独立フィールド上に前記絶縁分離トレンチより低い耐圧となる膜厚で形成された絶縁膜と、
各独立フィールドに対応した前記絶縁膜上にそれぞれ形成された試験電圧印加用の電極パッドとを備え、
前記電極パッド群と前記外部フィールドとの間に試験電圧を印加可能な構成としたことを特徴とする絶縁分離型半導体装置のための評価用半導体基板。 - 支持基板上に当該支持基板と電気的に絶縁した状態で形成された半導体層を備え、その半導体層に絶縁分離トレンチにより区分された複数の素子形成領域を設けて成る絶縁分離型半導体装置のための絶縁不良評価方法において、
前記複数の素子形成領域上に前記絶縁分離トレンチより低い耐圧の絶縁膜をそれぞれ形成すると共に、各素子形成領域に対応した絶縁膜上に電極パッドをそれぞれ形成し、
前記電極パッド群と前記半導体層における前記素子形成領域外の領域との間に前記絶縁分離トレンチの絶縁不良検査のための試験電圧を印加してリーク電流を測定するステップと、
この測定によりリーク電流が検出されたときに前記絶縁膜の破壊痕の有無を目視により観察して絶縁不良箇所を特定するステップとを実行することを特徴とする絶縁分離型半導体装置のための絶縁不良評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002196002A JP3741086B2 (ja) | 2002-07-04 | 2002-07-04 | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002196002A JP3741086B2 (ja) | 2002-07-04 | 2002-07-04 | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004039918A JP2004039918A (ja) | 2004-02-05 |
JP3741086B2 true JP3741086B2 (ja) | 2006-02-01 |
Family
ID=31704228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002196002A Expired - Fee Related JP3741086B2 (ja) | 2002-07-04 | 2002-07-04 | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3741086B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4765898B2 (ja) * | 2006-11-06 | 2011-09-07 | 株式会社デンソー | 半導体装置の選別方法及び半導体装置 |
JP5683403B2 (ja) * | 2011-08-01 | 2015-03-11 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
JP5751531B2 (ja) | 2012-06-15 | 2015-07-22 | 信越半導体株式会社 | 半導体基板の評価方法、評価用半導体基板、半導体装置 |
JP2020004936A (ja) * | 2018-07-02 | 2020-01-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2002
- 2002-07-04 JP JP2002196002A patent/JP3741086B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004039918A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101222802B1 (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JP4898139B2 (ja) | プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法 | |
JP2007158346A (ja) | プローブセンシング用パッド及びプローブ針接触位置検査方法 | |
JP2008166691A (ja) | テグパターン及びそのパターンを利用した半導体素子の検査方法 | |
JP3741086B2 (ja) | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 | |
JPH04199651A (ja) | 半導体装置およびその製造方法 | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
CN205723527U (zh) | 可靠性测试结构 | |
JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
JP2005032760A (ja) | 半導体装置の欠陥検査方法 | |
JP4661601B2 (ja) | 半導体装置及びその検査方法 | |
JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
JP2000068345A (ja) | 半導体装置のコンタクト開口検査方法 | |
TWM545358U (zh) | 檢測機之探針接觸位置校準模組結構及其檢測機 | |
JP2002141474A (ja) | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ | |
JP2008047643A (ja) | 半導体装置 | |
KR100888580B1 (ko) | 자체 불량 검사 기능을 탑재한 능동 소자 내장형 인쇄 회로 기판 | |
JP2005251829A (ja) | 半導体装置及びその検査方法 | |
JP2007033212A (ja) | センサデバイス構造体の検査方法 | |
JP2006303342A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008071918A (ja) | 半導体素子および半導体素子の検査方法 | |
JP3726784B2 (ja) | 半導体装置の評価方法 | |
JP2014049471A (ja) | 半導体装置およびその試験方法並びに製造方法 | |
KR20000045895A (ko) | 테스트패턴 형성방법 | |
TW563220B (en) | Method for picking defected dielectric in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |