JP2005251829A - 半導体装置及びその検査方法 - Google Patents

半導体装置及びその検査方法 Download PDF

Info

Publication number
JP2005251829A
JP2005251829A JP2004057208A JP2004057208A JP2005251829A JP 2005251829 A JP2005251829 A JP 2005251829A JP 2004057208 A JP2004057208 A JP 2004057208A JP 2004057208 A JP2004057208 A JP 2004057208A JP 2005251829 A JP2005251829 A JP 2005251829A
Authority
JP
Japan
Prior art keywords
wiring layer
electrode pad
semiconductor device
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004057208A
Other languages
English (en)
Inventor
Masao Takahashi
昌男 高橋
Tadaaki Mimura
忠昭 三村
Noriyuki Nagai
紀行 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004057208A priority Critical patent/JP2005251829A/ja
Publication of JP2005251829A publication Critical patent/JP2005251829A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】従来電極パッドとその電極パッド直下の配線層間の絶縁膜に欠陥が生じた場合、この欠陥を検査し、さらに絶縁膜の欠陥が生じた電極パッドを複数電極パッドより特定して検出することができなかった。
【解決手段】本発明における半導体装置は絶縁膜を介して全ての電極パッドの直下を通る配線層を備え、前記電極パッドの少なくとも１つが前記配線層と電気的に接続されたことを特徴とするものである。また本発明における半導体装置の検査方法は前述の半導体装置において配線層に接続された第１の電極パッドと配線層に接続されていない第２の電極パッド間で電圧を印加し、リーク電流を測定することを特徴とするものである。
【選択図】図１

Description

本発明は、電極パッド直下に絶縁膜を介して配線層を有する半導体装置に関するものであり、特に電極パッド直下の絶縁膜に生じる欠陥を電気的に検出することができる構造をもつ半導体装置及びこの半導体装置の検査方法に関するものである。
半導体素子表面には通常半導体素子外部から半導体素子内部に電力や信号を供給し、半導体内部の電気信号を半導体外部に取り出すために、図３(a)に示すように外部接続用電極である電極パッド１が半導体素子上に複数存在する。現在、この電極パッド１直下に、図３(b)のような絶縁膜４を介して配線層３を形成した構造を有した半導体装置が実用化されている（例えば特許文献１、特許文献２、特許文献３参照）。
特開2000−12633号公報 特開2000−252450号公報 特開2001−127127号公報
図３(b)に示すように電極パッド１直下に絶縁膜４を介して配線層３を有する半導体装置において、プロービングなどのウエハレベルでの検査工程やボンディング及びバンプ形成など組立工程の際電極パッド１を通じて絶縁膜４にストレスがかかり、その結果電極パッド１とその電極パッド直下の配線層３間の絶縁膜４に欠陥７が生じることが懸念されている。このようにして電極パッド１直下の絶縁膜４に欠陥７が発生した状態で電極パッド１と配線層３に電位差が生じるとリーク電流が欠陥７を通して流れるため、半導体装置は正常動作を示さない。
従来、半導体基板に形成された素子間あるいはその素子と配線層間における絶縁膜の破壊を電気的に検査できる半導体装置及びその検査方法が考案され実施されているが、電極パッドとその電極パッド直下の配線層間の絶縁膜に欠陥が生じた場合この欠陥を検査し、絶縁膜の欠陥が生じた電極パッドを複数電極パッドより特定し検出することはできなかった。本発明は電極パッドとその電極パッド直下の配線層間の絶縁膜に生じた欠陥を電気的に検査し、絶縁膜の欠陥が生じた電極パッドを複数電極パッドより特定し検出することを目的とするものである。
本発明における半導体装置は絶縁膜を介して全ての電極パッドの直下を通る配線層を備え、前記電極パッドの少なくとも１つが前記配線層と電気的に接続されたことを特徴とするものである。また本発明における半導体装置の検査方法は前記の半導体装置において配線層に接続された第１の電極パッドと配線層に接続されていない第２の電極パッド間で電圧を印加し、リーク電流を測定することを特徴とするものである。
この半導体装置及び半導体装置の検査方法を用いることで、配線層に接続されていない第２の電極パッド全てにおいて電極パッドとその直下の配線層との間に電圧を印加することが可能となる。また電極パッドとその電極パッド直下の配線層間の絶縁膜に欠陥が生じている場合、その欠陥によって絶縁破壊が生じる。従って電極パッドとその直下の配線層との間に電圧を印加し、そのリーク電流を測定することによって電極パッドと電極パッド直下の配線層間の絶縁膜に生じる欠陥の有無を検査することが可能となる。さらに異なる電極パッドを個々に検査することが可能であるため、絶縁膜の欠陥が生じた電極パッドを複数電極パッドより特定し検出することが可能となる。
配線層が電源配線やアース配線など半導体素子に接続している配線などと接続されている場合、本発明の方法によって検出したリーク電流が前記半導体素子内並びに電源配線あるいはアース配線との間の絶縁膜破壊による可能性がある。このため、配線層は接続された電極パッド以外とは電気的に接続されていないことが望ましい。
また、１つの電極パッド直下の絶縁膜に生じる欠陥をむらなく検出するため、電極直下の配線層の幅が前記電極パッドの幅以上であってもよい。
また、配線層の一部が切断した場合にも全電極パッドとその直下の配線層に電圧を印加できるように配線層がすべての電極パッド直下を通りリング状に形成されていてもよい。
また、半導体装置の構造上配線層をリング状に形成できない場合、配線層が分断され分断された個々の前記配線層に少なくとも１つの電極パッドが接続されている構造を形成してもよい。
本発明における半導体装置及びその検査方法によって、電極パッドと電極パッド直下の配線層間の絶縁膜に生じる欠陥の有無を検査することが可能となる。さらに異なる電極パッドを個々に検査することが可能であるため、絶縁膜の欠陥が生じた電極パッドを複数電極パッドより特定し検出することが可能となる。
図１は本発明の一実施形態である半導体装置を示す。半導体素子上面には図１(a)で示すように複数の電極パッド1と検査用電極パッド２を有する。絶縁膜４を介して全ての電極パッドの直下を通る配線層３を備え、前記検査用電極パッド２は図１(b)のようにヴィア５を通じて前記配線層３と電気的に接続されている。一方で検査用電極パッド２以外の電極パッド１は図１(c)のように配線層３と電気的に接続されていない構造を有する。
図２は本発明の一実施形態である半導体装置を示す。図１では配線層３がリング状に形成されている半導体装置の実施形態を示しているが、図２のように配線層３が分断され、分断された個々の前記配線層３に検査用電極パッド２が接続されている構造を有してもよい。また、図１では配線層に接続している検査用電極パッド２を１つ有する半導体装置の実施形態を示しているが、図２のように検査用電極パッド２が２つ以上存在する構造を有してもよい。
本発明における半導体装置の検査方法の一実施形態は次のとおりである。検査用電極パッド２と電極パッド１に電圧を印加する。この状態で検査用電極パッド２と電極パッド１に流れるリーク電流値を測定する。あらかじめ印加する電圧値に対するリーク電流判断基準値を設定し、検出したリーク電流値がリーク電流判断基準値以下である場合「PASS」を出力し、検出したリーク電流値がリーク電流判断基準値以上である場合「FAIL」を出力する。
この実施形態において検査時すべての電極パッド１を同時に測定してもよい。本発明における検査手法としてプローブ針を用いたウエハレベルでのプローブ検査に限らず、バンプなどプローブ針以外のコンタクターを用いたウエハレベルでのプローブ検査や、パッケージに組み立てた後ソケットを介して行う検査方法でもよい。
本発明における半導体装置及びその検査方法は、電極パッド直下に配線層を有する半導体装置の新たなる品種を開発する段階において、プローブやボンディングなどの欠陥に対する信頼性を評価する際に有用である。さらに、プロービングなどの検査工程やボンディングあるいはバンプ形成などの組立工程の際、電極パッド直下の絶縁膜における欠陥がないように管理する工程管理手法としても有用である。
本発明の一実施形態にかかる半導体装置を示す図 本発明の一実施形態にかかる半導体装置を示す図 従来の半導体装置を示す図
符号の説明
１ 電極パッド
２ 検査用電極パッド
３ 配線層
４ 絶縁膜
５ ヴィア
６ 半導体基板
７ 欠陥

Claims (6)

  1. 絶縁膜を介して全ての電極パッドの直下を通る配線層を備え、前記電極パッドの少なくとも１つが前記配線層と電気的に接続されたことを特徴とする半導体装置。
  2. 配線層は接続された電極パッド以外とは電気的に接続されていないことを特徴とする請求項１記載の半導体装置。
  3. 電極直下の配線層の幅が前記電極パッドの幅以上であることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 配線層がすべての電極パッド直下を通りリング状に形成されていることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
  5. 配線層が分断され、分断された個々の前記配線層に少なくとも１つの電極パッドが接続されている請求項１〜３のいずれか１項記載の半導体装置。
  6. 装置において配線層に接続された第１の電極パッドと配線層に接続されていない第２の電極パッド間で電圧を印加し、リーク電流を測定することを特徴とする半導体装置の検査方法。
JP2004057208A 2004-03-02 2004-03-02 半導体装置及びその検査方法 Pending JP2005251829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004057208A JP2005251829A (ja) 2004-03-02 2004-03-02 半導体装置及びその検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004057208A JP2005251829A (ja) 2004-03-02 2004-03-02 半導体装置及びその検査方法

Publications (1)

Publication Number Publication Date
JP2005251829A true JP2005251829A (ja) 2005-09-15

Family

ID=35032053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004057208A Pending JP2005251829A (ja) 2004-03-02 2004-03-02 半導体装置及びその検査方法

Country Status (1)

Country Link
JP (1) JP2005251829A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567484B2 (en) 2006-04-28 2009-07-28 Kawasaki Microelectronics, Inc. Method of preventing dielectric breakdown of semiconductor device and semiconductor device preventing dielectric breakdown
JP2013093500A (ja) * 2011-10-27 2013-05-16 Fuji Electric Co Ltd 半導体装置およびその試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567484B2 (en) 2006-04-28 2009-07-28 Kawasaki Microelectronics, Inc. Method of preventing dielectric breakdown of semiconductor device and semiconductor device preventing dielectric breakdown
JP2013093500A (ja) * 2011-10-27 2013-05-16 Fuji Electric Co Ltd 半導体装置およびその試験方法

Similar Documents

Publication Publication Date Title
KR101222802B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP2008034798A (ja) 不具合検出機能を備えた半導体装置
EP1637893A1 (en) Method and apparatus for testing electrical characteristics of object under test
CN108169651B (zh) 一种时钟晶体振荡器检测方法
JP2006351588A (ja) 半導体装置及びその製造方法
JP2008166691A (ja) テグパターン及びそのパターンを利用した半導体素子の検査方法
JP2005251829A (ja) 半導体装置及びその検査方法
JP2010281625A (ja) 半導体チップの検査方法
EP2385551A1 (en) Silicon substrate wafer and test method
JP2006013532A (ja) 半導体ウエハの誘電層のソフトブレークダウンを検出する装置及び方法
CN206134676U (zh) 检测金属层间断裂的测试结构
JP2009239027A (ja) 不具合検出機能を備えた半導体装置
JP4661601B2 (ja) 半導体装置及びその検査方法
JP3741086B2 (ja) 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法
JP5370250B2 (ja) 半導体装置の製造方法
JP2006200973A (ja) 回路基板検査方法およびその装置
JP4983174B2 (ja) ダイオード素子およびダイオード素子の検査方法
JP3776068B2 (ja) 半導体装置及びその検査方法
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
KR100888580B1 (ko) 자체 불량 검사 기능을 탑재한 능동 소자 내장형 인쇄 회로 기판
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
JP2003232833A (ja) テスト方法
JP2008159641A (ja) 半導体基板および半導体装置の検査方法
JP2007024719A (ja) 半導体装置の評価方法
JPH05264676A (ja) 故障検出方法及び検出装置