JP3726784B2

JP3726784B2 - 半導体装置の評価方法

Info

Publication number: JP3726784B2
Application number: JP2002211012A
Authority: JP
Inventors: 孝好成瀬
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-07-19
Filing date: 2002-07-19
Publication date: 2005-12-14
Anticipated expiration: 2022-07-19
Also published as: JP2004055810A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の評価方法に関するものである。
【０００２】
【従来の技術】
ＳＯＩ基板を用いトレンチ絶縁分離技術を使った半導体装置がある。例えば、図５に示すように、ＳＯＩ基板１０における薄膜シリコン層に四角枠状のトレンチ１１を形成して大きな島１２を作り、その島１２において多数の四角枠状のトレンチ１３により小さな島１４を縦横に多数配置している。この種の半導体装置において、トレンチ絶縁分離についての不良の低減は歩留り向上を図る上で重要な項目である。
【０００３】
そして、トレンチ絶縁分離不良を評価すべく、図６に示すように、ウエハ状のＳＯＩ基板１０での一部領域において各小さな島１４の薄膜シリコン層にコンタクトホール５０を通してアルミ配線５１を接続するとともに、大きな島１２の薄膜シリコン層に対しコンタクトホール５２を通してアルミ配線５３を接続する。このアルミ配線５１とアルミ配線５３との間に電圧を印加してリーク電流の有無を判定し、これにより、ウエハ内に多数配置した大きな島１２におけるトレンチ不良率を評価していた。
【０００４】
トレンチ不良率を評価するには、このような配線パターン５１，５３でも可能であるが、トレンチ不良を改善するためにはトレンチ不良原因を明確にする必要があり、原因を明確にするには不良箇所を特定する必要がある。しかしながら、図６の配線パターン５１，５３では不良率は評価できても不良箇所の特定はできなかった。
【０００５】
さらに説明を加えるならば、トレンチにより絶縁分離した各島にＣＭＯＳトランジスタ、バイポーラトランジスタ、パワートランジスタと特性の異なるデバイスなどを形成し、これら各デバイスをワンチップ内に配置する場合において、トレンチ絶縁不良は、歩留りに直結するため歩留り目標達成のためにはつぶさなければいけない重要な項目である。そして、適切な不良対策をするためには、トレンチ不良の真因を突き止める必要がある。即ち、トレンチというのは、島を囲っているトレンチの一箇所でも埋込酸化膜に届いていなければトレンチ不良になる。従来、不良が一箇所ある場合においてその場所を特定するには、チップまたはＴＥＧパターンを表面から顕微鏡で確認しながら少しずつ削って不良箇所を特定していた。この方法だと一箇所の場所特定をするのに半日〜１日かかってしまう。実際、複数の原因が重なっていることが多いので、複数個（例えば２０〜３０個）のＴＥＧ素子を調べる必要がある。３０個も調査しようとすると１５日から３０日もかかってしまう。そこで、電気的に場所を特定することができる方法が必要となる。
【０００６】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、多数のトレンチ島のうちの不良となったトレンチによる島を特定することができる半導体装置の評価方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明によれば、各島の薄膜シリコン層を直列につなぐ配線を形成するとともに、各島の外部における薄膜シリコン層につながる配線を形成する。そして、各島の薄膜シリコン層を直列につなぐ配線の両端間に電流を流したときにおいて、各島の外部における薄膜シリコン層につながる配線を用いて電圧を測定する。これにより、不良トレンチによる分離不良が発生した島を特定することができる。つまり、多数のトレンチ島のうちの不良となったトレンチによる島を特定することができる。
【０００８】
請求項２に記載のように、多数の島の間の配線抵抗を等しくすると、特定を容易に行うことができるようになる。
請求項３に記載のように工程開発段階で用いても、請求項４に記載のように工程開発段階の後のウエハ流動段階で用いてもよく、ウエハ流動段階で用いる場合において請求項５に記載のようにウエハでのスクライブラインに、トレンチにより分離した島を形成するとよい。
【０００９】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図１に、本実施形態における半導体基板（ウエハ）の平面図を示す。図１におけるＸ−Ｘ線での縦断面を図２に示す。
【００１０】
図２において、シリコン基板２０の上にシリコン酸化膜（埋込酸化膜）２１を介して薄膜シリコン層２２が形成され、ＳＯＩ基板１０を構成している。詳しくは、例えば、第１のシリコン基板と第２のシリコン基板とをシリコン酸化膜２１を介して貼り合わせ、一方のシリコン基板を薄膜化することによりＳＯＩ基板を得る。
【００１１】
このＳＯＩ基板１０において、図５に示したように、大きなトレンチ島１２が形成されるとともに、当該トレンチ島１２において小さな多数のトレンチ島１４が形成されている。詳しくは、ＳＯＩ基板１０における薄膜シリコン層２２には、図２に示すように、埋込酸化膜２１に達するトレンチ１１が四角枠状に形成され（図５参照）、その内方がトレンチ島１２となっている。トレンチ１１内にはシリコン酸化膜２３が充填されている。さらに、トレンチ島１２において薄膜シリコン層２２には埋込酸化膜２１に達するトレンチ１３が四角枠状に形成され（図５参照）、その内方がトレンチ島１４となっている。トレンチ１３内にはシリコン酸化膜２４が充填されている。当該トレンチ島１４が、図５に示したように、縦横に多数形成されている。図５においては縦方向に４つ、横方向に５つ設けられている。
【００１２】
なお、トレンチ１３の内部での構造として、トレンチ１３の内部にシリコン酸化膜２４を充填する以外にも、トレンチ１３の内壁面にシリコン酸化膜を形成するとともにその内部にポリシリコン膜を充填してもよい。
【００１３】
このように、評価対象となる半導体装置として、シリコン基板２０の上に埋込絶縁膜２１を介して薄膜シリコン層２２を配したＳＯＩ基板１０における薄膜シリコン層２２に埋込絶縁膜２１に達するトレンチ１３が形成され、このトレンチ１３により分離した島１４が多数形成されたものを想定しており、各島１４にはＣＭＯＳトランジスタやバイポーラトランジスタ等のデバイスが形成される。
【００１４】
この構造の島（トレンチにより分離した島）１４が図１に示すようにウエハ状のＳＯＩ基板における一部領域に形成されるとともに、その周囲にトレンチ１１が形成されている。また、本実施形態において各トレンチ島１４は縦横に等間隔に配置されている。
【００１５】
そして、ＳＯＩ基板１０（薄膜シリコン層２２）の上には、図２に示すように、シリコン酸化膜２５が形成されている。このシリコン酸化膜２５において、各々の小さいトレンチ島１４には、各島での薄膜シリコン層２２に電圧を印加するためのコンタクトホール２６がそれぞれ形成されている。また、大きいトレンチ島１２には、大きな島内での薄膜シリコン層２２の電圧（電位）を検出するためのコンタクトホール２８が形成されている。
【００１６】
シリコン酸化膜２５の上には、図１，２に示すように、トレンチ評価用のアルミ配線２７がパターニングされ、小さいトレンチ島（薄膜シリコン層）１４はコンタクトホール２６を通してアルミ配線２７と電気的に接続されている。このとき、アルミ配線２７のパターンは、図１に示すように、帯状に延延され、かつ、各トレンチ島１４の薄膜シリコン層２２を直列に接続している。
【００１７】
また、図２のシリコン酸化膜２５の上には、図１に示すように、トレンチ評価用のアルミ配線２９がパターニングされ、大きなトレンチ島１２の薄膜シリコン層２２はコンタクトホール２８を通してアルミ配線２９と電気的に接続されている。このアルミ配線２９により、大きなトレンチ島１２の薄膜シリコン層の電圧（電位）を測定できるようになっている。
【００１８】
このようにして、プロセス開発段階でトレンチの歩留り向上のために不良解析するための配線パターン２７，２９が設けられている。
なお、ここではトレンチ島１２，１４を四角形状としたが、島になっていれば三角形や五角形以上の多角形等どんな形状でもよい。また、小さいトレンチ島１４のサイズは特に規定しない。ただ、少ない面積でトレンチ面積を稼ぐためにできるだけ小さいサイズがよい（例えば、縦横の寸法が数μｍ）。
【００１９】
次に、評価方法を、図３を用いて説明する。
今、図３における所定のトレンチ島１４において、図中Ｄで示す箇所においてトレンチ不良が生じているとする。即ち、Ｄ部においてはトレンチ１３が埋込酸化膜２１に達していないものとする。
【００２０】
帯状に延びるアルミ配線２７の一端をＡ端子に接続し、他端をＢ端子に接続する。また、もう一つのアルミ配線２９をＣ端子に接続する。そして、ＡＢの両端子間に所定の電圧ＶDを印加してＡＢの両端子間に所定の電流を流す。具体的には、Ｂ端子を接地し、Ａ端子に所定の電圧ＶDを印加する。この状態における等価回路を図４に示す。図４において、Ａ端子とＢ端子の間において各トレンチ島１４をつなぐように多数の配線抵抗が直列に接続されていることになる。つまり、アルミ配線２７は小さいトレンチ島１４とはコンタクトホール２６を通して接続されているので、それぞれのトレンチ島１４内には、配線抵抗による電圧ドロップ分を差し引いた電圧が印加されている。このとき、各トレンチ島１４は等間隔に配置されているので、各島の間の配線抵抗値は等しくなる。
【００２１】
そして、この状態において、大きなトレンチ島１２におけるアルミ配線２９によるＣ端子での電圧を測定（計測）する。このとき、トレンチ不良が発生していなければ、Ｃ端子での電圧測定値はノイズのような小さな電圧が検出される。即ち、トレンチ不良箇所がなければ、電圧モニタリング電極（Ｃ端子）からはノイズのような測定限界以下の電圧しか検出できない。
【００２２】
一方、図３でのＤで示す箇所においてトレンチ不良があり、この箇所で小さいトレンチ島１４の内外が電気的につながっていると、図４に示すように、Ｄの箇所でＣ端子とつながるので、Ｃ端子からは、Ａ端子に対し電圧ドロップ分の電圧ＶCが検出される。ここで、小さいトレンチ島１４を等間隔で配置しているので、Ｃ端子での測定電圧ＶCと、ＡＢの両端子間の電圧ＶABとを用いた比例計算でトレンチ不良を起こしているトレンチ島１４を特定することができる。具体的には、Ｃ端子での電圧ＶCはＣ〜Ｂ端子間の電圧ＶCBであり、Ａ〜Ｃ端子間の電圧ＶACは、Ａ〜Ｂ端子間の電圧ＶABから、Ｃ〜Ｂ端子間の電圧ＶCBを引いた値（＝ＶAB−ＶCB）となる。よって、ＶAB値とＶAC値の割合から、アルミ配線２７の両端のうちＡ端子側を基準にした場合においてトレンチ不良になっている島（トレンチ島）１４を特定することができる。
【００２３】
なお、ＡＢの両端子間に印加する電圧は特に規定しないが、ＡＢの両端子間において許す範囲で多くの電流を流したほうが不良トレンチ（不良島）を特定しやすい。
【００２４】
このような評価構造（評価手法）を工程開発段階では大規模ＴＥＧとして用いることで、ウエハ面内ばらつき、ロット内・ロット間ばらつき等を評価して、トレンチ歩留りのよい工程条件の検討をすることができる。また、流動段階では、ウエハでの空きスペースを利用して工程内の出来栄え確認、工程管理用として用いることができる。この場合、配置場所としてはスクライブラインがよいが、製品チップ内に配置してもよい。
【００２５】
このように、本評価方法は、工程開発段階で用いても、工程開発段階の後のウエハ流動段階で用いてもよく、ウエハ流動段階で用いる場合には、ウエハでのスクライブラインに、トレンチ１３により分離した島１４を形成するようにするとよい。
【００２６】
これまで説明してきたように、ウエハ状のＳＯＩ基板（ＳＯＩウエハ）における一部領域に評価のためトレンチ１３により分離した島１４を多数形成するとともに、薄膜シリコン層２２の上に絶縁膜２５を配置し、当該絶縁膜２５に、各島１４毎の島内コンタクトホール２６を形成するとともに、各島１４の外部に島外コンタクトホール２８を形成し、絶縁膜２５の上に各島内コンタクトホール２６を通して各島１４の薄膜シリコン層２２を直列につなぐアルミ配線２７を形成するとともに、島外コンタクトホール２８を通して各島１４の外部における薄膜シリコン層２２につながるアルミ配線２９を形成し、各島１４の薄膜シリコン層２２を直列につなぐアルミ配線２７の両端間に電流を流したときにおいて、各島１４の外部における薄膜シリコン層２２につながるアルミ配線２９を用いて電圧を測定することにより、不良トレンチによる分離不良が発生した島を特定するようにした。このようにして、多数のトレンチ島１４のうちの不良となったトレンチによる島を特定することができる。
【００２７】
つまり、トレンチ不良箇所は複数のトレンチ島１４の外部における薄膜シリコン層２２と接続されるという点に着目し、複数のトレンチ島１４をアルミ配線２７にて直列につなぎ、両端間に電流を流し、トレンチ島１４の外部における薄膜シリコン層２２での電位をモニタリングすることにより、トレンチ不良箇所から電圧ドロップ分の電位が、トレンチ島１４の外部における薄膜シリコン層２２の電位としてモニターでき、不良パターン（トレンチ島）を特定することができる。
【００２８】
即ち、図１に示すトレンチ歩留り評価用テストパターン（配線パターン）２７を用いて、トレンチ島１４を直列に接続したことで、トレンチ１３が形成されていない場所を電気的に特定することができる。具体的には、各島１４を直列につないだ配線パターン２７に電圧をかけて電流を流す。トレンチ１３で完全に分離できていれば、島１４の外部はフローティングになっているのでほぼ０ボルトの電圧が検出されるが、トレンチ１３が完全に形成されていないと電圧ドロップ分の電圧が出力されるので、その電圧をモニターしてやれば、トレンチ不良箇所が特定できる。
【００２９】
また、多数の島１４の間の配線抵抗を等しくすると、トレンチ不良箇所（不良島）の特定が容易となる。
【図面の簡単な説明】
【図１】実施形態における半導体基板の平面図を示す。
【図２】図１におけるＸ−Ｘ線での縦断面図。
【図３】評価方法を説明するための平面図。
【図４】評価方法を説明するための等価回路を示す図。
【図５】半導体基板の平面図。
【図６】従来の評価方法を説明するための平面図。
【符号の説明】
１０…ＳＯＩ基板、１３…トレンチ、１４…島、２０…シリコン基板、２１…シリコン酸化膜（埋込絶縁膜）、２２…薄膜シリコン層、２５…シリコン酸化膜（絶縁膜）、２６…コンタクトホール、２８…コンタクトホール、２７…アルミ配線、２９…アルミ配線。

Claims

シリコン基板（２０）の上に埋込絶縁膜（２１）を介して薄膜シリコン層（２２）を配したＳＯＩ基板（１０）における薄膜シリコン層（２２）に前記埋込絶縁膜（２１）に達するトレンチ（１３）が形成され、このトレンチ（１３）により分離した島（１４）が多数形成された半導体装置を評価するための方法であって、
ウエハ状のＳＯＩ基板における一部領域に評価のため前記トレンチ（１３）により分離した島（１４）を多数形成するとともに、前記薄膜シリコン層（２２）の上に絶縁膜（２５）を配置し、当該絶縁膜（２５）に、各島（１４）毎の島内コンタクトホール（２６）を形成するとともに、各島（１４）の外部に島外コンタクトホール（２８）を形成し、絶縁膜（２５）の上に前記各島内コンタクトホール（２６）を通して各島（１４）の薄膜シリコン層（２２）を直列につなぐ配線（２７）を形成するとともに、前記島外コンタクトホール（２８）を通して各島（１４）の外部における薄膜シリコン層（２２）につながる配線（２９）を形成し、各島（１４）の薄膜シリコン層（２２）を直列につなぐ配線（２７）の両端間に電流を流したときにおいて、各島（１４）の外部における薄膜シリコン層（２２）につながる配線（２９）を用いて電圧を測定することにより、不良トレンチによる分離不良が発生した島を特定するようにしたことを特徴とする半導体装置の評価方法。
前記多数の島（１４）の間の配線抵抗を等しくしたことを特徴とする請求項１に記載の半導体装置の評価方法。
工程開発段階で用いるようにしたことを特徴とする請求項１または２に記載の半導体装置の評価方法。
工程開発段階の後のウエハ流動段階で用いるようにしたことを特徴とする請求項１または２に記載の半導体装置の評価方法。
ウエハでのスクライブラインに、前記トレンチ（１３）により分離した島（１４）を形成したことを特徴とする請求項４に記載の半導体装置の評価方法。