JP2008071918A - 半導体素子および半導体素子の検査方法 - Google Patents
半導体素子および半導体素子の検査方法 Download PDFInfo
- Publication number
- JP2008071918A JP2008071918A JP2006248927A JP2006248927A JP2008071918A JP 2008071918 A JP2008071918 A JP 2008071918A JP 2006248927 A JP2006248927 A JP 2006248927A JP 2006248927 A JP2006248927 A JP 2006248927A JP 2008071918 A JP2008071918 A JP 2008071918A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- inspection
- pad
- diode element
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】半導体素子や電極の微小欠陥を基板組付け工程の前の段階で検出可能な半導体素子およびその半導体素子の検査方法を提供すること。
【解決手段】ダイオード素子１００の単位セル１０は，Ｐ型半導体領域１と，Ｎ型半導体領域２と，アノード電極１１と，カソード電極２１とを備えている。また，アノード電極１１の表面は，ワイヤボンディングあるいははんだ付けに供するアノード電極用パッド１５となる。また，アノード電極１１には，絶縁膜３に被覆された破壊検出電極３１が内蔵されている。絶縁破壊電極３１は，アノード電極用パッド１５のパッド面の下方に位置している。そして，微小欠陥の検査では，アノード電極１１と破壊検出電極３１との間に検査バイアスを印加する。
【選択図】 図１
【解決手段】ダイオード素子１００の単位セル１０は，Ｐ型半導体領域１と，Ｎ型半導体領域２と，アノード電極１１と，カソード電極２１とを備えている。また，アノード電極１１の表面は，ワイヤボンディングあるいははんだ付けに供するアノード電極用パッド１５となる。また，アノード電極１１には，絶縁膜３に被覆された破壊検出電極３１が内蔵されている。絶縁破壊電極３１は，アノード電極用パッド１５のパッド面の下方に位置している。そして，微小欠陥の検査では，アノード電極１１と破壊検出電極３１との間に検査バイアスを印加する。
【選択図】 図１
Description
本発明は，半導体素子およびその半導体素子の検査方法に関する。さらに詳細には，半導体素子内部の微小欠陥を基板組付け工程の前の段階で検出可能な半導体素子およびその半導体素子の検査方法に関するものである。
高耐圧・大電流が要求されるパワーエレクトロニクス（またはパワーモジュール）に使用されるダイオード素子は，概ね図８に示すダイオード素子製造工程によって作製される。また，ハイブリッド車等に車載されるパワーモジュールは，概ね図９に示すパワーモジュール製造工程によって作製され，その後のＩＰＭ（Intelligent Power Module）組付工程およびＰＣＵ（Power Control Unit）組付工程を経て車両工場へ送られる。
半導体素子の不良は，半導体素子製造工程中のウェハテストや，パワーモジュール製造工程中の耐圧検査にて検出する。図１０に，ダイオード素子を検査する際における，ウェハテスト工程と耐圧検査工程とに共通するリーク測定回路の一例を示す。本回路のように，ダイオード素子に逆バイアスを印加し，アノード−カソード間のリーク電流を測定し，リーク電流の大きさによって良否を判断する。
また，半導体素子製造工程中やパワーモジュール製造工程中において，半導体素子（本明細書では，半導体領域およびその表面に形成された電極を含めて「半導体素子」とする。）の表面あるいは内部にクラック等の微小欠陥が生じることが問題となっている。例えば，図１１に示すように，Ｐ型半導体領域１，Ｎ型半導体領域２，アノード電極１１，カソード電極２１によって構成されるダイオード素子９０の内部に微小欠陥４が生じることがある。微小欠陥４は，半導体領域内に限らず，電極内にも生じる。
半導体素子に微小欠陥が生じる原因として，以下の２つが考えられる。
（１）半導体素子製造工程中のウェハテストにおけるプロービングや，パワーモジュール製造工程中のワイヤボンディングによって，素子表面にクラックが生じる。そして，そのクラックが半導体素子内部にまで達する。
（２）半導体素子に加わる圧力や歪みにより，半導体素子内部にクラックが生じる。
（１）半導体素子製造工程中のウェハテストにおけるプロービングや，パワーモジュール製造工程中のワイヤボンディングによって，素子表面にクラックが生じる。そして，そのクラックが半導体素子内部にまで達する。
（２）半導体素子に加わる圧力や歪みにより，半導体素子内部にクラックが生じる。
半導体素子内の微小欠陥は，図１０に示したようなアノード−カソード間のリーク電流を測定するだけの回路では検出できない。そこで，パワーモジュール製造後のＩＰＭ組付工程中のＩＰＭ機能検査にて熱スクリーニング（エージング）試験を行うことで不具合品の流出を防止している。
なお，微小欠陥を検出する技術としては，例えば特許文献１に開示された半導体装置がある。この半導体装置では，１対のダミー電極を所定の間隔で隣接配置し，両電極間に所定の電圧を印加し，両電極間のリーク電流を検出することで両電極間の微小欠陥による不良を検出することができるとしている。
特許第３４９６５２３号公報
しかしながら，前記した従来の検査方法では，次のような問題があった。すなわち，ＩＰＭ機能検査での不良検出は，ＩＰＭ基板の組み付け後である。そのため，不良品の検出までに時間がかかるとともに仕損費が大きい。
また，熱スクリーニング試験では，高電圧を印加し，大電流を通電する。そのため，不良品の検出時には大きな破裂音や閃光を伴う危険があり，作業環境や検査装置への悪影響が懸念される。
また，特許文献１の半導体装置の微小欠陥検出方法では，ダミー電極間のリーク電流を検出するに過ぎない。そのため，半導体素子や電極の内部に潜む微小欠陥の有無は判断できない。また，横方向の絶縁性評価であるため，縦型の半導体装置の欠損を判定できない。
本発明は，前記した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは，半導体素子や電極の微小欠陥を基板組付け工程の前の段階で検出可能な半導体素子およびその半導体素子の検査方法を提供することにある。
この課題の解決を目的としてなされた半導体素子は，半導体領域と，半導体領域と接し電極パッドが形成される電極領域とを備えた半導体素子であって，半導体素子内に埋め込まれ，電極パッドのパッド面の下方に位置する検査電極と，検査電極を覆う絶縁膜と，検査電極と電気的に接続し，配線部材を接合する第２の電極パッドとを備えることを特徴としている。
本発明の半導体素子は，電極パッドのパッド面の下方に，絶縁膜に被覆された検査電極が埋め込まれている。検査電極は，電極パッドのパッド面の下方に位置し，すなわち基板厚さ方向から見てパッド面内に位置していればよく，半導体領域内であっても電極領域内であってもよい。なお，パッド面とは，ウェハテストにおけるプロービングや，ワイヤボンドにおけるボンディングが行われる露出面のことを意味する。半導体素子の微小欠陥を検査する際には，電極領域のパッド面と，検査電極の第２のパッド面とを介して，電極領域と，半導体素子内に埋め込まれた検査電極との間に検査バイアスを印加する。
電極パッドの表面にクラックが生じていると，そのクラックが製造工程中の外圧によって成長しつつパッド内部に侵入する。そして，そのクラックは，電極パッドのパッド面の下方に位置する検査電極の周辺にまで達し，検査電極を覆う絶縁膜を破損させる。すなわち，微小欠陥が生じていると，絶縁膜が破損するため，検査バイアスを印加したときに電極領域と検査電極との間に許容値以上のリーク電流が流れる。これにより，半導体素子内に微小欠陥が存在しているか否かを判断することができる。特に，パッド表面から半導体領域に向かって成長するような有害なクラックの場合には，絶縁膜が必ず破壊される。そのため，このような有害なクラックを早期に検出することが可能となる。
本発明の半導体素子では，電極領域と検査電極との間に検査バイアスを印加することができる回路を構成することで微小欠陥の有無を判断することができる。すなわち，半導体素子製造工程内での検査，あるいはモジュール製造工程内での検査が可能である。そのため，早期に不良品を検出することができる。また，検査が基板組付け前であることから仕損費が小さい。また，微小電流の検査であるため，安全であり，作業環境や検査装置への影響が小さい。
また，検査電極は，電極領域内に埋め込まれていることとするとよりよい。すなわち，パッド面に生じた微小欠陥を検出するためには，検査電極をよりパッド面に近い位置に設けることが望ましい。そのため，検査電極が電極領域内に埋め込まれていることで，より確実にパッド面に生じた微小欠陥を検出することができる。また，検査電極を半導体素子内に埋め込む際にも，半導体領域内よりも電極領域内の方が容易に埋め込むことができる。
また，本発明は，本発明の半導体素子を被検体とする半導体素子の検査方法であって，電極領域と検査電極との間に検査バイアスを印加し，その際に電極領域と検査電極との間に流れたリーク電流を検出することを特徴とする半導体素子の検査方法を含んでいる。
本発明では，電極領域と，半導体素子内に埋め込まれた検査電極との間に流れたリーク電流により，微小欠陥の有無を判断できている。よって，本発明によれば，半導体素子や電極の微小欠陥を基板組付け工程の前の段階で検出可能な半導体素子およびその半導体素子の検査方法が実現されている。
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，本実施の形態は，パワーモジュールに利用されるダイオード素子に本発明を適用したものである。
［ダイオード素子］
図１に本形態のダイオード素子１００の単位セル１０の断面図を示す。図２にダイオード素子１００の上面図を示す。本形態のダイオード素子１００は，図２に示すように，複数のセル１０が並列に組み込まれた構成となっている。ダイオード素子１００の単位セル１０は，図１に示すように，上面側に位置するＰ型半導体領域１と，下面側に位置するＮ型半導体領域２とを有し，両領域が対峙することによってダイオードを構成している。また，Ｐ型半導体領域１上にはアノード電極１１が形成され，Ｎ型半導体領域２上にはカソード電極２１が形成されている。また，アノード電極１１の露出面は，ワイヤボンディングあるいははんだ付けに供するパッド１５（アノード電極用パッド１５）となる。ダイオード素子１００の単位セル幅は約４０μｍであり，アノード電極１１表面からカソード電極２１表面までの高さは約３００μｍである。
図１に本形態のダイオード素子１００の単位セル１０の断面図を示す。図２にダイオード素子１００の上面図を示す。本形態のダイオード素子１００は，図２に示すように，複数のセル１０が並列に組み込まれた構成となっている。ダイオード素子１００の単位セル１０は，図１に示すように，上面側に位置するＰ型半導体領域１と，下面側に位置するＮ型半導体領域２とを有し，両領域が対峙することによってダイオードを構成している。また，Ｐ型半導体領域１上にはアノード電極１１が形成され，Ｎ型半導体領域２上にはカソード電極２１が形成されている。また，アノード電極１１の露出面は，ワイヤボンディングあるいははんだ付けに供するパッド１５（アノード電極用パッド１５）となる。ダイオード素子１００の単位セル幅は約４０μｍであり，アノード電極１１表面からカソード電極２１表面までの高さは約３００μｍである。
また，アノード電極１１には，破壊検出電極３１が内蔵されている。絶縁破壊電極３１は，アノード電極用パッド１５のパッド面の下方に位置している。すなわち，絶縁破壊電極３１は，基板厚さ方向から見てアノード電極用パッド１５のパッド面内に位置している。破壊検出電極３１は，絶縁膜３によって被覆されており，アノード電極１１やＰ型半導体領域１から絶縁されている。本形態では，破壊検出電極３１の厚さは約５００ｎｍであり，絶縁膜３の膜厚は約１μｍである。
また，本形態のダイオード素子１００の上面には，図２に示すように，複数のアノード電極用パッド１５が並置された状態であり，さらに破壊検出電極３１と電気的に接続するパッド３５（破壊検出電極用パッド３５）が隣接配置されている。これらのパッドにワイヤボンディングやはんだ付け等を行うことにより，それぞれの電極への電気的導通が確保される。なお，破壊検出電極３１を備えたダイオード素子１００の等価回路を図３に示す。
ダイオード素子１００は，アノード電極１１内に破壊検出電極３１を組み込むことによって次のような特性を有する。
すなわち，ダイオード素子製造工程やパワーモジュール製造工程の際に，プロービングやワイヤボンディングによってアノード電極用パッド１５の表面にクラック等の微小欠陥が生じることがある。この微小欠陥は，その後の製造プロセス中における外圧，特に基板厚さ方向への圧力や歪みによって成長し，アノード電極用パッド１５内に入り込む。そして，アノード電極用パッド１５のパッド面の下方に位置する絶縁膜３に達し，その絶縁膜３を破壊する。このような不良状態のダイオード素子１００に対して，破壊検出電極３１とアノード電極１１との間に所定の検査バイアスを印加すると，両電極間に閾値以上のリーク電流が検出されることになる。そのため，ダイオード素子製造工程中のウェハテストやパワーモジュール製造工程中での耐圧検査にてアノード電極１１内に入り込んだ微小欠陥の検出が可能となる。
なお，破壊検出電極３１は，アノード電極１１内に限らず，カソード電極２１内に配置してもよい。これにより，カソード電極２１内に生じた微小欠陥を検出することが可能になる。
また，破壊検出電極３１は，両表面の電極内に限らず，Ｐ型半導体領域１あるいはＮ型半導体領域２内に配置してもよい。すなわち，半導体領域内に破壊検出電極３１を設けてもよい。半導体領域内に破壊検出電極３１があれば，製造プロセス中の外圧や歪みによって半導体領域内にクラックが生じた場合にも，電極内に生じる微小欠陥と同様にその微小欠陥の検出が可能になる。
［パワーモジュール］
図４に本形態のダイオード素子１００を組み込んだパワーモジュール１１０全体の上面図を示す。また，図５は，図４に示したパワーモジュール１１０の一部を抜粋し，パワーモジュール１１０の主要部分の概略構成を示した図である。パワーモジュール１１０は，アノード導体６１およびカソード導体６２を内蔵する絶縁基板６０と，モジュールハウジング側のパッド７０（モジュールボンディング用パッド７０）とを備え，絶縁基板６０上にダイオード素子１００とＩＧＢＴ素子８０とが配置されている。
図４に本形態のダイオード素子１００を組み込んだパワーモジュール１１０全体の上面図を示す。また，図５は，図４に示したパワーモジュール１１０の一部を抜粋し，パワーモジュール１１０の主要部分の概略構成を示した図である。パワーモジュール１１０は，アノード導体６１およびカソード導体６２を内蔵する絶縁基板６０と，モジュールハウジング側のパッド７０（モジュールボンディング用パッド７０）とを備え，絶縁基板６０上にダイオード素子１００とＩＧＢＴ素子８０とが配置されている。
詳細には，ＩＧＢＴ素子８０とダイオード素子１００とは，カソード導体６２上にはんだ付けによって固着されている。また，アノード導体６１とダイオード素子１００のアノード電極用パッド１５，およびアノード電極用パッド１５とＩＢＧＴ素子８０のエミッタ電極用パッド８５とは，太線のボンディングワイヤ５０によって結線されている。また，ダイオード素子１００の破壊検出電極用パッド３５とモジュールボンディング用パッド７０とは，細線のボンディングワイヤ５１によって結線されている。
モジュールボンディング用パッド７０には，破壊検出電極用パッド３５の他，ＩＧＢＴ素子８０のゲート電極用パッドや温度検出電極用パッド等にボンディングワイヤ５１によって結線されている。また，モジュールボンディング用パッド７０は，モジュールハウジング内部にてモジュールターミナルピンと電気的に接続している。
パワーモジュール１１０では，ワイヤボンディング等によってアノード電極用パッド１５の表面に微小欠陥が生じることがある。この微小欠陥は，その後の製造プロセス中における外圧により，ダイオード素子１００のアノード電極用パッド内に入り込む。そして，ダイオード素子１００中の破壊検出電極を被覆する絶縁膜が破壊され，破壊検出電極とアノード電極との間にリーク電流が検出されることになる。よって，パワーモジュール製造工程中の耐圧検査にて，破壊検出電極用パッド３５に導通するモジュールターミナルピンと，ダイオード素子１００のアノード電極用パッドに導通するアノード導体６１との間のリーク電流を検査することで，ダイオード素子１００のアノード電極内に入り込んだ微小欠陥の検出が可能となる。
［リーク検査装置］
図６にリーク電流検査装置の測定回路１２０を示す。図６中の破線で囲まれた部分が本形態のダイオード素子１００に相当する（図３参照）。測定回路１２０では，図６に示すように，破壊検出端子とアノード電極との間に直流バイアスを印加し，微小電流計によってリーク電流を測定する。
図６にリーク電流検査装置の測定回路１２０を示す。図６中の破線で囲まれた部分が本形態のダイオード素子１００に相当する（図３参照）。測定回路１２０では，図６に示すように，破壊検出端子とアノード電極との間に直流バイアスを印加し，微小電流計によってリーク電流を測定する。
予備的実験として，破壊検出端子とアノード電極との間に５０Ｖの直流バイアスを印加した。その結果，良品の場合はリーク電流が３μＡ以下であった。一方，アノード電極内に微小欠陥を有する不良品の場合は１００μＡ以上のリーク電流が測定された。これにより，１０μＡ〜１００μＡの間に閾値を設定することで微小欠陥の有無を容易に判断することができることがわかった。
なお，図７に示すように，測定回路１２０にダイオード素子のアノード電極とカソード電極との間に逆バイアスを印加できる回路を追加し，アノード−カソード間のリーク電流測定と，破壊検出端子−アノード間のリーク電流測定との切り替えを行うことが可能な測定回路１２１を構成してもよい。すなわち，従来のアノード−カソード間のリーク電流検査と，本形態の破壊検出端子−アノード間のリーク電流検査とを切り替えることができるようにしてもよい。このように回路を構成することで，１つの検査装置で複数の試験項目を検査することが可能になる。
以上詳細に説明したように本形態のダイオード素子１００は，アノード電極用パッド１５のパッド面の下方に，絶縁膜３に被覆された破壊検出電極３１を埋め込むこととしている。破壊検出電極３１を被覆する絶縁膜３は，アノード電極用パッド１５のパッド面やダイオード素子１００内部に生じた微小欠陥が成長することで破壊される。このことから，微小欠陥が存在していると，アノード電極１１と破壊検出電極３１との間に検査バイアスを印加した際に，許容値以上のリーク電流が流れる。これにより，ダイオード素子１００内に微小欠陥が存在しているか否かを判断することができる。
本形態のダイオード素子１００では，アノード電極１１と破壊検出電極３１の間に検査バイアスが印加できる回路を構成し，検査バイアスの印加時の微小電流を検出することで微小欠陥の有無を判断することができる。すなわち，ダイオード素子単体での検査，あるいはパワーモジュールでの検査によって微小欠陥を検出することができる。換言すると，基板組付け前の段階で不良品を検出することができる。そのため，早期に不良品を検出することができる。また，検査が基板組付け前であることから仕損費が小さい。また，微小電流の検査であるため，安全であり，作業環境や検査装置への影響が小さい。
また，破壊検出電極３１は，アノード電極１１内に埋め込まれている。すなわち，破壊検出電極３１がアノード電極用パッド１５のパッド面に近い位置に設けられている。そのため，アノード電極用パッド１５のパッド面に生じた微小欠陥，特にパッド面からパッド内部に向けて成長するような有害なクラックを，絶縁膜３が必ず破壊されることによって確実に検出することができる。また，半導体領域内よりも電極領域内の方が破壊検査電極３１を容易に埋め込むことができる。
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，本実施の形態では，ダイオード素子の電極内に破壊検出電極を設けているがこれに限るものではない。すなわち，ＩＧＢＴ，ＭＯＳＦＥＴ，サイリスタ等の半導体素子であってもよい。
なお，被検体の半導体素子として，ダイオード素子を適用することは有意義である。すなわち，ＩＧＢＴ素子やＭＯＳＦＥＴ素子では，絶縁膜に被覆されるスイッチング用電極の配置によっては，そのスイッチング用電極が破壊検出電極（検査電極）を兼ねることが考えられる。しかし，ダイオード素子では，通常，スイッチング用電極のような他の領域から絶縁された電極は作りこまれない。そのため，ダイオード素子単体では微小欠陥の検出ができない。本発明は，ダイオード素子のようなシンプルな構造を有する半導体素子であっても微小欠陥の検出を可能にしている。
また，実施の形態では，縦型の半導体素子を被検体としているが，横型の半導体素子にも適用可能である。
１ Ｐ型半導体領域（半導体領域）
２ Ｎ型半導体領域
１１ アノード電極（電極領域）
１５ アノード電極用パッド（電極パッド）
２１ カソード電極
３ 絶縁膜
３１ 破壊検出電極（検査電極）
３５ 破壊検出電極用パッド（第２の電極パッド）
４ 微小欠陥
１００ ダイオード素子（半導体素子）
１１０ パワーモジュール
１２０ 測定回路
２ Ｎ型半導体領域
１１ アノード電極（電極領域）
１５ アノード電極用パッド（電極パッド）
２１ カソード電極
３ 絶縁膜
３１ 破壊検出電極（検査電極）
３５ 破壊検出電極用パッド（第２の電極パッド）
４ 微小欠陥
１００ ダイオード素子（半導体素子）
１１０ パワーモジュール
１２０ 測定回路
Claims (6)
- 半導体領域と，前記半導体領域と接し電極パッドが形成される電極領域とを備えた半導体素子において，
半導体素子内に埋め込まれ，前記電極パッドのパッド面の下方に位置する検査電極と，
前記検査電極を覆う絶縁膜と，
前記検査電極と電気的に接続し，配線部材を接合する第２の電極パッドとを備えることを特徴とする半導体素子。 - 請求項１に記載する半導体素子において，
前記検査電極は，前記電極領域内に埋め込まれていることを特徴とする半導体素子。 - 半導体領域と，前記半導体領域と接し電極パッドが形成される電極領域とを備えたダイオード素子において，
ダイオード素子内に埋め込まれ，前記電極パッドのパッド面の下方に位置する検査電極と，
前記検査電極を覆う絶縁膜と，
前記検査電極と電気的に接続し，配線部材を接合する第２の電極パッドとを備えることを特徴とするダイオード素子。 - 請求項３に記載するダイオード素子において，
前記検査電極は，前記電極領域内に埋め込まれていることを特徴とするダイオード素子。 - 請求項１または請求項２に記載の半導体素子を被検体とする半導体素子の検査方法において，
前記電極領域と前記検査電極との間に検査バイアスを印加し，その際に前記電極領域と前記検査電極との間に流れたリーク電流を検出することを特徴とする半導体素子の検査方法。 - 請求項３または請求項４に記載のダイオード素子を被検体とするダイオード素子の検査方法において，
前記電極領域と前記検査電極との間に検査バイアスを印加し，その際に前記電極領域と前記検査電極との間に流れたリーク電流を検出することを特徴とするダイオード素子の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006248927A JP4983174B2 (ja) | 2006-09-14 | 2006-09-14 | ダイオード素子およびダイオード素子の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006248927A JP4983174B2 (ja) | 2006-09-14 | 2006-09-14 | ダイオード素子およびダイオード素子の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008071918A true JP2008071918A (ja) | 2008-03-27 |
| JP4983174B2 JP4983174B2 (ja) | 2012-07-25 |
Family
ID=39293261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006248927A Expired - Fee Related JP4983174B2 (ja) | 2006-09-14 | 2006-09-14 | ダイオード素子およびダイオード素子の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4983174B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013093500A (ja) * | 2011-10-27 | 2013-05-16 | Fuji Electric Co Ltd | 半導体装置およびその試験方法 |
| WO2015068439A1 (ja) * | 2013-11-11 | 2015-05-14 | トヨタ自動車株式会社 | 電極体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313033A (ja) * | 1997-05-14 | 1998-11-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000012633A (ja) * | 1998-06-24 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその評価方法と半導体素子の製造方法 |
-
2006
- 2006-09-14 JP JP2006248927A patent/JP4983174B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313033A (ja) * | 1997-05-14 | 1998-11-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000012633A (ja) * | 1998-06-24 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその評価方法と半導体素子の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013093500A (ja) * | 2011-10-27 | 2013-05-16 | Fuji Electric Co Ltd | 半導体装置およびその試験方法 |
| WO2015068439A1 (ja) * | 2013-11-11 | 2015-05-14 | トヨタ自動車株式会社 | 電極体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4983174B2 (ja) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100810550B1 (ko) | 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치 | |
| JPS59134841A (ja) | 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム | |
| JP5817361B2 (ja) | 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 | |
| JP4983174B2 (ja) | ダイオード素子およびダイオード素子の検査方法 | |
| JP2010281625A (ja) | 半導体チップの検査方法 | |
| US10845405B2 (en) | Integrated circuit intended for insulation defect detection and having a conductive armature | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JP4661601B2 (ja) | 半導体装置及びその検査方法 | |
| JP2005150426A (ja) | 半導体装置の製造方法および半導体装置の試験方法 | |
| JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
| JP5861822B2 (ja) | 半導体装置およびその試験方法 | |
| JP2008141111A (ja) | 半導体装置及び半導体装置のチップクラック検査方法 | |
| JPH08181278A (ja) | 半導体装置 | |
| JP3741086B2 (ja) | 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法 | |
| JP2008016707A (ja) | 半導体装置及びその検査方法 | |
| TWI662678B (zh) | 測試鍵結構 | |
| JP7109581B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JP4599776B2 (ja) | ワイヤボンディング評価方法とそれに用いる評価用治具 | |
| JP2020109379A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005251829A (ja) | 半導体装置及びその検査方法 | |
| Bejo et al. | Failure Analysis Techniques for Detection of Copper Migration in Die Attach Film | |
| JPS6376340A (ja) | 集積回路チツプの外周部の欠陥検出装置 | |
| JP5266899B2 (ja) | 絶縁ゲート型バイポーラトランジスタの検査方法 | |
| JPS6384132A (ja) | ワイヤボンデイング検査方法および検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4983174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |