JP5266899B2 - 絶縁ゲート型バイポーラトランジスタの検査方法 - Google Patents

絶縁ゲート型バイポーラトランジスタの検査方法 Download PDF

Info

Publication number
JP5266899B2
JP5266899B2 JP2008158016A JP2008158016A JP5266899B2 JP 5266899 B2 JP5266899 B2 JP 5266899B2 JP 2008158016 A JP2008158016 A JP 2008158016A JP 2008158016 A JP2008158016 A JP 2008158016A JP 5266899 B2 JP5266899 B2 JP 5266899B2
Authority
JP
Japan
Prior art keywords
layer
igbt
current amplification
gate bipolar
amplification factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008158016A
Other languages
English (en)
Other versions
JP2009302462A (ja
Inventor
裕 戸松
祥司 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008158016A priority Critical patent/JP5266899B2/ja
Publication of JP2009302462A publication Critical patent/JP2009302462A/ja
Application granted granted Critical
Publication of JP5266899B2 publication Critical patent/JP5266899B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

この発明は、絶縁ゲート型バイポーラトランジスタの検査方法に関する。
近年、モータ等の負荷を駆動するパワー半導体装置では、スイッチング素子として絶縁ゲート型バイポーラトランジスタ(IGBT)が用いられている。IGBTは、MOSFETとバイポーラトランジスタを複合化したトランジスタであり、高速動作、高耐圧、低オン抵抗という特徴を有している。
IGBTでは、デバイス活性領域内の金属不純物を酸素析出物又はその周辺に吸収することで除去するイントリンシックゲッタリング(IG)能力が重要な特性となる。
IGBTのイントリンシックゲッタリング(IG)能力の検査方法として、例えば、特許文献1には、ウェハから切り出したサンプルをライトエッチ液に浸漬した後、BMD密度を測定することにより評価する方法が開示されている。
特開平5−90591号公報
しかし、上述のエッチングによる検査方法は破壊検査のために製品そのものの検査はできないという問題があった。また、専用の設備が必要であるとともに、検査に要する時間が長く、生産性が悪いという問題があった。
そこで、この発明は、イントリンシックゲッタリング能力を非破壊で効率よく検査すること可能な絶縁ゲート型バイポーラトランジスタの検査方法を実現することを目的とする。
この発明は、上記目的を達成するため、請求項1に記載の発明では、ドリフト層の表面側の一部にエミッタ領域が形成されるとともに前記ドリフト層の裏面側にバッファ層およびコレクタ層が順に積層されてなる絶縁ゲート型バイポーラトランジスタの検査方法であって、前記コレクタ層と、前記バッファ層および前記ドリフト層と、前記エミッタ領域とが、エミッタ、ベース、コレクタとして機能するトランジスタの電流増幅率を測定し、この測定された電流増幅率が、あらかじめ設定されたしきい値を超えたときに、当該絶縁ゲート型バイポーラトランジスタのイントリンシックゲッタリングの能力が高いものと評価する、という技術的手段を用いる。
請求項1に記載の発明によれば、イントリンシックゲッタリングの能力の評価を、エミッタ領域、ドリフト層、バッファ層及びコレクタ層により形成されたトランジスタの電流増幅率を測定することにより行うことができる。イントリンシックゲッタリング能力が高いと、トランジスタの電流増幅率が増大するため、あらかじめ電流増幅率のしきい値を設定し、このしきい値と比較することにより、イントリンシックゲッタリング能力を非破壊で効率よく評価し、絶縁ゲート型バイポーラトランジスタを検査することできる。
請求項2に記載の発明では、ドリフト層の表面側の一部にエミッタ領域が形成されるとともに前記ドリフト層の裏面側にバッファ層およびコレクタ層が順に積層されてなる絶縁ゲート型バイポーラトランジスタの検査方法であって、前記コレクタ層と、前記バッファ層および前記ドリフト層と、前記エミッタ領域とが、エミッタ、ベース、コレクタとして機能するトランジスタと同様の構成を有するTEG素子を、前記ドリフト層の表面側であって前記エミッタ領域と異なる領域に形成し、当該TEG素子を用いて前記トランジスタの電流増幅率を測定し、この測定された電流増幅率が、あらかじめ設定されたしきい値を超えたときに、当該絶縁ゲート型バイポーラトランジスタのイントリンシックゲッタリングの能力が高いものと評価する、という技術的手段を用いる。
請求項2に記載の発明にように、本検査方法は、絶縁ゲート型バイポーラトランジスタが形成された同一半導体ウェハ上に当該トランジスタと同様の構成を有するTEG素子を形成して行うこともできる。
この発明に係る絶縁ゲート型バイポーラトランジスタの検査方法について、プレーナ型IGBT(以下、IGBTという)を例に、図を参照して説明する。図1は、IGBTの構造と電流増幅率を測定する回路とを示す説明図である。図1(A)は、IGBTの断面説明図であり、図1(B)は、電流増幅率を測定する回路の説明図である。図2は、本検査方法により測定した電流増幅率とBMD濃度との関係を示す説明図である。図3は、IGBTの構造と電流増幅率との関係を示す説明図である。
(半導体装置の配線構造)
図1(A)に示すように、IGBT1は、例えばSiウエハからなるn型半導体基板をドリフト層11とし、そのドリフト層11の表面側にp型のチャネル領域12が形成されている。チャネル領域12内にはn型のエミッタ領域13が形成されており、チャネル領域12の一部の上には絶縁膜14を介してゲート電極15が形成されている。
エミッタ電極16はチャネル領域12及びエミッタ領域13に電気的に接続されるとともに、絶縁膜14によりゲート電極15から絶縁されている。ドリフト層11の裏面側には、n型の不純物拡散層よりなるバッファ層17とp型のコレクタ層18とが形成されており、コレクタ層18にはコレクタ電極19が形成されている。上述の構成が半導体基板の主面に沿って反復的に多数配列されており、大きな電流定格が得られている。
IGBT1の周縁部には、ドリフト層11のコンタクト領域21に接続されている等電位リング(EQR)20が設けられている。EQR21は、図示しない絶縁膜により他の導電部材から絶縁されて設けられている。
上述の構成により、IGBT1には、チャネル領域12、ドリフト層11、バッファ層17及びコレクタ層18により、図中に模式的に示すPNPトランジスタ30が形成される。
IGBT1のイントリンシックゲッタリング能力の検査は、PNPトランジスタ30の電流増幅率(HFE)を測定することにより行う。図1(B)に示すように、IGBT1のエミッタ電極16をPNPトランジスタ30のコレクタ端子C1とし、IGBT1のドリフト層11に接続されるEQR20をPNPトランジスタ30のベース端子とし、IGBTのコレクタ端子をPNPトランジスタ30のエミッタ端子E1として電流増幅率(HFE)を測定する。
コレクタ層18内のイントリンシックゲッタリング能力が高いと、重金属がゲッタリングされて、PNPトランジスタ30のドリフト層に相当するドリフト層11及びバッファ層18の重金属濃度が下がるので、再結合ライフタイムが長くなる。これにより、PNPトランジスタ30の電流増幅率が増大する。従って、電流増幅率を測定し、しきい値を設定し、しきい値以上を合格とするように管理することにより、イントリンシックゲッタリング能力を非破壊で評価することができる。
図2には、測定例として、上記構成によるIGBT1において、図1(B)のエミッタ端子E1、即ちエミッタ電極16を接地し、図1(B)のコレクタ端子C1、即ちコレクタ電極19に10Vを印加した場合の電流増幅率(HFE)を示す。Aは、コレクタ層18のBMD濃度が13×10cm−2と濃度が高く、イントリンシックゲッタリング能力が高いIGBTの測定結果であり、Bは、BMD濃度が2×10cm−2と濃度が低く、イントリンシックゲッタリング能力が劣るIGBTの測定結果である。なお、BMD濃度は、厚さ2μmのライトエッチ後に測定した濃度である。
電流増幅率は、エミッタ電流が0.01Aを超えると、BMD濃度に対する依存性を発現し、同じエミッタ電流に対してはBMD濃度が高い程、電流増幅率が大きくなる。
このように、良品のIGBT1についてエミッタ電流と電流増幅率との関係を取得し、あるエミッタ電流に対して電流増幅率のしきい値を設定し、検査対象のIGBT1の電流増幅率をこのしきい値と比較することにより、IGBT1の検査を行うことができる。つまり、検査対象のIGBT1の電流増幅率がしきい値を超えていれば、良品と判断することができる。しきい値は、例えば良品の電流増幅率の平均値より3σ分低い値に設定することができる。また、本測定例では、エミッタ電流0.1〜0.5Aにおいて電流増幅率の差が特に顕著であり、測定条件として好適である。
本検査方法は、例えば、EQR20に測定用のプローブを接触させて行うことができるが、IGBT1が形成された同一ウェハ上にPNPトランジスタ30と同様の構成を有するTEG素子を形成して、検査に用いてもよい。
図3に、バッファ層及びドリフト層の厚さが異なる種々の構造のIGBTにおける電流増幅率の測定結果を示す。ここでは、エミッタ電流0.1Aの測定結果を示す。各構造ともに、電流増幅率のBMD濃度依存性が顕著であり、電流増幅率を測定することにより、IGBTの良否の判断を正確に行うことが可能であることがわかる。
以上のような検査方法によれば、エッチングを行うための専用の設備が不要であるとともに、検査に要する時間を短くすることができる。
[最良の形態の効果]
本実施形態の絶縁ゲート型バイポーラトランジスタの検査方法によれば、IGBT1のイントリンシックゲッタリング能力の評価を、チャネル領域12、ドリフト層11、バッファ層17及びコレクタ層18により形成されたPNPトランジスタ30の電流増幅率(HFE)を測定することにより行う。
コレクタ層18内のイントリンシックゲッタリング能力が高いと、PNPトランジスタ30の電流増幅率が増大するため、良品のIGBT1についてエミッタ電流と電流増幅率との関係を取得し、あるエミッタ電流に対して電流増幅率のしきい値を設定し、検査対象のIGBT1の電流増幅率をこのしきい値と比較することにより、IGBT1の検査を行うことができる。
これにより、イントリンシックゲッタリング能力を非破壊で効率よく検査すること可能な絶縁ゲート型バイポーラトランジスタの検査方法を実現することができる。
[その他の実施形態]
本実施形態では、プレーナ型のIGBT1について説明したが、これに限定されるものではなく、トレンチ型のIGBTやバイポーラトランジスタにも適用することができる。
IGBTの構造と電流増幅率を測定する回路とを示す説明図である。図1(A)は、IGBTの断面説明図であり、図1(B)は、電流増幅率を測定する回路の説明図である。 本検査方法により測定した電流増幅率とBMD濃度との関係を示す説明図である。 IGBTの構造と電流増幅率との関係を示す説明図である。
符号の説明
10 半導体基板
11 ドリフト層
12 チャネル領域
13 エミッタ領域
14 層間絶縁膜
15 ゲート電極
16 エミッタ電極
17 バッファ層
18 コレクタ層
19 コレクタ電極
20 ドリフト層コンタクト
21 EQR電極

Claims (2)

  1. ドリフト層の表面側の一部にエミッタ領域が形成されるとともに前記ドリフト層の裏面側にバッファ層およびコレクタ層が順に積層されてなる絶縁ゲート型バイポーラトランジスタの検査方法であって、
    前記コレクタ層と、前記バッファ層および前記ドリフト層と、前記エミッタ領域とが、エミッタ、ベース、コレクタとして機能するトランジスタの電流増幅率を測定し、この測定された電流増幅率が、あらかじめ設定されたしきい値を超えたときに、当該絶縁ゲート型バイポーラトランジスタのイントリンシックゲッタリングの能力が高いものと評価することを特徴とする絶縁ゲート型バイポーラトランジスタの検査方法。
  2. ドリフト層の表面側の一部にエミッタ領域が形成されるとともに前記ドリフト層の裏面側にバッファ層およびコレクタ層が順に積層されてなる絶縁ゲート型バイポーラトランジスタの検査方法であって、
    前記コレクタ層と、前記バッファ層および前記ドリフト層と、前記エミッタ領域とが、エミッタ、ベース、コレクタとして機能するトランジスタと同様の構成を有するTEG素子を、前記ドリフト層の表面側であって前記エミッタ領域と異なる領域に形成し、
    当該TEG素子を用いて前記トランジスタの電流増幅率を測定し、この測定された電流増幅率が、あらかじめ設定されたしきい値を超えたときに、当該絶縁ゲート型バイポーラトランジスタのイントリンシックゲッタリングの能力が高いものと評価することを特徴とする絶縁ゲート型バイポーラトランジスタの検査方法。
JP2008158016A 2008-06-17 2008-06-17 絶縁ゲート型バイポーラトランジスタの検査方法 Expired - Fee Related JP5266899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008158016A JP5266899B2 (ja) 2008-06-17 2008-06-17 絶縁ゲート型バイポーラトランジスタの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008158016A JP5266899B2 (ja) 2008-06-17 2008-06-17 絶縁ゲート型バイポーラトランジスタの検査方法

Publications (2)

Publication Number Publication Date
JP2009302462A JP2009302462A (ja) 2009-12-24
JP5266899B2 true JP5266899B2 (ja) 2013-08-21

Family

ID=41549023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008158016A Expired - Fee Related JP5266899B2 (ja) 2008-06-17 2008-06-17 絶縁ゲート型バイポーラトランジスタの検査方法

Country Status (1)

Country Link
JP (1) JP5266899B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3101364B2 (ja) * 1991-09-26 2000-10-23 三洋電機株式会社 絶縁ゲートバイポーラトランジスタのテストデバイス
JP2006214976A (ja) * 2005-02-07 2006-08-17 Denso Corp 半導体装置の検査方法および検査装置並びに半導体装置

Also Published As

Publication number Publication date
JP2009302462A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP5543786B2 (ja) 半導体装置及びその製造方法
JP5980024B2 (ja) 炭化珪素半導体装置の製造方法
JP2013183143A (ja) 半導体装置を製造する方法、及び、半導体装置
US20110244604A1 (en) Method of manufacturing semiconductor device
US20070170934A1 (en) Method and Apparatus for Nondestructive Evaluation of Semiconductor Wafers
JP2014238332A (ja) 半導体装置の検査方法
JP5266899B2 (ja) 絶縁ゲート型バイポーラトランジスタの検査方法
JP2014183136A (ja) 炭化珪素チップ、炭化珪素ウエハ、炭化珪素チップの試験方法、炭化珪素ウエハの試験方法
JP5719182B2 (ja) 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路
JP2017050331A (ja) 半導体装置および半導体装置の製造方法
JP2019125743A (ja) 半導体装置の製造方法
JP5618662B2 (ja) 半導体素子の特性測定方法および半導体装置の製造方法
JP4852943B2 (ja) 半導体デバイスチップの選別方法
JP4983174B2 (ja) ダイオード素子およびダイオード素子の検査方法
CN111954926B (zh) 半导体装置、半导体晶片及半导体装置的制造方法
JP2015144211A (ja) 半導体装置の製造方法
TWI771983B (zh) 氮化鎵高電子移動率電晶體的缺陷檢測方法
JP6007507B2 (ja) トレンチゲート型mos半導体装置のトレンチ平均深さおよびスイッチング特性の評価方法および半導体チップの選別方法
JP7304827B2 (ja) 半導体装置およびクラック検出方法
JP7109581B2 (ja) 半導体装置および半導体装置の製造方法
JP2012004428A (ja) パワー半導体素子
KR100490333B1 (ko) 바이폴라트랜지스터및그제조방법
US20130037824A1 (en) Power semiconductor device
JP2018004258A (ja) 検査装置
JP2018006367A (ja) 検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R151 Written notification of patent or utility model registration

Ref document number: 5266899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees