JP5266899B2 - 絶縁ゲート型バイポーラトランジスタの検査方法 - Google Patents
絶縁ゲート型バイポーラトランジスタの検査方法 Download PDFInfo
- Publication number
- JP5266899B2 JP5266899B2 JP2008158016A JP2008158016A JP5266899B2 JP 5266899 B2 JP5266899 B2 JP 5266899B2 JP 2008158016 A JP2008158016 A JP 2008158016A JP 2008158016 A JP2008158016 A JP 2008158016A JP 5266899 B2 JP5266899 B2 JP 5266899B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- igbt
- current amplification
- gate bipolar
- amplification factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
IGBTでは、デバイス活性領域内の金属不純物を酸素析出物又はその周辺に吸収することで除去するイントリンシックゲッタリング(IG)能力が重要な特性となる。
IGBTのイントリンシックゲッタリング(IG)能力の検査方法として、例えば、特許文献1には、ウェハから切り出したサンプルをライトエッチ液に浸漬した後、BMD密度を測定することにより評価する方法が開示されている。
図1(A)に示すように、IGBT1は、例えばSiウエハからなるn型半導体基板をドリフト層11とし、そのドリフト層11の表面側にp型のチャネル領域12が形成されている。チャネル領域12内にはn型のエミッタ領域13が形成されており、チャネル領域12の一部の上には絶縁膜14を介してゲート電極15が形成されている。
本実施形態の絶縁ゲート型バイポーラトランジスタの検査方法によれば、IGBT1のイントリンシックゲッタリング能力の評価を、チャネル領域12、ドリフト層11、バッファ層17及びコレクタ層18により形成されたPNPトランジスタ30の電流増幅率(HFE)を測定することにより行う。
コレクタ層18内のイントリンシックゲッタリング能力が高いと、PNPトランジスタ30の電流増幅率が増大するため、良品のIGBT1についてエミッタ電流と電流増幅率との関係を取得し、あるエミッタ電流に対して電流増幅率のしきい値を設定し、検査対象のIGBT1の電流増幅率をこのしきい値と比較することにより、IGBT1の検査を行うことができる。
これにより、イントリンシックゲッタリング能力を非破壊で効率よく検査すること可能な絶縁ゲート型バイポーラトランジスタの検査方法を実現することができる。
本実施形態では、プレーナ型のIGBT1について説明したが、これに限定されるものではなく、トレンチ型のIGBTやバイポーラトランジスタにも適用することができる。
11 ドリフト層
12 チャネル領域
13 エミッタ領域
14 層間絶縁膜
15 ゲート電極
16 エミッタ電極
17 バッファ層
18 コレクタ層
19 コレクタ電極
20 ドリフト層コンタクト
21 EQR電極
Claims (2)
- ドリフト層の表面側の一部にエミッタ領域が形成されるとともに前記ドリフト層の裏面側にバッファ層およびコレクタ層が順に積層されてなる絶縁ゲート型バイポーラトランジスタの検査方法であって、
前記コレクタ層と、前記バッファ層および前記ドリフト層と、前記エミッタ領域とが、エミッタ、ベース、コレクタとして機能するトランジスタの電流増幅率を測定し、この測定された電流増幅率が、あらかじめ設定されたしきい値を超えたときに、当該絶縁ゲート型バイポーラトランジスタのイントリンシックゲッタリングの能力が高いものと評価することを特徴とする絶縁ゲート型バイポーラトランジスタの検査方法。 - ドリフト層の表面側の一部にエミッタ領域が形成されるとともに前記ドリフト層の裏面側にバッファ層およびコレクタ層が順に積層されてなる絶縁ゲート型バイポーラトランジスタの検査方法であって、
前記コレクタ層と、前記バッファ層および前記ドリフト層と、前記エミッタ領域とが、エミッタ、ベース、コレクタとして機能するトランジスタと同様の構成を有するTEG素子を、前記ドリフト層の表面側であって前記エミッタ領域と異なる領域に形成し、
当該TEG素子を用いて前記トランジスタの電流増幅率を測定し、この測定された電流増幅率が、あらかじめ設定されたしきい値を超えたときに、当該絶縁ゲート型バイポーラトランジスタのイントリンシックゲッタリングの能力が高いものと評価することを特徴とする絶縁ゲート型バイポーラトランジスタの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158016A JP5266899B2 (ja) | 2008-06-17 | 2008-06-17 | 絶縁ゲート型バイポーラトランジスタの検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008158016A JP5266899B2 (ja) | 2008-06-17 | 2008-06-17 | 絶縁ゲート型バイポーラトランジスタの検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302462A JP2009302462A (ja) | 2009-12-24 |
JP5266899B2 true JP5266899B2 (ja) | 2013-08-21 |
Family
ID=41549023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008158016A Expired - Fee Related JP5266899B2 (ja) | 2008-06-17 | 2008-06-17 | 絶縁ゲート型バイポーラトランジスタの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5266899B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3101364B2 (ja) * | 1991-09-26 | 2000-10-23 | 三洋電機株式会社 | 絶縁ゲートバイポーラトランジスタのテストデバイス |
JP2006214976A (ja) * | 2005-02-07 | 2006-08-17 | Denso Corp | 半導体装置の検査方法および検査装置並びに半導体装置 |
-
2008
- 2008-06-17 JP JP2008158016A patent/JP5266899B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009302462A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5543786B2 (ja) | 半導体装置及びその製造方法 | |
JP2013183143A (ja) | 半導体装置を製造する方法、及び、半導体装置 | |
JP2014022503A (ja) | 炭化珪素半導体装置の検査方法 | |
US20110244604A1 (en) | Method of manufacturing semiconductor device | |
US20070170934A1 (en) | Method and Apparatus for Nondestructive Evaluation of Semiconductor Wafers | |
JP2014238332A (ja) | 半導体装置の検査方法 | |
JP2017050331A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019087548A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5266899B2 (ja) | 絶縁ゲート型バイポーラトランジスタの検査方法 | |
JP2014183136A (ja) | 炭化珪素チップ、炭化珪素ウエハ、炭化珪素チップの試験方法、炭化珪素ウエハの試験方法 | |
JP5719182B2 (ja) | 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路 | |
JP2019125743A (ja) | 半導体装置の製造方法 | |
JP5618662B2 (ja) | 半導体素子の特性測定方法および半導体装置の製造方法 | |
JP4983174B2 (ja) | ダイオード素子およびダイオード素子の検査方法 | |
JP2007073853A (ja) | 半導体デバイスチップの選別方法 | |
JP7508948B2 (ja) | 試験装置、試験方法および製造方法 | |
CN111954926B (zh) | 半导体装置、半导体晶片及半导体装置的制造方法 | |
JP2015144211A (ja) | 半導体装置の製造方法 | |
TWI771983B (zh) | 氮化鎵高電子移動率電晶體的缺陷檢測方法 | |
JP6007507B2 (ja) | トレンチゲート型mos半導体装置のトレンチ平均深さおよびスイッチング特性の評価方法および半導体チップの選別方法 | |
CN113039630B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP7304827B2 (ja) | 半導体装置およびクラック検出方法 | |
JP2012004428A (ja) | パワー半導体素子 | |
KR100490333B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
US20130037824A1 (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5266899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |