JP2012004428A - パワー半導体素子 - Google Patents
パワー半導体素子 Download PDFInfo
- Publication number
- JP2012004428A JP2012004428A JP2010139484A JP2010139484A JP2012004428A JP 2012004428 A JP2012004428 A JP 2012004428A JP 2010139484 A JP2010139484 A JP 2010139484A JP 2010139484 A JP2010139484 A JP 2010139484A JP 2012004428 A JP2012004428 A JP 2012004428A
- Authority
- JP
- Japan
- Prior art keywords
- semi
- insulating film
- substrate
- monitor
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】本発明は、半絶縁膜の特性の測定が容易にできるパワー半導体素子を提供することを目的とする。
【解決手段】本発明に係るパワー半導体素子は、基板と、該基板に形成された表面電極と、該基板内に該表面電極を囲むように形成された複数のガードリングと、該複数のガードリングに個別に形成された複数の導体と、該複数の導体を一体的に覆う半絶縁膜と、該基板の該ガードリングよりも外周側に形成された導電率モニターと、を有する。そして、該導電率モニターは該半絶縁膜と同じ材料で形成された測定用半絶縁膜の導電率を測定するモニターであることを特徴とする。
【選択図】図1
【解決手段】本発明に係るパワー半導体素子は、基板と、該基板に形成された表面電極と、該基板内に該表面電極を囲むように形成された複数のガードリングと、該複数のガードリングに個別に形成された複数の導体と、該複数の導体を一体的に覆う半絶縁膜と、該基板の該ガードリングよりも外周側に形成された導電率モニターと、を有する。そして、該導電率モニターは該半絶縁膜と同じ材料で形成された測定用半絶縁膜の導電率を測定するモニターであることを特徴とする。
【選択図】図1
Description
本発明は、ガードリングを備えたパワー半導体素子に関する。
特許文献1に記載のパワー半導体素子は、高耐圧化を目的に、パワー半導体素子の外周部分に複数のガードリングを備えている。ガードリングとはパワー半導体素子の外周部分に環状のpn接合を作るように形成される環状の半導体層である。ガードリングはパワー半導体素子内の空乏層を延伸させることによりパワー半導体素子の耐圧向上に寄与する。
ガードリングを十分機能させるためには、複数のガードリング間の電位が最適値に固定されていることが好ましい。そのため、引用文献1に記載のパワー半導体素子は、複数のガードリング上にこれらを覆うように高抵抗の半絶縁膜(シリコン窒化膜)が形成されている。半絶縁膜は、パワー半導体素子の主電流が流れているときに、ガードリング間に微小電流を流す媒体となる。そして、ガードリング間の電位は、この微小電流と半絶縁膜の抵抗成分により発生する電位に固定される。このような半絶縁膜は、半絶縁膜の導電率、及び半絶縁膜とその下地の膜との間の界面電荷量(以後単に、界面電荷量と称することがある)が一定であることを前提として形成される。
半絶縁膜の導電率又は界面電荷量はウエハ面内、ウエハ間、又はロット間でばらつく場合がある。この場合、ガードリング間の電位が最適値から逸脱し、パワー半導体素子の耐圧が低下することがあった。
また、周知のパワー半導体素子では半絶縁膜の導電率又は界面電荷量の値を測定できない。そのため、半絶縁膜の導電率又は界面電荷量のばらつきが原因でパワー半導体素子の耐圧低下が生じた場合には、その原因を特定するのが困難であった。
本発明は、上述のような課題を解決するためになされたもので、半絶縁膜の特性の測定が容易にできるパワー半導体素子を提供することを目的とする。
第1の発明に係るパワー半導体素子は、基板と、該基板に形成された表面電極と、該基板内に該表面電極を囲むように形成された複数のガードリングと、該複数のガードリングに個別に形成された複数の導体と、該複数の導体を一体的に覆う半絶縁膜と、該基板の該ガードリングよりも外周側に形成された導電率モニターと、を有する。そして、該導電率モニターは該半絶縁膜と同じ材料で形成された測定用半絶縁膜の導電率を測定するモニターであることを特徴とする。
第2の発明に係るパワー半導体素子は、基板と、該基板に形成された表面電極と、該基板内に該表面電極を囲むように形成された複数のガードリングと、該複数のガードリングに個別に形成された複数の導体と、該複数の導体の間に形成された酸化膜と、該複数の導体を一体的に覆う半絶縁膜と、該基板の該ガードリングよりも外周側に形成された界面電荷量モニターと、を有する。そして、該界面電荷量モニターは、該半絶縁膜と同じ材料で形成された測定用半絶縁膜と、該酸化膜と同じ材料で形成された測定用酸化膜との界面の界面電荷量を測定するモニターであることを特徴とする。
本発明によれば、パワー半導体素子が備える半絶縁膜の特性の測定が容易にできる。
実施の形態.
図1は本発明の実施の形態に係るIGBTの平面図である。IGBT10は中央部にエミッタ電極12とゲート電極14(以後、これらをまとめて表面電極と称することがある)とを備えている。表面電極を囲むように半絶縁膜16が形成されている。半絶縁膜16は半絶縁性窒化膜で形成されている。IGBT10のコーナー部(角部)には導電率モニター18が形成されている。導電率モニター18は半絶縁膜16が所望の導電率であるかモニターするために形成されている。IGBT10の別のコーナー部には界面電荷量モニター22が形成されている。界面電荷量モニター22は半絶縁膜16が所定の界面電荷量で形成されているかモニターするために形成されている。
図1は本発明の実施の形態に係るIGBTの平面図である。IGBT10は中央部にエミッタ電極12とゲート電極14(以後、これらをまとめて表面電極と称することがある)とを備えている。表面電極を囲むように半絶縁膜16が形成されている。半絶縁膜16は半絶縁性窒化膜で形成されている。IGBT10のコーナー部(角部)には導電率モニター18が形成されている。導電率モニター18は半絶縁膜16が所望の導電率であるかモニターするために形成されている。IGBT10の別のコーナー部には界面電荷量モニター22が形成されている。界面電荷量モニター22は半絶縁膜16が所定の界面電荷量で形成されているかモニターするために形成されている。
図2は図1のII−II線における断面図である。II−II線は半絶縁膜16が形成された部分を横断するように引かれた線である。IGBT10はn型の基板26を備えている。基板26の表面には表面構造が形成され、裏面には裏面構造が形成されている。
まず表面構造を説明する。基板26内の中央部分にはPベース層28とnソース層30が形成されている。Pベース層28とnソース層30を覆うようにエミッタ電極12が形成されている。基板26の中央部分については周知の構成であるため、詳細な説明は省略する。基板26内の外周部分には複数のガードリング32が形成されている。基板26の最外周にはチャネルストッパ34が形成されている。ガードリング32とチャネルストッパ34はp型の導電型である。ガードリング32とチャネルストッパ34には、それぞれ個別に対応する導体36が形成されている。複数の導体36の間には、それらの絶縁を確保するために酸化膜38が形成されている。複数の導体36は高抵抗の半絶縁膜16によって一体的に覆われている。すなわち、複数の導体36は半絶縁膜16を介して相互に接続されている。
次いで、裏面構造について説明する。基板26の裏面にはn+バッファ層40が形成されている。n+バッファ層40の表面にはp+コレクタ層42が形成されている。更に、p+コレクタ層42の表面にはコレクタ電極44が形成されている。
図3は図1の破線枠20で示す部分の拡大図である。破線枠20は導電率モニター18を含むように描かれた破線である。導電率モニター18はチャネルストッパ34を下地とする部分に形成されている。導電率モニター18には、第1電極50と第2電極52とが形成されている。第1電極50と第2電極52は表面電極と同一工程で形成されたものである。第1電極50と第2電極52の間には測定用半絶縁膜54が形成されている。測定用半絶縁膜54は半絶縁膜16と同一工程で形成された膜である。そのため、測定用半絶縁膜54は半絶縁膜16と同じ特性を示すように形成されている。
図4は図3のIV−IV線における断面図である。IV−IV線は導電率モニター18を横断するように引かれた線である。測定用半絶縁膜54は第1電極50と第2電極52の間を埋めるように形成されている。第1電極50、第2電極52、及び測定用半絶縁膜54は測定用酸化膜56の表面に形成されている。測定用酸化膜56は酸化膜38と同一工程で形成された膜である。このような導電率モニター18は、ガードリング32よりもさらにIGBT10の外周側に形成されている。
図5は図1の破線枠24で示す部分の拡大図である。破線枠24は界面電荷量モニター22を含むように描かれた破線である。界面電荷量モニター22を平面的に見ると、基板26と測定用電極60が露出している。測定用電極60は、表面電極と同一工程で形成されたものである。
図6は図5のVI−VI線における断面図である。VI−VI線は界面電荷量モニター22を横断するように引かれた線である。界面電荷量モニター22には、基板26と接するように測定用酸化膜62が形成されている。測定用酸化膜62は酸化膜38と同一工程で形成された膜である。そのため、測定用酸化膜62は酸化膜38と同じ特性を示す。測定用酸化膜62には測定用半絶縁膜64が形成されている。測定用半絶縁膜64は半絶縁膜16と同一工程で形成された膜である。そのため、測定用半絶縁膜64は半絶縁膜16と同じ特性を示す。測定用半絶縁膜64には測定用電極60が形成されている。
導電率モニター18を利用した導電率の求め方について説明する。第1電極50と第2電極52にプローブを押圧し、測定用半絶縁膜54に電流を流したときの電圧を測定する。この測定結果より測定用半絶縁膜54の導電率を算出する。
界面電荷量モニター22を利用した界面電荷量の求め方について説明する。測定用電極60とコレクタ電極44にプローブを押圧して以下の方法で界面電荷量(QSS)を求める。測定用電極60とコレクタ電極44の間に、0〜30V程度の電圧を印加しC−V特性を測定する。そして、そのC−V特性よりフラットバンド電圧(VFB)を求めて、以下の計算式に基づき界面電荷量(QSS)を算出する。
上記の測定及び算出により導電率と界面電荷量のデータを得ることができる。これらのデータは、2通りに利用される。第1には、半絶縁膜形成工程の処理条件の変更に利用される。具体的には、前述のデータに基づき、半絶縁膜16を形成する工程の処理条件を、半絶縁膜16の導電率と界面電荷量のばらつきを抑制できるように変更する。この変更は、IGBTの商業的生産の前に処理条件の条件出しを行う段階で実施する。これにより、導電率と界面電荷量のばらつきを抑制する処理条件により半絶縁膜を形成できるため、当該ばらつきを抑制できる。なお、この処理条件の変更は、商業的生産開始後も継続することとしても良い。
第2には、前述のデータをIGBT10自体の検査のために利用する。具体的には、半絶縁膜の導電率又は界面電荷量のばらつきが原因でIGBTの耐圧低下が発生した場合、導電率モニター18と界面電荷量モニター22を測定することで、容易に異常の原因を特定することができる。
ところで、導電率モニター18の測定用半絶縁膜54は半絶縁膜16と同一特性を示す。そのため、導電率モニター18の測定値は半絶縁膜16の測定値とみなすことができる。また、界面電荷量モニター22の測定用酸化膜62は酸化膜38と同一特性を示し、測定用半絶縁膜64は半絶縁膜16と同一特性を示す。そのため、界面電荷量モニター22の測定値は半絶縁膜16と酸化膜38の間の界面電荷量の測定値とみなすことができる。従って、精度よく半絶縁膜16の導電率と界面電荷量のばらつきを抑制できる。
また、導電率モニター18と界面電荷量モニター22の形成は上述のとおり他の工程と共に実施されるため、工程増加を回避できる。よって、製造コストを上昇させずに、導電率モニター18と界面電荷量モニター22を形成することができる。
本発明の実施の形態では、導電率モニター18と界面電荷量モニター22は、ガードリング32よりもさらにIGBTの外周側の領域(外周無効領域という)に形成されている。そのため、導電率モニター18と界面電荷量モニター22がIGBT10の動作や特性(コレクタ・エミッタ間飽和電圧、しきい値電圧、ターンオン特性、又はターンオフ特性等)に影響することを回避できる。
本発明の実施の形態に係るIGBT10は、導電率モニター18と界面電荷量モニター22の両方を備えるが、必要に応じて一方のモニターだけを備えることとしても良い。
本発明は、IGBTに限定されず、複数のガードリング間の電位を最適値に固定するために半絶縁膜を形成するパワー半導体素子全般に応用できる。よって、たとえば、パワーMOSFETやダイオードなどに導電率モニター18と界面電荷量モニター22の両方あるいは一方を形成しても本発明の効果を得ることができる。
10 IGBT、 12 エミッタ電極、 14 ゲート電極、 16 半絶縁膜、 18 導電率モニター、 22 界面電荷量モニター、 26 基板
Claims (4)
- 基板と、
前記基板に形成された表面電極と、
前記基板内に前記表面電極を囲むように形成された複数のガードリングと、
前記複数のガードリングに個別に形成された複数の導体と、
前記複数の導体を一体的に覆う半絶縁膜と、
前記基板の前記ガードリングよりも外周側に形成された導電率モニターと、を有し、
前記導電率モニターは前記半絶縁膜と同じ材料で形成された測定用半絶縁膜の導電率を測定するモニターであることを特徴とするパワー半導体素子。 - 前記導電率モニターは、
前記表面電極と同じ材料で形成された第1電極と、
前記表面電極と同じ材料で形成された第2電極とを備え、
前記測定用半絶縁膜は、前記第1電極と前記第2電極の間を埋めるように形成されたことを特徴とする請求項1に記載のパワー半導体素子。 - 基板と、
前記基板に形成された表面電極と、
前記基板内に前記表面電極を囲むように形成された複数のガードリングと、
前記複数のガードリングに個別に形成された複数の導体と、
前記複数の導体の間に形成された酸化膜と、
前記複数の導体を一体的に覆う半絶縁膜と、
前記基板の前記ガードリングよりも外周側に形成された界面電荷量モニターと、を有し、
前記界面電荷量モニターは、前記半絶縁膜と同じ材料で形成された測定用半絶縁膜と、前記酸化膜と同じ材料で形成された測定用酸化膜との界面の界面電荷量を測定するモニターであることを特徴とするパワー半導体素子。 - 前記測定用酸化膜は前記基板に形成され、
前記測定用半絶縁膜は前記測定用酸化膜に形成され、
前記表面電極と同じ材料で前記測定用半絶縁膜に形成された電極を備えたことを特徴とする請求項3に記載のパワー半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139484A JP2012004428A (ja) | 2010-06-18 | 2010-06-18 | パワー半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010139484A JP2012004428A (ja) | 2010-06-18 | 2010-06-18 | パワー半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012004428A true JP2012004428A (ja) | 2012-01-05 |
Family
ID=45536056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010139484A Pending JP2012004428A (ja) | 2010-06-18 | 2010-06-18 | パワー半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012004428A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015132847A1 (ja) * | 2014-03-03 | 2015-09-11 | 株式会社日立製作所 | Igbt,パワーモジュール,パワーモジュールの製造方法,および電力変換装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212468A (ja) * | 1990-11-08 | 1992-08-04 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
JPH11163072A (ja) * | 1997-11-27 | 1999-06-18 | Matsushita Electron Corp | 半導体チャージアップモニタ |
JP2000183366A (ja) * | 1998-12-16 | 2000-06-30 | Meidensha Corp | 半導体素子 |
JP2003209151A (ja) * | 2002-01-15 | 2003-07-25 | Sharp Corp | 半絶縁膜の電位分布測定方法 |
-
2010
- 2010-06-18 JP JP2010139484A patent/JP2012004428A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212468A (ja) * | 1990-11-08 | 1992-08-04 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
JPH11163072A (ja) * | 1997-11-27 | 1999-06-18 | Matsushita Electron Corp | 半導体チャージアップモニタ |
JP2000183366A (ja) * | 1998-12-16 | 2000-06-30 | Meidensha Corp | 半導体素子 |
JP2003209151A (ja) * | 2002-01-15 | 2003-07-25 | Sharp Corp | 半絶縁膜の電位分布測定方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015132847A1 (ja) * | 2014-03-03 | 2015-09-11 | 株式会社日立製作所 | Igbt,パワーモジュール,パワーモジュールの製造方法,および電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379181B2 (en) | Semiconductor device | |
US8786015B2 (en) | Super-junction semiconductor device | |
US20140339600A1 (en) | Semiconductor device | |
US20090045481A1 (en) | Semiconductor device having breakdown voltage maintaining structure and its manufacturing method | |
JP6351547B2 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP2010034306A (ja) | 半導体装置 | |
US20140084361A1 (en) | Power semiconductor device | |
JP2007324261A (ja) | 半導体装置 | |
JP2013183143A (ja) | 半導体装置を製造する方法、及び、半導体装置 | |
US20130307609A1 (en) | Hall Effect Device | |
JP2012069567A (ja) | 半導体装置およびその製造方法 | |
JP2012244102A (ja) | 半導体装置 | |
JP2013201357A (ja) | 炭化珪素半導体装置とその製造方法 | |
US20230152164A1 (en) | High-sensitivity silicon carbide integratable temperature sensor | |
JP2012004428A (ja) | パワー半導体素子 | |
JP2017050331A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5719182B2 (ja) | 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路 | |
US10204896B2 (en) | Vertical double diffusion metal-oxide-semiconductor power device | |
JP7224247B2 (ja) | 半導体装置 | |
JP7304827B2 (ja) | 半導体装置およびクラック検出方法 | |
JPWO2020162013A1 (ja) | 半導体装置 | |
JP2020004903A (ja) | 半導体装置およびその製造方法 | |
JP2002353455A (ja) | 電力用半導体素子 | |
JP6305751B2 (ja) | ショットキーダイオードとその製造方法 | |
JP2023552373A (ja) | 測定改善のための半導体デバイス及び関係する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131022 |