JP2003209151A

JP2003209151A - 半絶縁膜の電位分布測定方法

Info

Publication number: JP2003209151A
Application number: JP2002006193A
Authority: JP
Inventors: Soji Nakajima; 聡司中島; Mitsuru Mariyama; 満鞠山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-01-15
Filing date: 2002-01-15
Publication date: 2003-07-25

Abstract

(57)【要約】【課題】この発明は、半絶縁膜の電位分布測定方法に
関し、半導体素子の実デバイス上で、半絶縁膜の電位分
布の測定を可能とすることを課題とする。【解決手段】半導体基板上に形成された半絶縁膜の所
定距離以上離れた任意の位置に第１電極と第２電極を設
け、この第１電極と第２電極との間であって半絶縁膜上
の所定の位置に少なくとも１つ以上の測定電極を配置
し、前記第１電極と第２電極との間に所定の直流電圧を
印加したときに、前記測定電極の測定電位を検出するこ
とにより、半絶縁膜の電位分布を求めることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半絶縁膜の電位
分布測定方法に関し、特に、高耐圧を要求される半導体
素子の保護膜（パシベーション膜）として用いられる半
絶縁膜の電位分布測定方法に関する。

【０００２】

【従来の技術】従来から、高耐圧のフィールドプレート
構造を持つ半導体装置が、種々提供されている。たとえ
ば、高抵抗導電性を示す半絶縁膜を使用した、高耐圧フ
ィールドプレート構造のプレーナ型半導体装置が、特開
昭５８−５３８６０号公報に記載されている。

【０００３】ここで半絶縁膜は、高耐圧とするために非
常に高い抵抗値（たとえば１０⁸〜１０¹²Ω・ｃｍ）を
有することが要求される。この半絶縁膜は、酸素をドー
プした半絶縁性の多結晶シリコン膜で形成されることが
多いが、その抵抗値は、その膜厚の精度や、抵抗率の変
化をもたらす酸素濃度に大きく関係する。

【０００４】ところで、半絶縁膜には所定の電位差を有
する一対の電極が接続され微少な電流が流されている
が、高耐圧化のためには、両電極間の電位分布はできる
だけ線形に変化することが望ましい。しかし、半絶縁膜
の中の酸素濃度が一様でない場合、すなわち膜質にばら
つきがある場合は、電位分布が線形に変化しないので設
計値に近い高耐圧性が得られないことがある。従来、こ
の半絶縁膜の抵抗値を求めるために、非常に微少な電流
を測定する必要があるので、実際に製造された実デバイ
スを用いて測定することは困難であった。

【０００５】したがって、半絶縁膜の製造プロセスにお
ける品質管理は、半絶縁膜を形成した模型ウェハを作成
し、この模型ウェハ上の半絶縁膜の膜厚と酸素濃度とを
測定し、これらの測定値からおよその抵抗値及び電位分
布を求めて間接的に管理する方法が行われている。たと
えば、酸素濃度Ｄは、酸化する前の半絶縁膜の膜厚（ｄ
１）と酸化した後の膜厚（ｄ２）を測定することによ
り、次式で求めることができる。ここで酸化は半絶縁膜
を堆積したウェハを、１１００℃で２時間加熱すること
により行うものとする。酸素濃度Ｄ＝（８−７ｆ）／（１２−３ｆ）×１００
［％］酸素増加率ｆ＝（ｄ２−ｄ１）／ｄ１

【０００６】

【発明が解決しようとする課題】しかし、従来の半絶縁
膜抵抗値及び電位分布の管理では、模型ウェハの膜厚や
酸素濃度から実デバイスで予想される抵抗値の分布がお
およそわかるだけであり、実デバイスにおける半絶縁膜
の膜質の均一性や高耐圧性を反映した電位分布を直接的
に測定することができないという問題点があった。そこ
で、この発明は以上のような事情を考慮してなされたも
のであり、実デバイスが形成された基板上に、半絶縁膜
と接続された電位分布測定用素子を形成することによ
り、実デバイスの半絶縁膜の電位分布の測定を可能とし
た測定方法を提供することを課題とする。

【０００７】

【課題を解決するための手段】この発明は、半導体基板
上に形成された半絶縁膜の所定距離以上離れた任意の位
置に第１電極と第２電極を設け、この第１電極と第２電
極との間であって半絶縁膜上の所定の位置に少なくとも
１つ以上の測定電極を配置し、前記第１電極と第２電極
との間に所定の直流電圧を印加したときに、前記測定電
極の測定電位を検出することにより、半絶縁膜の電位分
布を求めることを特徴とする半絶縁膜の電位分布測定方
法を提供するものである。この発明によれば、実デバイ
スに形成された半絶縁膜の電位分布を直接測定すること
ができ、半絶縁膜の膜質が均一か否かの評価が実デバイ
ス上で容易にでき、半絶縁膜の形成工程の品質管理がで
きる。

【０００８】また、前記測定電極の測定電位が入力さ
れ、この測定電位と所定の基準電位とを比較して測定電
位が基準電位を超えていることを示す情報値を出力する
電位判定素子を、前記半導体基板と同一基板または異な
る基板上に形成し、前記出力された情報値から半絶縁膜
の電位分布を求めるようにしてもよい。ここで、前記複
数個の測定電極が、前記第１電極と第２電極との間を等
間隔に分割した位置に配置され、前記電位判定素子が測
定電極と同数個設けられ、電位判定素子とこの電位判定
素子に対応する測定電極とがそれぞれ引き出し配線によ
り接続されるようにしてもよい。

【０００９】また、前記電位判定素子がＭＯＳＦＥＴか
ら形成され、前記測定電極とＭＯＳＦＥＴのゲート電極
とが引き出し配線により接続されるようにしてもよい。
さらに、前記第１電極が半導体基板に形成された半絶縁
膜のほぼ中央部分に配置され、前記第２電極が半絶縁膜
の周辺部であって前記第１電極を取り囲むように形成さ
れるようにしてもよい。ここで、前記測定電極は、前記
第１電極と第２電極の間であって、第１電極を取り囲む
ようにリング状に形成されるようにしてもよい。また、
前記引き出し配線はワイヤで形成してもよい。

【００１０】

【発明の実施の形態】この発明において、半絶縁膜と
は、半導体基板上に形成される高耐圧デバイスにおいて
高耐圧性を維持するためにそのデバイス構造の上に形成
される高抵抗導電膜（たとえば１０⁸〜１０¹²Ω程度）
を意味し、たとえば、酸素ドープシリコンなどの材料か
ら形成された薄膜である。

【００１１】第１電極及び第２電極とは、アルミニウム
などの導電性の金属で形成され、両電極間に直流電圧を
印加すると、この電極間に存在する半絶縁膜中を微小電
流が流れる。第１電極と第２電極とは、その間に存在す
る半絶縁膜の電位分布を測定するためには、基板上でで
きるだけ離れた位置に配置した方が好ましい。以下の実
施例では、第１電極は基板上に形成された半絶縁膜のほ
ぼ中央付近に形成された電極であり中央電極と呼ぶ。ま
た、第２電極を半絶縁膜の周辺部に配置された周辺電極
と呼ぶ。また、測定電極を測定電位を外部へ出力するた
めの電極という意味で、取り出し電極と呼ぶ。

【００１２】また、この発明において、半絶縁膜の電位
分布測定用素子とは、前記第１電極、第２電極及び測定
電極と、これらの電極が存在する領域の半絶縁膜とから
形成される測定素子と、前記電位判定素子（ＭＯＳＦＥ
Ｔ）とから構成される。この電位分布測定用素子は、高
耐圧実デバイスと同一の半導体基板上に形成される。た
だし、この電位判定素子（ＭＯＳＦＥＴ）は、実デバイ
スと異なる半導体基板上にあってもよい。この場合、電
位判定素子と測定電極とはワイヤで接続すればよい。

【００１３】電位判定素子としてＭＯＳＦＥＴを用いる
場合、ＭＯＳＦＥＴのゲート電極と測定電極とが接続さ
れ、ＭＯＳＦＥＴに予め設定された基準電圧（以下では
しきい値電極と呼ぶ）と測定電圧との比較により、ＭＯ
ＳＦＥＴはＯＮまたはＯＦＦの状態となる。たとえば、
測定電圧が基準電圧よりも高いときに、ＭＯＳＦＥＴは
ＯＮ状態となり、測定電圧が基準電圧を越えていること
を示す情報値（たとえば０または１を示すレベル信号あ
るいは、あらかじめ測定しておいたＭＯＳＦＥＴのＯＮ
状態時に流れるドレイン−ソース間電流値）を出力す
る。

【００１４】測定電極は１つでもよいが、半絶縁膜の電
位分布を適切に測定するためには、複数個設けることが
好ましい。さらに複数個設けるときは、電位分布の測定
を容易に効率よく行うために、等間隔に配置することが
好ましい。また、第１電極を中央部に配置し、第２電極
をその周辺部に配置する場合は、両電極の間であって第
１電極を取り囲むようにできるだけ等間隔でリング状に
配置することが好ましい。

【００１５】以下、図面に示す実施の形態に基づいてこ
の発明を詳述する。なお、これによってこの発明が限定
されるものではない。図７に、半絶縁膜を有するフィー
ルドプレート構造の半導体素子（図７（ａ）と、半絶縁
膜を有さないフィールドプレート構造の半導体素子（図
７（ｂ））との空乏層の概略形成図を示す。

【００１６】図７において、符号４が酸化膜（たとえば
熱酸化膜）であり、符号７が基板Ｎｓｕｂの中央部分に
形成された中央電極（電位ＧＮＤ）であり、符号８が基
板Ｎｓｕｂの端部に形成された周辺電極である。周辺電
極８に所定の電位＋Ｖが印加されると、基板Ｎｓｕｂに
それぞれ破線で示すような空乏層の拡がりが生じる。図
７（ａ）は、酸化膜４の上層に半絶縁膜５を形成した半
導体素子を示している。

【００１７】図７（ｂ）では、半絶縁膜がないので、中
央電極７の直下付近までしか、Ｎｓｕｂの空乏層２６’
の伸びがないのに対して、図７（ａ）では半絶縁膜５が
あり、半絶縁膜５に流れる微小電流によって電位勾配が
生じるので、半絶縁膜５と基板Ｎｓｕｂとの間の電位差
のために基板Ｎｓｕｂの表面に周辺電極８側まで伸びる
空乏層２６が生じる。すなわち、この空乏層の伸びがあ
るために図７（ａ）の方が、耐圧を向上させることがで
きる。ここで、できるだけ高耐圧を実現するためには、
両電極７，８間の半絶縁膜５の電位変化が直線的な方が
好ましい。

【００１８】図４（ｂ）に、図７（ａ）に示した素子の
半絶縁膜５における理想的な電位分布の説明図を示す。
この理想的な電位分布は、周辺電極８の端部（電圧
Ｖ₁）から、中央電極の端部（電圧０Ｖ）まで、直線的
に減少している。ところが、半絶縁膜の酸素濃度などの
膜質にばらつきがあると、この電位分布の直線性が乱
れ、たとえば図４の点線が示すような分布となる。この
電位分布の変化は、耐圧性の劣化をもたらすことにな
る。そこで、この発明では、実際に製造された半導体デ
バイスのこのような半絶縁膜の電位分布を測定すること
により、直線的な分布からのずれを検出し、所望の耐圧
特性を有するか否かの判断をすることができる。

【００１９】図１に、この発明の半絶縁膜の電位分布測
定用素子の平面図の一実施例を示す。図１において、こ
の発明の半絶縁膜の電位分布測定用素子は、１つの同じ
半導体Ｎ型基板１上に形成された測定素子３０と、閾値
電圧Ｖ_TH発生用のＭＯＳＦＥＴ２３とから構成される。
測定素子３０とＭＯＳＦＥＴ２３とは引き出し配線９に
よって電気的に接続される。同一基板１上に複数のＭＯ
ＳＦＥＴ２３を形成する場合は、それぞれ図１に示す引
き出し線９’，９''により測定素子３０と接続される。

【００２０】図２（ａ），図２（ｂ）は、図１におい
て、それぞれＡ−Ａ’及びＢ−Ｂ’間の断面図を示して
いる。図１及び図２（ａ）において、この測定素子３０
のほぼ中央部分の基板表面上に、接地した中央電極７が
形成され、中央電極７の直下であってＮ型基板１（Ｎｓ
ｕｂ）の表面近傍にＰ型拡散部２が形成される。図１で
は、中央電極７は、ほぼ正方形状に形成されている。ま
た、測定素子３０の形成領域の周辺部分にほぼリング状
に周辺電極８が基板１上に形成され、周辺電極８の直下
であって基板１の表面近傍にＮ型拡散層３（Ｎ⁺）が形
成される。

【００２１】さらに、基板１の表面上において、中央電
極７と周辺電極８との間には、酸化膜４（たとえば熱酸
化膜），半絶縁膜５（たとえば酸素ドープシリコン），
酸化膜６（たとえばCVDにより形成された酸化膜）がこ
の順に積層されている。また、半絶縁膜５の一部と直接
接触するように、引き出し配線（９，９’，９''）（た
とえばアルミニウム）が半絶縁膜５の上に形成され、Ｍ
ＯＳＦＥＴの方向へ延伸されている。

【００２２】一方、ＭＯＳＦＥＴ２３は、通常のＭＯＳ
構造を持つものであり、同じＮ型基板１の表面近傍に、
図のようにＰウェル拡散層１７，ドレイン拡散層１８
（Ｎ⁺），ソース拡散層１８（Ｎ⁺）を設け、基板１上の
所定の領域に、酸化膜４を介在させて、ドレイン電極１
４，ソース電極１５及びゲート電極１６（Ａｌ）とを形
成したものである。

【００２３】次に、図１、図２のような構成を持つこの
発明の半絶縁膜の電位分布測定用素子の製造方法を示
す。シリコンなどの材料を用いたＮ型基板１（Nsub）
に、Ｐ型拡散層２、Ｐウェル拡散層１７、Ｎ型拡散層
３、ドレイン拡散層１８及びソース拡散層１９をそれぞ
れ所定の位置に形成するが、その前にまず最初に、測定
素子３０及びＭＯＳＦＥＴ２３の両領域に、熱酸化によ
り酸化膜４を形成する。そして、フォトエッチングをし
た後、ウェットエッチングにより、上記すべての拡散層
を形成する位置に酸化膜４の穴あけを行い、次のような
方法により各拡散層を形成する。ここで、Ｐ型拡散層２
は、イオン注入法などを用いて形成する。Ｐウェル拡散
層１７は、イオン注入法などを用いて形成する。Ｎ型拡
散層３は、デポ＋ドライブの方法を用いて、周辺電極８
の下方及び測定素子の形成領域の周辺部分に形成する。
ドレイン拡散層１８及びソース拡散層１９は、デポ＋ド
ライブの方法を用いて形成する。

【００２４】次に、ＭＯＳＦＥＴ２３の形成領域に、ゲ
ート酸化膜２０を形成する。そして、測定素子３０の酸
化膜４の上方に、デポ方式を用いて、酸素ドープシリコ
ンからなる半絶縁膜５を堆積させる。その後、プラズマ
エッチング等を用いて、半絶縁膜５を選択的にエッチン
グする。

【００２５】次に、ＣＶＤを用いて、半絶縁膜５の上方
に酸化膜６を形成する。さらに、ウェットエッチングを
用いて、次のようなコンタクト部を形成するために、酸
化膜６及び４をエッチングする。コンタクト部とは、中
央電極７とＰ型拡散部２とのコンタクト部１２、周辺電
極８とＮ型拡散層３とのコンタクト部１３、引き出し配
線９と半絶縁膜５とのコンタクト部１０（取り出し電
極）、ドレイン拡散層１８とドレイン電極１４とのコン
タクト部２１、ソース拡散層１９とソース電極１５との
コンタクト部２２である。

【００２６】次に、Ａｌ蒸着またはＡｌ−Ｓｉスパッタ
等の方法を用いて、中央電極７、周辺電極８、引き出し
配線９、取り出し電極１０、ドレイン電極１４、ソース
電極１５、及びゲート電極１６を、それぞれ所定の位置
に形成する。ここで、取り出し電極１０は、半絶縁膜５
の電位測定用の電極となる部分である。

【００２７】最後に、Ｎ型基板１（Nsub）の裏面に、測
定電圧Ｖ₁を印加するための電極１１を、蒸着又はスパ
ッタによって形成する。ここで、中央電極７と周辺電極
８とは、高抵抗を示す半絶縁膜５により接続され、周辺
電極８から中央電極７に向かって半絶縁膜５を流れる微
小電流により理想的にはほぼ直線的な電位分布を形成す
る。

【００２８】図１に示すような測定素子３０とＭＯＳＦ
ＥＴ２３からなる半絶縁膜の電位分布測定用素子は、半
絶縁膜を用いた高耐圧の半導体素子（たとえば双方向フ
ォトサイリスタ、高耐圧ＰＮＰトランジスタなど）を形
成するウェハ面上に、少なくとも１個、あるいは必要に
応じて複数個形成する。実デバイスの高耐圧の半導体素
子では、半絶縁膜の電位分布の測定が困難であったが、
高耐圧の半導体素子の実デバイスが形成されたウェハ上
に、同じ半絶縁膜を持つ測定素子を形成しているので、
実デバイス上における半絶縁膜の電位分布の測定が可能
となる。

【００２９】図３に、この発明の半絶縁膜の電位分布測
定用素子の測定素子３０の他の実施例の平面図を示す。
図３の測定素子３０は、取り出し電極１０、１０’、１
０’’を、中央電極７を取り囲むリング形状としたもの
である。これによれば、より精度の高い電位分布の測定
が可能となる。

【００３０】図３において、３つの取り出し電極１０、
１０’、１０’’と半絶縁膜５とのコンタクト部を、ほ
ぼ等間隔で中央電極７を取り囲むリング形状としてい
る。この場合、ＭＯＳＦＥＴのゲート電極１６と接続す
る引き出し配線９を形成するのが困難なので、各取り出
し電極の所定の位置に、Ａｌからなるワイヤボンディン
グパッド２４を形成する。そしてこの各ワイヤボンディ
ングパッド２４と、対応するＭＯＳＦＥＴ２３のゲート
電極１６とをワイヤー２５を用いて空中配線する。

【００３１】図３では、測定素子３０の周囲に、３つの
ＭＯＳＦＥＴ２３を形成し、これらと接続するリング状
の取り出し電極１０を３つ設けた構成を示したが、取り
出し電極１０は３つに限るものではなく、一般にｎ個
（ｎ≧１）設けてもよい。個数ｎの数が多いほど電位分
布の精度を上げることができるが、ＭＯＳＦＥＴ２３の
数も増加するので、取り出し電極１０の数は、３個程度
あればよい。

【００３２】また、ｎ個の取り出し電極及びＭＯＳＦＥ
Ｔを設ける場合には、中央電極７と周辺電極８との間の
放射状の距離を必ずしも等分する必要はないが、（ｎ＋
１）等分するような位置に、リング状の取り出し電極１
０を配置するようにすれば、両電極（７と８）間の半絶
縁膜の電位分布を精度よく測定ができる。

【００３３】次に、この発明の電位分布の測定方法につ
いて説明する。図４（ａ）に、この発明の測定素子にお
ける電位分布の模式的な説明図を示す。ここで、取り出
し電極１０、１０’、１０’’は実際には同一断面上に
はないが、説明の都合上、同一断面上にあるように示し
ている。図２に示した基板裏面の電極１１に電圧Ｖ₁を
印加し、中央電極７を接地すると、周辺電極８の電位は
Ｖ₁となる。このとき、半絶縁膜５の中を微小電流が流
れることにより電圧降下を生じる。

【００３４】図４（ａ）に示すように、取り出し電極１
０、１０’、１０’’の理想的な電位をそれぞれＶ₂、
Ｖ₃、Ｖ₄とし、電圧降下によって生ずる周辺電極８と取
り出し電極１０の間の抵抗値をＲ１、取り出し電極１０
と１０’の間の抵抗値をＲ２、取り出し電極１０と１
０’’の間の抵抗値をＲ３、取り出し電極１０’’と中
央電極７の間の抵抗値をＲ４とすると、周辺電極８の電
位Ｔ₁（＝Ｖ₁）と中央電極７の電位Ｔ₂（＝０Ｖ）との
間の等価回路は、図５に示すようになる。

【００３５】図５において、Ｖ_DSS1、Ｖ_DSS2、Ｖ_DSS3は
各取り出し電極１０、１０’、１０’’に印加される電
圧であり、Ｉ_DSS1、Ｉ_DSS2、Ｉ_DSS3は各取り出し電極１
０、１０’、１０’’から取り出される電流値を示して
いる。ここで、半絶縁膜が理想的な均一な膜であれば、
図４（ｂ）に示すように、両電極（７と８）間の半絶縁
膜５の電位分布は直線的に変化するものとなる。

【００３６】図６に、この発明において、取り出し電極
１０’とＭＯＳＦＥＴ２３との間の電気的接続を示した
模式的な等価回路図を示す。取り出し電極１０’は引き
出し配線９（またはワイヤ２５）によりＭＯＳＦＥＴ２
３のゲート電極に直結され、取り出し電極１０’の電位
がＭＯＳＦＥＴ２３のゲート電極で検出される。

【００３７】ＭＯＳＦＥＴ２３では、被測定デバイス
（双方向フォトサイリスタ等）の電位測定条件によりあ
らかじめ想定されるしきい値電圧Ｖ_THが印加されるよう
に設定しておくが、理想的には、このしきい値電圧Ｖ_TH
と両電極（７と８）間のバイアス電圧Ｖ₁との関係は、
次式で近似される。Ｖ_TH≒Ｖ１×（Ｌ２／Ｌ１）

【００３８】ここで、Ｌ２は取り出し電極１０’と周辺
電極８の端部との距離であり、Ｌ１は、中央電極７と周
辺電極８との距離である。すなわち、各ＭＯＳＦＥＴ２
３のしきい値電圧Ｖ_THは、そのＭＯＳＦＥＴのゲート電
極に直結された取り出し電極の位置により設定する。た
とえば、ＭＯＳＦＥＴにより検出された取り出し電極１
０’の電位がＶ_xであったとしたとき、電位Ｖ_xの値と理
想的な電位Ｖ₃との比較により、その位置の電位が図４
（ｂ）に示す理想的な直線上の分布上にあるか、又は理
想からずれたばらつきを示しているかがわかる。

【００３９】半絶縁膜５の電位分布の測定は、具体的に
は、裏面電極１１への印加電圧Ｖ₁を可変とし、Ｖ₁を０
Ｖから所定の電圧（たとえば６００Ｖ以上）まで徐々に
上げていく。取り出し電極１０の電位Ｖ_x（ＭＯＳＦＥ
Ｔのゲート電圧）がこの取り出し電極１０に接続された
ＭＯＳＦＥＴのしきい値電圧Ｖ_THよりも高くなると（Ｖ
_x＞Ｖ_TH）、このＭＯＳＦＥＴはＯＦＦからＯＮとな
り、この取り出し電極１０の位置の電位がほぼＶ_THとな
ったことがわかる。図４に示すように、周辺電極８に近
い方の取り出し電極の方が電位は高いはずなので、印加
電圧を上げていくと、周辺電極８に近い取り出し電極に
接続されたＭＯＳＦＥＴが先にＯＮとなる。すなわち、
取り出し電極１０、１０’、１０’’に接続されたＭＯ
ＳＦＥＴの順にＯＮしていくことになる。

【００４０】ここで、ある取り出し電極に接続されたＭ
ＯＳＦＥＴがＯＮになったときに各ＭＯＳＦＥＴのゲー
トで検出された電圧値と、そのときの印加電圧Ｖ１の値
及びＯＮとなったＭＯＳＦＥＴに接続された取り出し電
極の位置（具体的には、その取り出し電極と周辺電極８
からの距離（Ｌ２））とから、半絶縁膜の電位分布が測
定できる。

【００４１】半絶縁膜が均一化されて形成された場合
は、図４の直線状の理想的な電位分布に近い電位分布と
なるが、通常の電位分布は、半絶縁膜の膜質は位置によ
りばらつきが生じているので、点線で示した曲線的な分
布と実線で示した理想的な電位分布との間で変化する曲
線となる。

【００４２】このようにして測定された半絶縁膜の電位
分布曲線を利用すれば、半絶縁膜の不均一性の傾向の把
握や、製造工程の評価をすることができ、半絶縁膜の形
成工程の品質管理に用いることができる。また、生産さ
れた実デバイスごとに、半絶縁膜の電位分布を測定する
ことができるので、各実デバイスの電位分布と直線状の
理想的な電位分布と比較することにより、所定の判断基
準に基づいて良品、不良品の選別も可能である。

【００４３】また、前記した実施例では、測定素子３０
及びＭＯＳＦＥＴ２３を高耐圧素子等の実デバイスと同
じ半導体基板上に形成するものを示したが、１または複
数個の測定素子３０のみを実デバイスと同一基板表面上
に形成し、ＭＯＳＦＥＴ２３は、別基板上に形成してお
き、測定素子３０の引き出し配線９と、ワイヤやコネク
タ等を用いて接続するようにしてもよい。

【００４４】

【発明の効果】この発明によれば、実デバイスが形成さ
れた基板上に半絶縁膜の電位分布測定用素子を設けてい
るので、実デバイスごとに半絶縁膜の電位分布の測定が
可能となる。すなわち、実デバイスを用いて直接的に半
絶縁膜の膜質の均一化の評価をすることができ、実デバ
イスの半絶縁膜の形成工程の品質管理を容易にすること
ができる。

【図面の簡単な説明】

【図1】この発明の半絶縁膜の電位分布測定用素子の平
面図である。

【図２】図１の電位分布測定用素子の断面図である。

【図３】この発明の半絶縁膜の測定素子の他の実施例の
平面図である。

【図４】半絶縁膜の理想的な電位分布の説明図である。

【図５】この発明の電位分布測定用素子の等価回路図で
ある。

【図６】この発明の電位分布測定方法の説明図である。

【図７】半絶縁膜を有するフィールドプレート構造の半
導体素子の空乏層の概略形成図である。

【符号の説明】

１Ｎ型基板２Ｐ型拡散層３Ｎ型拡散層４酸化膜５半絶縁膜６酸化膜７中央電極８周辺電極９、９’、９’’ 引き出し配線１０、１０’、１０’’ 取り出し電極１１Ａｕ電極１２中央電極とＰ型拡散層のコンタクト部１３周辺電極とＮ型拡散層のコンタクト部１４ドレイン電極１５ソース電極１６ゲート電極１７Ｐウェル拡散層１８ドレイン拡散層１９ソース拡散層２０ゲート酸化膜２１ドレイン拡散層とドレイン電極のコンタクト部２２ソース拡散層とソース電極のコンタクト部２３ＭＯＳＦＥＴ２４ワイヤボンディングパッド２５ワイヤ２６、２６’ 空乏層３０測定素子

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された半絶縁膜の所
定距離以上離れた任意の位置に第１電極と第２電極を設
け、この第１電極と第２電極との間であって半絶縁膜上
の所定の位置に少なくとも１つ以上の測定電極を配置
し、前記第１電極と第２電極との間に所定の直流電圧を
印加したときに、前記測定電極の測定電位を検出するこ
とにより、半絶縁膜の電位分布を求めることを特徴とす
る半絶縁膜の電位分布測定方法。
【請求項２】前記測定電極の測定電位が入力され、こ
の測定電位と所定の基準電位とを比較して測定電位が基
準電位を超えていることを示す情報値を出力する電位判
定素子を、前記半導体基板と同一基板または異なる基板
上に形成し、前記出力された情報値から半絶縁膜の電位
分布を求めることを特徴とする前記請求項１の半絶縁膜
の電位分布測定方法。
【請求項３】前記複数個の測定電極が、前記第１電極
と第２電極との間を等間隔に分割した位置に配置され、
前記電位判定素子が測定電極と同数個設けられ、電位判
定素子とこの電位判定素子に対応する測定電極とがそれ
ぞれ引き出し配線により接続されたことを特徴とする請
求項２の半絶縁膜の電位分布測定方法。
【請求項４】前記電位判定素子がＭＯＳＦＥＴから形
成され、前記測定電極とＭＯＳＦＥＴのゲート電極とが
引き出し配線により接続されたことを特徴とする請求項
２または３の半絶縁膜の電位分布測定方法。
【請求項５】前記第１電極が半導体基板に形成された
半絶縁膜のほぼ中央部分に配置され、前記第２電極が半
絶縁膜の周辺部であって前記第１電極を取り囲むように
形成されていることを特徴とする請求項１乃至４に記載
した半絶縁膜の電位分布測定方法。
【請求項６】前記測定電極が、前記第１電極と第２電
極の間であって、第１電極を取り囲むようにリング状に
形成されたことを特徴とする請求項５の半絶縁膜の電位
分布測定方法。
【請求項７】前記引き出し配線がワイヤで形成された
ことを特徴とする請求項３または４の半絶縁膜の電位分
布測定方法。