JP2009016733A - 半導体装置の品質評価方法および製造方法 - Google Patents

Abstract

【課題】最終製品での電気特性検査において半導体装置の歩留まりが低下するのを抑制することが可能な半導体装置の品質評価方法を提供する。
【解決手段】この半導体装置（安定化電源用ＩＣ）の品質評価方法は、ｎ型エピタキシャル層１３およびアノードショットキー電極層２７からなるショットキーバリアダイオードの電気特性を測定する工程と、アノードショットキー電極層２７と同時に形成され、半導体層（ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂ、ｎ⁺型コレクタ補償拡散層１８およびｐ⁺型ベース拡散層１９ａ〜１９ｄ）にそれぞれオーミック接触されるオーミック電極層（エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）の品質を、ショットキーバリアダイオードの電気特性により評価する工程とを備えている。
【選択図】図２

Description

この発明は、半導体装置の品質評価方法および製造方法に関し、特に、オーミック電極層の品質を評価する工程を備えた半導体装置の品質評価方法および製造方法に関する。

従来、半導体層にオーミック接触された電極層（オーミック電極層）を備えた半導体装置が知られている（たとえば、特許文献１参照）。また、上記特許文献１のようなオーミック電極層を備えた半導体装置として、安定化電源用ＩＣが知られている。

図８は、オーミック電極層を備えた安定化電源用ＩＣ（半導体装置）の代表的な回路構成を示したブロック図である。図９は、図８に示した安定化電源用ＩＣの一部の構造を示した断面図である。

従来の安定化電源用ＩＣは、図８に示すように、入力端子１０１、ｎｐｎトランジスタを含む基準電圧発生回路１０２、分圧抵抗を形成する２つの抵抗素子１０３ａおよび１０３ｂ、出力飽和防止回路１０４、および、負荷１０６が接続された出力端子１０５などによって構成されている。この安定化電源用ＩＣは、入力端子１０１に供給される入力電圧（Ｖｉ）の変動や負荷１０６（出力電圧（Ｖｏ））の変動に影響されない安定した直流電圧を作り出すことが可能な定電圧制御用ＩＣとして用いられるので、高い出力電圧精度（たとえば、出力電圧精度：±２％以内）が要求されている。また、安定化電源用ＩＣの出力電圧（Ｖｏ）は、以下の式（１）に示すように、基準電圧発生回路１０２で制御される基準電圧（Ｖｒｅｆ）と、回路の出力側に備えた分圧抵抗（抵抗素子１０３ａおよび１０３ｂ）の抵抗Ｒ１およびＲ２とで決定される。このため、出力電圧精度を向上させるには、基準電圧発生回路１０２の制御用トランジスタであるｎｐｎトランジスタや、分圧抵抗を形成する抵抗素子１０３ａおよび１０３ｂの電気特性の精度が極めて重要になる。

出力電圧（Ｖｏ）＝基準電圧（Ｖｒｅｆ）×（Ｒ１＋Ｒ２）／Ｒ１・・・（１）

また、安定化電源用ＩＣは、図９に示すように、ｎｐｎトランジスタが形成されたトランジスタ形成領域１３０と、抵抗素子１０３ａが形成された第１抵抗素子形成領域１４０と、抵抗素子１０３ｂが形成された第２抵抗素子形成領域１４１とを含んでいる。また、安定化電源用ＩＣは、ｐ型半導体基板１１１と、ｐ型半導体基板１１１の所定領域上に形成された複数のｎ⁺型埋込拡散層１１２と、ｎ⁺型埋込拡散層１１２を覆うようにｐ型半導体基板１１１上に形成されたｎ型エピタキシャル層１１３とを備えている。このｎ型エピタキシャル層１１３には、トランジスタ形成領域１３０と、第１抵抗素子形成領域１４０と、第２抵抗素子形成領域１４１とを分離するための複数のｐ⁺型分離拡散層１１４が形成されている。

トランジスタ形成領域１３０において、ｎ型エピタキシャル層１１３には、ｐ⁺型ベース拡散層１１５ａおよび１１５ｂと、ｐ⁺型ベース拡散層１１５ａおよび１１５ｂの間に配置されたｐ^-型ベース拡散層１１６およびｎ⁺型エミッタ拡散層１１７と、ｐ⁺型ベース拡散層１１５ｂから所定の距離を隔てて配置されたｎ⁺型コレクタ補償拡散層１１８とが形成されている。また、コレクタとして機能するｎ型エピタキシャル層１１３と、ベースとして機能するｐ⁺型ベース拡散層１１５ａ、１１５ｂおよびｐ^-型ベース拡散層１１６と、エミッタとして機能するｎ⁺型エミッタ拡散層１１７とによって、ｎｐｎトランジスタが構成されている。

また、ｎ型エピタキシャル層１１３上には、絶縁膜となる酸化シリコン膜１２２が形成されている。また、酸化シリコン膜１２２の開口部には、エミッタオーミック電極層１２３と、ベースオーミック電極層１２４と、コレクタオーミック電極層１２５とが配置されている。また、エミッタオーミック電極層１２３、ベースオーミック電極層１２４およびコレクタオーミック電極層１２５は、それぞれ、ｎ⁺型エミッタ拡散層１１７、ｐ⁺型ベース拡散層１１５ｂおよびｎ⁺型コレクタ補償拡散層１１８（ｎ型エピタキシャル層１１３）にオーミック接触している。なお、オーミック接触とは、電流方向と電圧の大きさとに関係なく、その接触抵抗が一定となる状態を言う。また、オーミック接触の接触抵抗は、電流を阻害しないように、小さい抵抗値であることが望ましい。

また、酸化シリコン膜１２２上には、エミッタオーミック電極層１２３、ベースオーミック電極層１２４およびコレクタオーミック電極層１２５を覆うように、保護膜としての機能を有するＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜１２９が形成されている。

また、第１抵抗素子形成領域１４０において、ｎ型エピタキシャル層１１３には、ｐ⁺型ベース拡散層１１９ａおよび１１９ｂと、ｐ⁺型ベース拡散層１１９ａおよび１１９ｂの間に配置されたｐ^-型ベース拡散層１２０ａとが形成されている。また、酸化シリコン膜１２２の開口部には、Ａｌ−Ｓｉからなる抵抗オーミック電極層１２６ａおよび１２６ｂが配置されている。また、抵抗オーミック電極層１２６ａおよび１２６ｂは、それぞれ、ｐ⁺型ベース拡散層１１９ａおよび１１９ｂに、たとえば約９μｍ²の接触面積でオーミック接触している。

また、抵抗オーミック電極層１２６ａおよび１２６ｂと、ｐ⁺型ベース拡散層１１９ａおよび１１９ｂと、ｐ^-型ベース拡散層１２０ａとによって、抵抗素子１０３ａが構成されている。具体的には、ｐ⁺型ベース拡散層１１９ａおよび１１９ｂと、ｐ^-型ベース拡散層１２０ａとによって、抵抗Ｒａが構成されている。また、抵抗オーミック電極層１２６ａと、ｐ⁺型ベース拡散層１１９ａとによって、接触抵抗Ｒｃ１が構成されているとともに、抵抗オーミック電極層１２６ｂと、ｐ⁺型ベース拡散層１１９ｂとによって、接触抵抗Ｒｃ２が構成されている。そして、抵抗Ｒａ、接触抵抗Ｒｃ１およびＲｃ２の総和によって、抵抗素子１０３ａの抵抗Ｒ１が構成されている。すなわち、抵抗素子１０３ａの抵抗Ｒ１＝Ｒａ＋Ｒｃ１＋Ｒｃ２となる。

また、第２抵抗素子形成領域１４１は、上記第１抵抗素子形成領域１４０と同様に形成されている。すなわち、第２抵抗素子形成領域１４１において、ｎ型エピタキシャル層１１３には、ｐ⁺型ベース拡散層１１９ｃおよび１１９ｄと、ｐ⁺型ベース拡散層１１９ｃおよび１１９ｄの間に配置されたｐ^-型ベース拡散層１２０ｂとが形成されている。また、酸化シリコン膜１２２の開口部には、Ａｌ−Ｓｉからなる抵抗オーミック電極層１２６ｃおよび１２６ｄが配置されている。また、抵抗オーミック電極層１２６ｃおよび１２６ｄは、それぞれ、ｐ⁺型ベース拡散層１１９ｃおよび１１９ｄに、たとえば約９μｍ²の接触面積でオーミック接触している。

また、抵抗オーミック電極層１２６ｃおよび１２６ｄと、ｐ⁺型ベース拡散層１１９ｃおよび１１９ｄと、ｐ^-型ベース拡散層１２０ｂとによって、抵抗素子１０３ｂが構成されている。具体的には、ｐ⁺型ベース拡散層１１９ｃおよび１１９ｄと、ｐ^-型ベース拡散層１２０ｂとによって、抵抗Ｒｂが構成されている。また、抵抗オーミック電極層１２６ｃと、ｐ⁺型ベース拡散層１１９ｃとによって、接触抵抗Ｒｃ３が構成されているとともに、抵抗オーミック電極層１２６ｄと、ｐ⁺型ベース拡散層１１９ｄとによって、接触抵抗Ｒｃ４が構成されている。そして、抵抗Ｒｂ、接触抵抗Ｒｃ３およびＲｃ４の総和によって、抵抗素子１０３ｂの抵抗Ｒ２が構成されている。すなわち、抵抗素子１０３ｂの抵抗Ｒ２＝Ｒｂ＋Ｒｃ３＋Ｒｃ４となる。

このような安定化電源用ＩＣの製造プロセスとしては、まず、一般的なバイポーラ製造プロセスを用いて、ｐ型半導体基板１１１上に、ｎ⁺型埋込拡散層１１２からＰＳＧ膜１２９までが形成され、最終熱処理(シンタリング)として約４００℃〜約５００℃の温度で約３０分間熱処理される。このとき、エミッタオーミック電極層１２３、ベースオーミック電極層１２４およびコレクタオーミック電極層１２５が、それぞれ、ｎ⁺型エミッタ拡散層１１７、ｐ⁺型ベース拡散層１１５ｂおよびｎ⁺型コレクタ補償拡散層１１８にオーミック接触するとともに、抵抗オーミック電極層１２６ａ〜１２６ｄが、それぞれ、ｐ⁺型ベース拡散層１１９ａ〜１１９ｄにオーミック接触する。

その後、ウェハ状態の電気特性検査にて安定化電源用ＩＣの良否判定が行われ、ウェハがダイシングされた後、良品判定された安定化電源用ＩＣのみがダイボンディング、ワイヤボンディング、パッケージングの後工程処理が行われる。この後工程過程で、安定化電源用ＩＣには２００℃前後の熱が加わる。そして、パッケージ状態において、最終の電気特性検査が行われ、所定の電気特性が得られた場合、安定化電源用ＩＣが良品であると判断される。

上記のようなオーミック電極層（エミッタオーミック電極層１２３、ベースオーミック電極層１２４、コレクタオーミック電極層１２５および抵抗オーミック電極層１２６ａ〜１２６ｄ）のオーミック特性などの電気特性や品質（信頼性）は、オーミック電極層が接触する半導体層（ｎ⁺型エミッタ拡散層１１７、ｐ⁺型ベース拡散層１１５ｂ、ｎ⁺型コレクタ補償拡散層１１８およびｐ⁺型ベース拡散層１１９ａ〜１１９ｄ）の不純物濃度、接触界面の状態や、オーミック電極層の電極材料、堆積条件、堆積後の熱処理条件（約４００℃〜約５００℃、約３０分）などに依存し、特に、堆積後の熱処理条件により決定される。
特開平７−２６３７７１号公報

しかしながら、上記安定化電源用ＩＣの製造プロセスでは、Ａｌ−Ｓｉからなるオーミック電極層の堆積後の熱処理は、通常、熱容量の大きい石英ボートにウェハを載せて行うので、石英ボートに接触するウェハの外周部の温度が上がりにくい。このため、ウェハの外周部に形成されたオーミック電極層は、半導体層とのオーミック接触が不十分になる（良好でない）場合があるという不都合がある。特に、半導体層（ｎ⁺型エミッタ拡散層１１７、ｐ⁺型ベース拡散層１１５ｂ、ｎ⁺型コレクタ補償拡散層１１８およびｐ⁺型ベース拡散層１１９ａ〜１１９ｄ）が、たとえば２×１０¹⁸（ａｔｏｍｓ／ｃｍ³）程度の低い不純物濃度を有するとともに、オーミック電極層（エミッタオーミック電極層１２３、ベースオーミック電極層１２４、コレクタオーミック電極層１２５および抵抗オーミック電極層１２６ａ〜１２６ｄ）と半導体層との接触面積が、たとえば９μｍ²程度の小さい面積を有する場合、オーミック電極層は、半導体層とのオーミック接触が不十分になりやすい。そして、熱処理不足によりオーミック接触が不十分となったオーミック電極層の接触抵抗（Ｒｃ１〜Ｒｃ４など）は、後工程での２００℃前後の熱処理により大きく変動するので、抵抗素子１０３ａおよび１０３ｂの抵抗Ｒ１およびＲ２やｎｐｎトランジスタの電気特性が変動するとともに、出力電圧（Ｖｏ）が変動するという不都合がある。なお、Ａｌ−Ｓｉに含まれるＡｌは、２００℃付近の温度で再結晶化しやすいので、後工程での２００℃前後の熱処理によって、オーミック電極層と半導体層との接触界面状態が変化しやすい。このため、良好なオーミック接触を有するオーミック電極層の接触抵抗も変動するが、オーミック接触が不十分なオーミック電極層の接触抵抗は、この変動がより顕著になりやすく、その抵抗値は大きく変動する。

また、オーミック電極層の接触抵抗は、４端子法により測定するので、専用の接触抵抗テストパターンが必要であるが、半導体装置（半導体素子）に接触抵抗テストパターンを設ける場合、半導体装置（半導体素子）が大型化してウェハ１枚あたりの半導体装置（半導体素子）の取れ数が少なくなるという不都合がある。このため、ウェハ状態においてオーミック電極層のオーミック特性などの電気特性や品質（信頼性）を評価することが困難であるので、パッケージ状態において、初めて、オーミック電極層のオーミック特性などの電気特性や品質（信頼性）を評価することになる。したがって、オーミック電極層のオーミック接触が不十分である場合、最終製品での電気特性検査において半導体装置の歩留まりが大幅に低下する場合があるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、最終製品での電気特性検査において半導体装置の歩留まりが低下するのを抑制することが可能な半導体装置の品質評価方法および製造方法を提供することである。

上記目的を達成するために、この発明の第１の局面による半導体装置の品質評価方法は、第１半導体層および導電層からなるショットキーバリアダイオードの電気特性を測定する工程と、導電層と同時に形成され、第２半導体層にオーミック接触されるオーミック電極層の品質を、ショットキーバリアダイオードの電気特性により評価する工程とを備えている。

この第１の局面による半導体装置の品質評価方法では、上記のように、第１半導体層および導電層からなるショットキーバリアダイオードの電気特性を測定する工程と、導電層と同時に形成され、第２半導体層にオーミック接触されるオーミック電極層の品質を、ショットキーバリアダイオードの電気特性により評価する工程とを設けることによって、導電層と第１半導体層とからなるショットキーバリアダイオードの電気特性を測定することにより、導電層と同時に形成されたオーミック電極層の第２半導体層に対する接触抵抗などの電気特性を予測することができる。これにより、オーミック電極層が第２半導体層に良好にオーミック接触されているか否かを判断することができるので、オーミック電極層の品質（信頼性）を評価することができる。このため、ウェハ状態でオーミック電極層のオーミック特性などの電気特性や品質（信頼性）を直接的に評価することが困難である場合にも、ショットキーバリアダイオードの電気特性を測定することにより、ウェハ状態でオーミック電極層のオーミック特性などの電気特性や品質（信頼性）を間接的に評価することができる。その結果、オーミック電極層の電気特性や品質（信頼性）が良好でない場合に、半導体装置（半導体素子）を最終製品まで組み立てる必要がないので、最終製品での電気特性検査にて歩留まりが低下するのを抑制することができる。

上記第１の局面による半導体装置の品質評価方法において、好ましくは、ショットキーバリアダイオードの電気特性を測定する工程は、ショットキーバリアダイオードに所定の大きさの順方向電流を通電するとともに、ショットキーバリアダイオードに生じる順方向電圧を測定する工程を含む。このように、ショットキーバリアダイオードの順方向電圧を用いれば、オーミック電極層の第２半導体層に対する接触抵抗を容易に予測することができるので、オーミック電極層が第２半導体層に良好にオーミック接触されているか否かを、容易に判断することができる。これにより、オーミック電極層の電気特性や品質（信頼性）を、容易に評価することができる。

上記ショットキーバリアダイオードの電気特性を測定する工程が、ショットキーバリアダイオードに生じる順方向電圧を測定する工程を含む半導体装置の品質評価方法において、好ましくは、オーミック電極層の品質を評価する工程は、ショットキーバリアダイオードの電気特性である順方向電圧が、しきい値電圧以上、または、しきい値電圧よりも大きい場合に、オーミック電極層の品質が良好であると判断する工程を含む。このように構成すれば、オーミック電極層の品質（信頼性）が良好であるか否かを、より容易に判断することができる。

上記ショットキーバリアダイオードの電気特性を測定する工程が、ショットキーバリアダイオードに生じる順方向電圧を測定する工程を含む半導体装置の品質評価方法において、好ましくは、導電層およびオーミック電極層は、Ａｌ−Ｓｉにより構成されている。このように構成すれば、Ａｌ−Ｓｉからなる導電層と第１半導体層とによって、容易にショットキーバリアダイオードを構成することができる。

この場合、好ましくは、ショットキーバリアダイオードの電気特性である順方向電圧のしきい値電圧は、ショットキーバリアダイオードに１０μＡの順方向電流を通電する場合、４２０ｍＶである。このように構成すれば、オーミック電極層の品質（信頼性）が良好であるか否かを、より容易に判断することができる。

上記ショットキーバリアダイオードの電気特性を測定する工程が、ショットキーバリアダイオードに生じる順方向電圧を測定する工程を含む半導体装置の品質評価方法において、好ましくは、導電層およびオーミック電極層は、Ａｌにより構成されている。このように構成すれば、Ａｌからなる導電層と第１半導体層とによって、容易にショットキーバリアダイオードを構成することができる。

この場合、好ましくは、ショットキーバリアダイオードの電気特性である順方向電圧のしきい値電圧は、ショットキーバリアダイオードに１０μＡの順方向電流を通電する場合、３５０ｍＶである。このように構成すれば、オーミック電極層の品質（信頼性）が良好であるか否かを、より容易に判断することができる。

上記第１の局面による半導体装置の品質評価方法において、好ましくは、ショットキーバリアダイオードは、半導体装置に形成される回路を構成する素子の一部である。このように構成すれば、ショットキーバリアダイオードの電気特性を測定するために、半導体装置に形成される回路とは別に素子（ショットキーバリアダイオード）を形成する必要がない。これにより、ウェハ１枚あたりの半導体装置の取れ数が少なくなるのを抑制することができる。

上記第１の局面による半導体装置の品質評価方法において、好ましくは、ショットキーバリアダイオードには、ガードリングが形成されていない。このように構成すれば、ガードリングの大きさや不純物濃度などの製造ばらつきが、ショットキーバリアダイオードの電気特性に影響することがないので、ショットキーバリアダイオードの電気特性の精度が低下するのを抑制することができる。

上記第１の局面による半導体装置の品質評価方法において、好ましくは、ショットキーバリアダイオードの第１半導体層と導電層との接触面積は、６２５μｍ²以上である。このように構成すれば、ショットキーバリアダイオードの第１半導体層と導電層との接触面積が製造時にばらつく割合を低減することができるので、ショットキーバリアダイオードの電気特性の精度が低下するのを抑制することができる。

上記第１の局面による半導体装置の品質評価方法において、好ましくは、オーミック電極層の品質を評価する工程は、ウェハ状態において、オーミック電極層の品質を評価する工程を含む。このように構成すれば、オーミック電極層の電気特性や品質（信頼性）が良好でない場合に、半導体装置（半導体素子）を最終製品まで組み立てる必要がないので、最終製品での電気特性検査にて歩留まりが低下するのを、容易に抑制することができる。

この発明の第２の局面による半導体装置の製造方法は、第１半導体層および第２半導体層上にそれぞれ同時に導電層およびオーミック電極層を形成することにより、第１半導体層および導電層からなるショットキーバリアダイオードと、第２半導体層にオーミック接触されるオーミック電極層とを形成する工程と、上記請求項１〜１１のいずれか１項に記載の半導体装置の品質評価方法を用いて、オーミック電極層の品質を評価する工程とを備えている。

この第２の局面による半導体装置の製造方法では、上記のように、上記請求項１〜１１のいずれか１項に記載の半導体装置の品質評価方法を用いて、オーミック電極層の品質を評価する工程を設けることによって、導電層と第１半導体層とからなるショットキーバリアダイオードの電気特性を測定することにより、導電層と同時に形成されたオーミック電極層の第２半導体層に対する接触抵抗などの電気特性を予測することができる。これにより、オーミック電極層が第２半導体層に良好にオーミック接触されているか否かを判断することができるので、オーミック電極層の品質（信頼性）を評価することができる。このため、ウェハ状態でオーミック電極層のオーミック特性などの電気特性や品質（信頼性）を直接的に評価することが困難である場合にも、ショットキーバリアダイオードの電気特性を測定することにより、ウェハ状態でオーミック電極層のオーミック特性などの電気特性や品質（信頼性）を間接的に評価することができる。その結果、オーミック電極層の電気特性や品質（信頼性）が良好でない場合に、半導体装置（半導体素子）を最終製品まで組み立てる必要がないので、最終製品での電気特性検査にて歩留まりが低下するのを抑制することができる。

上記第２の局面による半導体装置の製造方法において、好ましくは、半導体装置は、安定化電源用ＩＣである。このように構成すれば、安定化電源用ＩＣの最終製品での電気特性検査において歩留まりが低下するのを抑制することができる。また、安定化電源用ＩＣには、通常、ショットキーバリアダイオードが形成されているので、ショットキーバリアダイオードの電気特性を測定するために、安定化電源用ＩＣに形成される回路とは別に素子（ショットキーバリアダイオード）を形成する必要がない。これにより、ウェハ１枚あたりの安定化電源用ＩＣの取れ数が少なくなるのを抑制することができる。

以上のように、本発明によれば、最終製品での電気特性検査において半導体装置の歩留まりが低下するのを抑制することが可能な半導体装置の品質評価方法および製造方法を容易に得ることができる。

図１は、本発明の一実施形態による安定化電源用ＩＣの回路構成を示したブロック図である。図２は、本発明の一実施形態による安定化電源用ＩＣの一部の構造を示した断面図である。まず、図１および図２を参照して、本発明の一実施形態による安定化電源用ＩＣの構造について説明する。なお、安定化電源用ＩＣは、本発明の「半導体装置」の一例である。

本発明の一実施形態による安定化電源用ＩＣは、図１に示すように、入力端子１、基準電圧発生回路２、分圧抵抗を形成する２つの抵抗素子３ａおよび３ｂ、出力飽和防止回路４、および、負荷６が接続された出力端子５などによって構成されている。この安定化電源用ＩＣは、負荷６（出力端子５）に供給される出力電圧（Ｖｏ）の変動を検出するとともに、出力電圧（Ｖｏ）の変動を自動的にコントロールすることが可能なフィードバック制御回路で構成されている。また、安定化電源用ＩＣは、入力端子１に供給される入力電圧（Ｖｉ）の変動や負荷６（出力電圧（Ｖｏ））の変動に影響されない安定した直流電圧を作り出すことが可能な定電圧制御用ＩＣとしての機能を有する。また、安定化電源用ＩＣの出力電圧（Ｖｏ）は、上記式（１）で示したように、基準電圧発生回路２で制御される基準電圧（Ｖｒｅｆ）と、回路の出力側に備えた分圧抵抗（抵抗素子３ａおよび３ｂ）の抵抗Ｒ１およびＲ２とで決定される。

基準電圧発生回路２には、基準電圧発生回路２の制御用トランジスタとなるｎｐｎトランジスタが含まれている。また、各制御回路には、各制御回路のトランジスタの飽和防止に使用するショットキーバリアダイオードが含まれている。

また、安定化電源用ＩＣは、図２に示すように、ｎｐｎトランジスタが形成されたトランジスタ形成領域３０と、抵抗素子３ａが形成された第１抵抗素子形成領域４０と、抵抗素子３ｂが形成された第２抵抗素子形成領域４１と、ショットキーバリアダイオードが形成されたショットキーバリアダイオード形成領域５０とを含んでいる。

また、安定化電源用ＩＣは、ｐ型半導体基板１１と、ｐ型半導体基板１１の所定領域上に形成された複数のｎ⁺型埋込拡散層１２と、ｎ⁺型埋込拡散層１２を覆うようにｐ型半導体基板１１上に形成されたｎ型エピタキシャル層１３とを備えている。この複数のｎ⁺型埋込拡散層１２は、トランジスタ形成領域３０、第１抵抗素子形成領域４０、第２抵抗素子形成領域４１およびショットキーバリアダイオード形成領域５０にそれぞれ形成されている。また、ｎ型エピタキシャル層１３には、トランジスタ形成領域３０と、第１抵抗素子形成領域４０と、第２抵抗素子形成領域４１と、ショットキーバリアダイオード形成領域５０とを分離するための複数のｐ⁺型分離拡散層１４が形成されている。なお、ｎ型エピタキシャル層１３は、本発明の「第１半導体層」の一例である。

トランジスタ形成領域３０において、ｎ型エピタキシャル層１３には、ｐ⁺型ベース拡散層１５ａおよび１５ｂと、ｐ⁺型ベース拡散層１５ａおよび１５ｂの間に配置されたｐ^-型ベース拡散層１６およびｎ⁺型エミッタ拡散層１７と、ｐ⁺型ベース拡散層１５ｂから所定の距離を隔てて配置されたｎ⁺型コレクタ補償拡散層１８とが形成されている。このｐ⁺型ベース拡散層１５ａおよび１５ｂは、同一のプロセスにより同時に形成されている。また、ｎ⁺型エミッタ拡散層１７およびｎ⁺型コレクタ補償拡散層１８は、同一のプロセスにより同時に形成されている。また、ｎ⁺型コレクタ補償拡散層１８には、高濃度の不純物が注入されている。これにより、ｎ⁺型コレクタ補償拡散層１８（ｎ型エピタキシャル層１３）を、後述するコレクタオーミック電極層２５にオーミック接触しやすくすることが可能である。なお、ｐ⁺型ベース拡散層１５ｂ、ｎ⁺型エミッタ拡散層１７およびｎ⁺型コレクタ補償拡散層１８は、本発明の「第２半導体層」の一例である。

また、ｎ型エピタキシャル層１３と、ｐ⁺型ベース拡散層１５ａ、１５ｂおよびｐ^-型ベース拡散層１６と、ｎ⁺型エミッタ拡散層１７とによって、ｎｐｎトランジスタが構成されている。具体的には、ｎ型エピタキシャル層１３は、コレクタとして機能するとともに、ｐ⁺型ベース拡散層１５ａおよび１５ｂと、ｐ^-型ベース拡散層１６とは、ベースとして機能する。また、ｎ⁺型エミッタ拡散層１７は、エミッタとして機能する。

また、ｎ型エピタキシャル層１３上には、ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂおよびｎ⁺型コレクタ補償拡散層１８上に開口部を有する絶縁膜となる酸化シリコン膜２２が形成されている。また、酸化シリコン膜２２の開口部には、エミッタオーミック電極層２３と、ベースオーミック電極層２４と、コレクタオーミック電極層２５とが配置されている。これらエミッタオーミック電極層２３と、ベースオーミック電極層２４と、コレクタオーミック電極層２５とは、Ａｌ−Ｓｉからなるとともに、同一のプロセスにより同時に形成されている。また、エミッタオーミック電極層２３、ベースオーミック電極層２４およびコレクタオーミック電極層２５は、それぞれ、ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂおよびｎ⁺型コレクタ補償拡散層１８（ｎ型エピタキシャル層１３）にオーミック接触している。なお、エミッタオーミック電極層２３、ベースオーミック電極層２４およびコレクタオーミック電極層２５は、本発明の「オーミック電極層」の一例である。

また、酸化シリコン膜２２上には、エミッタオーミック電極層２３、ベースオーミック電極層２４およびコレクタオーミック電極層２５を覆うように、保護膜としての機能を有するＰＳＧ膜２９が形成されている。

また、第１抵抗素子形成領域４０において、ｎ型エピタキシャル層１３には、ｐ⁺型ベース拡散層１９ａおよび１９ｂと、ｐ⁺型ベース拡散層１９ａおよび１９ｂの間に配置されたｐ^-型ベース拡散層２０ａとが形成されている。このｐ⁺型ベース拡散層１９ａおよび１９ｂは、ｐ⁺型ベース拡散層１５ａおよび１５ｂと同一のプロセスにより同時に形成されている。また、ｐ^-型ベース拡散層２０ａは、ｐ^-型ベース拡散層１６と同一のプロセスにより同時に形成されている。また、ｐ⁺型ベース拡散層１９ａおよび１９ｂは、約２×１０¹⁸（ａｔｏｍｓ／ｃｍ³）の不純物濃度を有する。なお、ｐ⁺型ベース拡散層１９ａおよび１９ｂは、本発明の「第２半導体層」の一例である。

また、ｎ型エピタキシャル層１３上には、ｐ⁺型ベース拡散層１９ａおよび１９ｂ上に開口部を有する絶縁膜となる酸化シリコン膜２２が形成されている。また、酸化シリコン膜２２の開口部には、抵抗オーミック電極層２６ａおよび２６ｂが配置されている。この抵抗オーミック電極層２６ａおよび２６ｂは、Ａｌ−Ｓｉからなるとともに、エミッタオーミック電極層２３、ベースオーミック電極層２４およびコレクタオーミック電極層２５と同一のプロセスにより同時に形成されている。また、抵抗オーミック電極層２６ａおよび２６ｂは、それぞれ、ｐ⁺型ベース拡散層１９ａおよび１９ｂに約９μｍ²の接触面積でオーミック接触している。なお、抵抗オーミック電極層２６ａおよび２６ｂは、本発明の「オーミック電極層」の一例である。

また、抵抗オーミック電極層２６ａおよび２６ｂと、ｐ⁺型ベース拡散層１９ａおよび１９ｂと、ｐ^-型ベース拡散層２０ａとによって、抵抗素子３ａが構成されている。具体的には、ｐ⁺型ベース拡散層１９ａおよび１９ｂと、ｐ^-型ベース拡散層２０ａとによって、抵抗Ｒａが構成されている。また、抵抗オーミック電極層２６ａと、ｐ⁺型ベース拡散層１９ａとによって、接触抵抗Ｒｃ１が構成されているとともに、抵抗オーミック電極層２６ｂと、ｐ⁺型ベース拡散層１９ｂとによって、接触抵抗Ｒｃ２が構成されている。そして、抵抗Ｒａ、接触抵抗Ｒｃ１およびＲｃ２の総和によって、抵抗素子３ａの抵抗Ｒ１が構成されている。すなわち、抵抗素子３ａの抵抗Ｒ１＝Ｒａ＋Ｒｃ１＋Ｒｃ２となる。

また、酸化シリコン膜２２上には、抵抗オーミック電極層２６ａおよび２６ｂを覆うように、保護膜としての機能を有するＰＳＧ膜２９が形成されている。

また、第２抵抗素子形成領域４１は、上記第１抵抗素子形成領域４０と同様に形成されている。すなわち、第２抵抗素子形成領域４１において、ｎ型エピタキシャル層１３には、ｐ⁺型ベース拡散層１９ｃおよび１９ｄと、ｐ⁺型ベース拡散層１９ｃおよび１９ｄの間に配置されたｐ^-型ベース拡散層２０ｂとが形成されている。このｐ⁺型ベース拡散層１９ｃおよび１９ｄは、ｐ⁺型ベース拡散層１５ａおよび１５ｂと同一のプロセスにより同時に形成されている。また、ｐ^-型ベース拡散層２０ｂは、ｐ^-型ベース拡散層１６と同一のプロセスにより同時に形成されている。また、ｐ⁺型ベース拡散層１９ｃおよび１９ｄは、約２×１０¹⁸（ａｔｏｍｓ／ｃｍ³）の不純物濃度を有する。なお、ｐ⁺型ベース拡散層１９ｃおよび１９ｄは、本発明の「第２半導体層」の一例である。

また、ｎ型エピタキシャル層１３上には、ｐ⁺型ベース拡散層１９ｃおよび１９ｄ上に開口部を有する絶縁膜となる酸化シリコン膜２２が形成されている。また、酸化シリコン膜２２の開口部には、抵抗オーミック電極層２６ｃおよび２６ｄが配置されている。この抵抗オーミック電極層２６ｃおよび２６ｄは、Ａｌ−Ｓｉからなるとともに、エミッタオーミック電極層２３、ベースオーミック電極層２４およびコレクタオーミック電極層２５と同一のプロセスにより同時に形成されている。また、抵抗オーミック電極層２６ｃおよび２６ｄは、それぞれ、ｐ⁺型ベース拡散層１９ｃおよび１９ｄに約９μｍ²の接触面積でオーミック接触している。なお、抵抗オーミック電極層２６ｃおよび２６ｄは、本発明の「オーミック電極層」の一例である。

また、抵抗オーミック電極層２６ｃおよび２６ｄと、ｐ⁺型ベース拡散層１９ｃおよび１９ｄと、ｐ^-型ベース拡散層２０ｂとによって、抵抗素子３ｂが構成されている。具体的には、ｐ⁺型ベース拡散層１９ｃおよび１９ｄと、ｐ^-型ベース拡散層２０ｂとによって、抵抗Ｒｂが構成されている。また、抵抗オーミック電極層２６ｃと、ｐ⁺型ベース拡散層１９ｃとによって、接触抵抗Ｒｃ３が構成されているとともに、抵抗オーミック電極層２６ｄと、ｐ⁺型ベース拡散層１９ｄとによって、接触抵抗Ｒｃ４が構成されている。そして、抵抗Ｒｂ、接触抵抗Ｒｃ３およびＲｃ４の総和によって、抵抗素子３ｂの抵抗Ｒ２が構成されている。すなわち、抵抗素子３ｂの抵抗Ｒ２＝Ｒｂ＋Ｒｃ３＋Ｒｃ４となる。

また、酸化シリコン膜２２上には、抵抗オーミック電極層２６ｃおよび２６ｄを覆うように、保護膜としての機能を有するＰＳＧ膜２９が形成されている。

また、ショットキーバリアダイオード形成領域５０において、ｎ型エピタキシャル層１３には、ｎ⁺型カソード補償拡散層２１が形成されている。このｎ⁺型カソード補償拡散層２１は、ｎ⁺型エミッタ拡散層１７およびｎ⁺型コレクタ補償拡散層１８と同一のプロセスにより同時に形成されている。また、ｎ⁺型カソード補償拡散層２１には、ｎ⁺型コレクタ補償拡散層１８と同様、高濃度の不純物が注入されている。これにより、ｎ⁺型カソード補償拡散層２１（ｎ型エピタキシャル層１３）を、後述するカソードオーミック電極層２８にオーミック接触しやすくすることが可能である。

また、ｎ型エピタキシャル層１３上には、ｎ型エピタキシャル層１３およびｎ⁺型カソード補償拡散層２１上に開口部を有する絶縁膜となる酸化シリコン膜２２が形成されている。また、酸化シリコン膜２２の開口部には、アノードショットキー電極層２７およびカソードオーミック電極層２８が配置されている。なお、アノードショットキー電極層２７は、本発明の「導電層」の一例である。

ここで、本実施形態では、アノードショットキー電極層２７およびカソードオーミック電極層２８は、Ａｌ−Ｓｉからなるとともに、エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄと同一のプロセスにより同時に形成されている。また、アノードショットキー電極層２７は、ｎ型エピタキシャル層１３に約６２５μｍ²（約２５μｍ□）の接触面積でショットキー接触している。そして、アノードとして機能するアノードショットキー電極層２７とカソードとして機能するｎ型エピタキシャル層１３とによって、ショットキーバリアダイオードが構成されている。なお、ショットキー接触とは、導電材料（電極層）と半導体層との接触面が整流作用（一定方向に電流が流れる作用）を持つ接触状態であることを言う。

また、本実施形態では、アノードショットキー電極層２７およびｎ型エピタキシャル層１３からなるショットキーバリアダイオードには、高濃度不純物領域（ｐ⁺型拡散層）などからなるガードリングが形成されていない。すなわち、ｎ型エピタキシャル層１３のアノードショットキー電極層２７との接触面近傍の部分は、ｎ型エピタキシャル層１３のみにより形成されている。また、アノードショットキー電極層２７とｎ型エピタキシャル層１３との接触面積は、酸化シリコン膜２２の開口部の大きさにより決定されるように構成されている。

また、カソードオーミック電極層２８は、ｎ⁺型カソード補償拡散層２１（ｎ型エピタキシャル層１３）にオーミック接触している。

また、酸化シリコン膜２２上には、アノードショットキー電極層２７およびカソードオーミック電極層２８を覆うように、保護膜としての機能を有するＰＳＧ膜２９が形成されている。

次に、本発明の一実施形態による安定化電源用ＩＣの製造プロセスについて説明する。

本発明の一実施形態による安定化電源用ＩＣは、一般的なバイポーラ製造プロセスを用いて、図２に示すように、ｐ型半導体基板１１上に、ｎ⁺型埋込拡散層１２からＰＳＧ膜２９までを形成する。このとき、本実施形態では、ショットキーバリアダイオード形成領域５０のアノードショットキー電極層２７およびカソードオーミック電極層２８は、トランジスタ形成領域３０のエミッタオーミック電極層２３、ベースオーミック電極層２４およびコレクタオーミック電極層２５と、第１抵抗素子形成領域４０の抵抗オーミック電極層２６ａおよび２６ｂと、第２抵抗素子形成領域４１の抵抗オーミック電極層２６ｃおよび２６ｄと同一のプロセスにより同時に形成する。

そして、熱容量の大きい石英ボート（図示せず）上にウェハを載せて、約４００℃〜約５００℃の温度で約３０分間熱処理する。このとき、エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄは、それぞれ、ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂ、ｎ⁺型コレクタ補償拡散層１８およびｐ⁺型ベース拡散層１９ａ〜１９ｄにオーミック接触するとともに、アノードショットキー電極層２７は、ｎ型エピタキシャル層１３にショットキー接触する。なお、この熱処理が不十分（熱処理不足）である場合、後述するように、オーミック電極層（エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）は、半導体層（ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂ、ｎ⁺型コレクタ補償拡散層１８およびｐ⁺型ベース拡散層１９ａ〜１９ｄ）に対して良好にオーミック接触されない。

その後、ウェハ状態において、電気特性検査を行う。この電気特性検査では、アノードショットキー電極層２７およびｎ型エピタキシャル層１３からなるショットキーバリアダイオードに約１０μＡの順方向電流ＩＦを通電するとともに、その際にショットキーバリアダイオードに生じる順方向電圧を測定する。

また、本実施形態では、ショットキーバリアダイオードの順方向電圧が、しきい値電圧（約４２０ｍＶ）よりも大きい場合には、オーミック電極層（エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）の半導体層（ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂ、ｎ⁺型コレクタ補償拡散層１８およびｐ⁺型ベース拡散層１９ａ〜１９ｄ）に対するオーミック接触が良好であると判断して、安定化電源用ＩＣが良品であると判断する。その一方、ショットキーバリアダイオードの順方向電圧が、しきい値電圧（約４２０ｍＶ）以下である場合には、オーミック電極層の半導体層に対するオーミック接触が不十分である（良好でない）と判断して、安定化電源用ＩＣが不良品であると判断する。

その後、良品であると判断された安定化電源用ＩＣのみを、後工程においてパッケージングする。この後工程では、安定化電源用ＩＣに２００℃前後の熱処理が行われる。

そして、パッケージ状態において、最終の電気特性検査を行い、所定の電気特性が得られた場合、安定化電源用ＩＣが良品であると判断する。

本実施形態では、上記のように、ｎ型エピタキシャル層１３およびアノードショットキー電極層２７からなるショットキーバリアダイオードの電気特性（順方向電圧）を測定する工程と、アノードショットキー電極層２７と同時に形成され、半導体層（ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂ、ｎ⁺型コレクタ補償拡散層１８およびｐ⁺型ベース拡散層１９ａ〜１９ｄ）にそれぞれオーミック接触されるオーミック電極層（エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）の品質（信頼性）を、ショットキーバリアダイオードの電気特性により評価する工程とを設けることによって、アノードショットキー電極層２７とｎ型エピタキシャル層１３とからなるショットキーバリアダイオードの電気特性を測定することにより、アノードショットキー電極層２７と同一のプロセスにより同時に形成されたオーミック電極層（エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）のそれぞれの半導体層（ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂ、ｎ⁺型コレクタ補償拡散層１８およびｐ⁺型ベース拡散層１９ａ〜１９ｄ）に対する接触抵抗などの電気特性を予測することができる。これにより、オーミック電極層が半導体層に良好にオーミック接触されているか否かを判断することができるので、オーミック電極層の品質（信頼性）を評価することができる。このため、ウェハ状態でオーミック電極層のオーミック特性などの電気特性や品質（信頼性）を直接的に評価することが困難である場合にも、ショットキーバリアダイオードの電気特性を測定することにより、ウェハ状態でオーミック電極層のオーミック特性などの電気特性や品質（信頼性）を間接的に評価することができる。その結果、オーミック電極層の電気特性や品質（信頼性）が良好でない場合に、安定化電源用ＩＣを最終製品まで組み立てる必要がないので、最終製品での電気特性検査にて歩留まりが低下するのを抑制することができる。

また、本実施形態では、ショットキーバリアダイオードの電気特性として、ショットキーバリアダイオードの順方向電圧を用いることによって、オーミック電極層（エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）のそれぞれの半導体層（ｎ⁺型エミッタ拡散層１７、ｐ⁺型ベース拡散層１５ｂ、ｎ⁺型コレクタ補償拡散層１８およびｐ⁺型ベース拡散層１９ａ〜１９ｄ）に対する接触抵抗を容易に予測することができるので、オーミック電極層が半導体層に良好にオーミック接触されているか否かを、容易に判断することができる。これにより、オーミック電極層の接触抵抗（電気特性）や品質（信頼性）を、容易に評価することができる。

また、本実施形態では、ショットキーバリアダイオードの電気特性である順方向電圧が、しきい値電圧（約４２０ｍＶ）よりも大きい場合に、オーミック電極層（エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）の品質（信頼性）が良好であると判断することによって、オーミック電極層の品質（信頼性）が良好であるか否かをより容易に判断することができる。

また、本実施形態では、ショットキーバリアダイオードの電気特性である順方向電圧のしきい値電圧を、ショットキーバリアダイオードに約１０μＡの順方向電流を通電する場合、約４２０ｍＶにすることによって、オーミック電極層（エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）の品質（信頼性）が良好であるか否かを、より容易に判断することができる。

また、本実施形態では、安定化電源用ＩＣを構成する各制御回路に含まれているショットキーバリアダイオードを用いて、電気特性を測定することによって、ショットキーバリアダイオードの電気特性を測定するために、安定化電源用ＩＣに形成される回路とは別に素子（ショットキーバリアダイオード）を形成する必要がない。これにより、ウェハ１枚あたりの安定化電源用ＩＣの取れ数が少なくなるのを抑制することができる。

また、本実施形態では、ショットキーバリアダイオードに、高濃度不純物領域（ｐ⁺型拡散層）などからなるガードリングを形成しないことによって、ガードリングの大きさや不純物濃度などの製造ばらつきが、ショットキーバリアダイオードの電気特性（順方向電圧）に影響することがないので、ショットキーバリアダイオードの電気特性の精度が低下するのを抑制することができる。

また、本実施形態では、ショットキーバリアダイオードのｎ型エピタキシャル層１３とアノードショットキー電極層２７との接触面積を、６２５μｍ²にすることによって、ショットキーバリアダイオードのｎ型エピタキシャル層１３とアノードショットキー電極層２７との接触面積が製造時にばらつく割合を低減することができるので、ショットキーバリアダイオードの電気特性の精度が低下するのをより抑制することができる。

図３〜図６は、ウェハ状態における電気特性検査の効果を確認するために行った実験を説明するための図である。次に、図２〜図６を参照して、上記したウェハ状態における電気特性検査の効果を確認するために行った実験について説明する。なお、以下の説明では、オーミック電極層として、第１抵抗素子形成領域４０および第２抵抗素子形成領域４１のオーミック電極層（抵抗オーミック電極層２６ａ〜２６ｄ）について実験を行った例を示す。

まず、上記実施形態と同様の構造を有する第１抵抗素子形成領域４０、第２抵抗素子形成領域４１およびショットキーバリアダイオード形成領域５０（図２参照）からなる半導体素子が複数形成された実験用ウェハ（図示せず）を３枚準備した。なお、実験用ウェハには、ｐ⁺型ベース拡散層１９ａ〜１９ｄ（図２参照）と同じ接触面積（約９μｍ²）を有する接触抵抗テストパターンを形成した。

そして、３枚の実験用ウェハを、それぞれ、約３８０℃、約４００℃および約４３０℃の温度で約３０分間熱処理を行った。また、各実験用ウェハについて、抵抗オーミック電極層２６ａ〜２６ｄのｐ⁺型ベース拡散層１９ａ〜１９ｄに対する接触抵抗を、接触抵抗テストパターンを用いて４端子法により測定した。その結果を図３に示す。

図３に示すように、熱処理温度が高くなるにしたがって、抵抗オーミック電極層２６ａ〜２６ｄのｐ⁺型ベース拡散層１９ａ〜１９ｄに対する接触抵抗が小さくなることが判明した。すなわち、熱処理温度が高くなるにしたがって、良好なオーミック接触が得られることが判明した。具体的には、約３８０℃の熱処理を行った実験用ウェハでは、接触抵抗は、約１５０Ω〜約１７４Ωであった。また、約４００℃の熱処理を行った実験用ウェハでは、接触抵抗は、約８２Ω〜約１０６Ωであった。また、約４３０℃の熱処理を行った実験用ウェハでは、接触抵抗は、約７１Ω〜約８５Ωであった。

また、接触抵抗を測定した半導体素子と同一の半導体素子を用いて、アノードショットキー電極層２７およびｎ型エピタキシャル層１３からなるショットキーバリアダイオードの順方向電流ＩＦ＝約１０μＡにおける順方向電圧を測定した。その結果を図４に示す。

図４に示すように、熱処理温度が高くなるにしたがって、ショットキーバリアダイオードの順方向電圧が大きくなることが判明した。具体的には、約３８０℃の熱処理を行った実験用ウェハでは、ショットキーバリアダイオードの順方向電圧は、約４１３ｍＶ〜約４１９ｍＶであった。また、約４００℃の熱処理を行った実験用ウェハでは、ショットキーバリアダイオードの順方向電圧は、約４３２ｍＶ〜約４５２ｍＶであった。また、約４３０℃の熱処理を行った実験用ウェハでは、ショットキーバリアダイオードの順方向電圧は、約４４６ｍＶ〜約４８０ｍＶであった。

以上のように、抵抗オーミック電極層２６ａ〜２６ｄのｐ⁺型ベース拡散層１９ａ〜１９ｄに対する接触抵抗、および、ショットキーバリアダイオードの順方向電圧は、共に熱処理温度に強く依存していることが判明した。また、同一の半導体素子における抵抗オーミック電極層２６ａ〜２６ｄのｐ⁺型ベース拡散層１９ａ〜１９ｄに対する接触抵抗と、ショットキーバリアダイオードの順方向電圧との相関関係を、図５に示す。図５に示すように、抵抗オーミック電極層２６ａ〜２６ｄのｐ⁺型ベース拡散層１９ａ〜１９ｄに対する接触抵抗が大きい場合、ショットキーバリアダイオードの順方向電圧が小さくなるとともに、接触抵抗が小さい場合、ショットキーバリアダイオードの順方向電圧が大きくなることが判明した。

次に、後工程の熱処理を擬似的に再現するために、上記と同一の半導体素子を、オーブンを用いて約２００℃の温度で約１８０分間熱処理を行った。そして、抵抗オーミック電極層２６ａ〜２６ｄのｐ⁺型ベース拡散層１９ａ〜１９ｄに対する接触抵抗を、接触抵抗テストパターンを用いて４端子法により測定した。約２００℃の熱処理の前後における接触抵抗の変動を、図６に示す。

図６に示すように、約２００℃の熱処理前における接触抵抗が約１１０Ωよりも小さい場合は、約２００℃の熱処理を行なっても接触抵抗が変動しにくく、その一方、約２００℃の熱処理前における接触抵抗が約１５０Ω以上である場合は、約２００℃の熱処理により接触抵抗が増加しやすいことが判明した。具体的には、約２００℃の熱処理前における接触抵抗が約７１Ω〜約１０６Ωである場合は、約２００℃の熱処理後における接触抵抗は約７１Ω〜約１１１Ωになった。また、約２００℃の熱処理前における接触抵抗が約１５０Ω〜約１７４Ωである場合は、約２００℃の熱処理後における接触抵抗は約２３５Ω〜約２９２Ωになった。

ここで、約２００℃の熱処理（後工程）前において、安定化電源用ＩＣの抵抗オーミック電極層２６ａ〜２６ｄのｐ⁺型ベース拡散層１９ａ〜１９ｄに対する４つの接触抵抗Ｒｃ１〜Ｒｃ４（図２参照）のうちの３つの接触抵抗Ｒｃ１〜Ｒｃ３が、たとえば約８０Ωになるとともに、１つの接触抵抗Ｒｃ４が、たとえば約１５０Ωになったと仮定した場合、抵抗ＲａおよびＲｂがそれぞれ、たとえば約４８４０Ωおよび約８０９０Ωとすれば、抵抗素子３ａの抵抗Ｒ１は、約５０００Ω（約４８４０Ω＋約８０Ω＋約８０Ω）になるとともに、抵抗素子３ｂの抵抗Ｒ２は、約８３２０Ω（約８０９０Ω＋約８０Ω＋約１５０Ω）になる。これにより、基準電圧（Ｖｒｅｆ）を、たとえば約１．２４５Ｖとすると、上記式（１）を用いれば、出力電圧（Ｖｏ）は、約３．３１６Ｖになる。

そして、約２００℃の熱処理（後工程）後において、安定化電源用ＩＣの抵抗オーミック電極層２６ａ〜２６ｄのｐ⁺型ベース拡散層１９ａ〜１９ｄに対する４つの接触抵抗Ｒｃ１〜Ｒｃ４のうちの３つの接触抵抗Ｒｃ１〜Ｒｃ３が約８０Ωのままであるとともに、１つの接触抵抗Ｒｃ４が、たとえば約３００Ωに増加したと仮定した場合、抵抗素子３ａの抵抗Ｒ１は、約５０００Ω（約４８４０Ω＋約８０Ω＋約８０Ω）のままであるとともに、抵抗素子３ｂの抵抗Ｒ２は、約８４７０Ω（約８０９０Ω＋約８０Ω＋約３００Ω）に増加する。これにより、基準電圧（Ｖｒｅｆ）を、たとえば約１．２４５Ｖとすると、上記式（１）を用いれば、出力電圧（Ｖｏ）は、約３．３５４Ｖに増加する。

すなわち、約２００℃の熱処理（後工程）の前後において、出力電圧（Ｖｏ）が約１．１％（＝（３．３５４／３．３１６−１）×１００）増加する。安定化電源用ＩＣでは、一般的に約±２％以内の出力電圧精度が要求されているので、約２００℃の熱処理（後工程）前のウェハ状態における電気特性検査において良品であると判断された安定化電源用ＩＣであっても、接触抵抗が大きい場合（約１５０Ω以上の場合）には、後工程後のパッケージ状態における最終の電気特性検査で不良品になる可能性が大きいと考えられる。

また、図５に示したように、約２００℃の熱処理（後工程）前における接触抵抗が約１５０Ω以上である場合は、ショットキーバリアダイオードの順方向電圧は約４２０ｍＶ以下になるので、後工程前のウェハ状態における電気特性検査において、ショットキーバリアダイオードの順方向電圧が約４２０ｍＶよりも大きい場合は、安定化電源用ＩＣが良品であると考えられ、約４２０ｍＶ以下である場合は、不良品になると考えられる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、安定化電源用ＩＣに適用した例について示したが、本発明はこれに限らず、安定化電源用ＩＣ以外の半導体装置に適用してもよい。

また、上記実施形態では、ショットキーバリアダイオードの順方向電圧のしきい値電圧を、約４２０ｍＶにした例について示したが、本発明はこれに限らず、ショットキーバリアダイオードの順方向電圧のしきい値電圧を、約４２０ｍＶ以外の値にしてもよい。ショットキーバリアダイオードの順方向電圧は、アノードショットキー電極層とｎ型エピタキシャル層との接触面積によって変化するので、アノードショットキー電極層とｎ型エピタキシャル層との接触面積が、たとえば約２５００μｍ²である場合、ショットキーバリアダイオードの順方向電圧のしきい値電圧を、約３８０ｍＶにしてもよい。

また、上記実施形態では、ショットキーバリアダイオードに約１０μＡの順方向電流ＩＦを通電した例について示したが、本発明はこれに限らず、ショットキーバリアダイオードに通電する順方向電流ＩＦを、約１０μＡ以外の値にしてもよい。ショットキーバリアダイオードの順方向電圧特性は、ショットキーバリアダイオードの製造条件や、アノードショットキー電極層とｎ型エピタキシャル層との接触面積などによって変化するので、予めショットキーバリアダイオードの順方向電圧特性（波形）を評価して、ショットキーバリアダイオードに通電する順方向電流ＩＦを適正化すればよい。

また、上記実施形態では、電極層（アノードショットキー電極層２７、エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）を、Ａｌ−Ｓｉにより形成した例について示したが、本発明はこれに限らず、電極層（アノードショットキー電極層２７、エミッタオーミック電極層２３、ベースオーミック電極層２４、コレクタオーミック電極層２５および抵抗オーミック電極層２６ａ〜２６ｄ）を、Ａｌにより形成してもよい。この場合、図７に示すように、ショットキーバリアダイオードに約１０μＡの順方向電流ＩＦを通電すると、ショットキーバリアダイオードの順方向電圧が約３５０ｍＶよりも大きい場合には、接触抵抗が約１１０Ωよりも小さくなりオーミック接触が良好である一方、順方向電圧が約３５０ｍＶ以下である場合には、接触抵抗が約１５０Ωよりも大きくなりオーミック接触が良好でないので、ショットキーバリアダイオードの順方向電圧のしきい値電圧を、約３５０ｍＶにすればよい。なお、図７は、電極層をＡｌにより形成した場合におけるショットキーバリアダイオードの順方向電圧とオーミック電極層の接触抵抗との関係を示した図であり、前述した実験と同様の実験を行って得た結果である。

また、上記実施形態では、ショットキーバリアダイオードのアノードショットキー電極層とｎ型エピタキシャル層との接触面積を約６２５μｍ²にした例について示したが、本発明はこれに限らず、ショットキーバリアダイオードのアノードショットキー電極層とｎ型エピタキシャル層との接触面積を約６２５μｍ²以外の値にしてもよい。この場合、接触面積を約６２５μｍ²よりも大きくするのが好ましい。

また、上記実施形態では、トランジスタ形成領域にｎｐｎトランジスタを形成した例について示したが、本発明はこれに限らず、ｐｎｐトランジスタであっても良い。

また、ショットキーバリアダイオードの順方向電圧を測定するために、必要に応じて、電極取出用配線と接触抵抗テストパターンとを設けてもよい。

本発明の一実施形態による安定化電源用ＩＣの回路構成を示したブロック図である。 本発明の一実施形態による安定化電源用ＩＣの一部の構造を示した断面図である。 熱処理温度とオーミック電極層の接触抵抗との関係を示した図である。 熱処理温度とショットキーバリアダイオードの順方向電圧との関係を示した図である。 ショットキーバリアダイオードの順方向電圧とオーミック電極層の接触抵抗との関係を示した図である。 約２００℃の熱処理の前後におけるオーミック電極層の接触抵抗の変動を示した図である。 電極層をＡｌにより形成した場合におけるショットキーバリアダイオードの順方向電圧とオーミック電極層の接触抵抗との関係を示した図である。 オーミック電極層を備えた安定化電源用ＩＣの代表的な回路構成を示したブロック図である。 図８に示した安定化電源用ＩＣの一部の構造を示した断面図である。

符号の説明

１３ ｎ型エピタキシャル層（第１半導体層）
１５ｂ ｐ⁺型ベース拡散層（第２半導体層）
１７ ｎ⁺型エミッタ拡散層（第２半導体層）
１８ ｎ⁺型コレクタ補償拡散層（第２半導体層）
１９ａ、１９ｂ、１９ｃ、１９ｄ ｐ⁺型ベース拡散層（第２半導体層）
２３ エミッタオーミック電極層（オーミック電極層）
２４ ベースオーミック電極層（オーミック電極層）
２５ コレクタオーミック電極層（オーミック電極層）
２６ａ、２６ｂ、２６ｃ、２６ｄ 抵抗オーミック電極層（オーミック電極層）
２７ アノードショットキー電極層（導電層）

Claims (13)

1. 第１半導体層および導電層からなるショットキーバリアダイオードの電気特性を測定する工程と、
   前記導電層と同時に形成され、第２半導体層にオーミック接触されるオーミック電極層の品質を、前記ショットキーバリアダイオードの電気特性により評価する工程とを備えることを特徴とする半導体装置の品質評価方法。
2. 前記ショットキーバリアダイオードの電気特性を測定する工程は、前記ショットキーバリアダイオードに所定の大きさの順方向電流を通電するとともに、前記ショットキーバリアダイオードに生じる順方向電圧を測定する工程を含むことを特徴とする請求項１に記載の半導体装置の品質評価方法。
3. 前記オーミック電極層の品質を評価する工程は、前記ショットキーバリアダイオードの電気特性である順方向電圧が、しきい値電圧以上、または、しきい値電圧よりも大きい場合に、前記オーミック電極層の品質が良好であると判断する工程を含むことを特徴とする請求項２に記載の半導体装置の品質評価方法。
4. 前記導電層および前記オーミック電極層は、Ａｌ−Ｓｉにより構成されていることを特徴とする請求項２または３に記載の半導体装置の品質評価方法。
5. 前記ショットキーバリアダイオードの電気特性である順方向電圧のしきい値電圧は、前記ショットキーバリアダイオードに１０μＡの順方向電流を通電する場合、４２０ｍＶであることを特徴とする請求項４に記載の半導体装置の品質評価方法。
6. 前記導電層および前記オーミック電極層は、Ａｌにより構成されていることを特徴とする請求項２または３に記載の半導体装置の品質評価方法。
7. 前記ショットキーバリアダイオードの電気特性である順方向電圧のしきい値電圧は、前記ショットキーバリアダイオードに１０μＡの順方向電流を通電する場合、３５０ｍＶであることを特徴とする請求項６に記載の半導体装置の品質評価方法。
8. 前記ショットキーバリアダイオードは、半導体装置に形成される回路を構成する素子の一部であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置の品質評価方法。
9. 前記ショットキーバリアダイオードには、ガードリングが形成されていないことを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の品質評価方法。
10. 前記ショットキーバリアダイオードの前記第１半導体層と前記導電層との接触面積は、６２５μｍ²以上であることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の品質評価方法。
11. 前記オーミック電極層の品質を評価する工程は、ウェハ状態において、前記オーミック電極層の品質を評価する工程を含むことを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置の品質評価方法。
12. 第１半導体層および第２半導体層上にそれぞれ同時に導電層およびオーミック電極層を形成することにより、前記第１半導体層および前記導電層からなるショットキーバリアダイオードと、前記第２半導体層にオーミック接触されるオーミック電極層とを形成する工程と、
    上記請求項１〜１１のいずれか１項に記載の半導体装置の品質評価方法を用いて、前記オーミック電極層の品質を評価する工程とを備えることを特徴とする半導体装置の製造方法。
13. 前記半導体装置は、安定化電源用ＩＣであることを特徴とする請求項１２に記載の半導体装置の製造方法。

Images