JP2019125642A - 半導体装置の評価装置 - Google Patents

半導体装置の評価装置 Download PDF

Info

Publication number
JP2019125642A
JP2019125642A JP2018004076A JP2018004076A JP2019125642A JP 2019125642 A JP2019125642 A JP 2019125642A JP 2018004076 A JP2018004076 A JP 2018004076A JP 2018004076 A JP2018004076 A JP 2018004076A JP 2019125642 A JP2019125642 A JP 2019125642A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor device
wiring
conductive chuck
chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018004076A
Other languages
English (en)
Other versions
JP6962205B2 (ja
Inventor
大槻 剛
Takeshi Otsuki
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018004076A priority Critical patent/JP6962205B2/ja
Publication of JP2019125642A publication Critical patent/JP2019125642A/ja
Application granted granted Critical
Publication of JP6962205B2 publication Critical patent/JP6962205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】本発明は、低抵抗の特性を示す半導体装置の評価において、オンウエーハでの評価を可能とするために、寄生抵抗を低減できる半導体装置の評価装置を提供するものである。【解決手段】ウエーハ上に形成された半導体装置の電気特性をオンウエーハで評価するための半導体装置の評価装置であって、前記ウエーハを保持するための導電性チャック、電気特性測定器、前記電気特性測定器と前記ウエーハ上に形成された半導体装置を接続するための第1の配線、及び前記電気特性測定器と前記導電性チャックを接続する第2の配線を具備し、前記導電性チャックに前記半導体装置が形成されたウエーハを保持することによって回路が形成されるものであって、前記第2の配線が分岐を有し、前記導電性チャックと複数の接続点で接続されているものであることを特徴とする半導体装置の評価装置。【選択図】図1

Description

本発明は半導体基板上に作製されたデバイスの電気特性を評価する装置に関するものである。
シリコン基板をはじめとする半導体基板に、MOS (Metal oxide Semiconductor)構造や、PN接合をはじめとした各種デバイス構造が形成される。これらの素子特性そのものや、素子特性から得られる半導体基板特性などの評価は、開発・製造を問わず重要である。
これらの素子特性評価において、流れる電流の大きさという観点から整理すると、MOSの酸化膜絶縁特性やPN接合の逆方向リーク電流のような、いわゆる微小電流を対象とする場合と、PN接合の順方向電流特性のように、比較的大きな電流を対象とする場合がある。
大電流用途としては、車載用をはじめとしたパワー半導体がある。接合を利用したダイオードや、IBGTなどである。これらの特性には、静特性としてオン電圧(Vf)や、動特性としてスイッチング特性等がある。これらの特性は、デバイス構造(設計)に依存するのはもちろんのことであるが、ライフタイムコントロールを行う上で、電子線をはじめとした粒子線を照射し、アニールする工程が行われる。このことから分かるように、順方向特性のような大電流デバイスにおいても、半導体材料の特性が大きく影響する。
特許文献1には、実際にライフタイムコントロールを行った場合に、粒子線にて生じた欠陥(空孔)と基板の酸素が影響することが開示されているし、特許文献2には、これら基板に含まれる酸素等の影響を低減する方法が開示されている。これら特許文献には、主に、動特性としてスイッチング特性に注目して記述がなされているが、非特許文献1には、静特性(Vf)への基板からの影響が記述されており、酸素の影響が示唆されている。
微小電流の場合は、素子そのものが非常に大きな抵抗を示し、測定回路(テスター、配線、素子)中で一番大きな抵抗を示すのが素子そのものであるために、回路の寄生抵抗というものを考慮する必要はない(ノイズ対策、外乱の排除は非常に重要であるが)。一方で、PN接合の順方向電流のように、素子のそのものの抵抗が低くなってくると、ノイズという観点からは、対策が不要になり、測定が簡単になる反面、測定回路中で一番抵抗が大きい箇所が配線となることが多く、素子そのものの特性が評価できているか、注意が必要である。すなわち寄生抵抗の影響が無視できなくなる。
このような寄生抵抗の影響を排除する方法として、ウエーハ上に作製したデバイスをダイシング(切り出し)して、配線・パッケージをしてから、上記のような特性評価を行う方法がある。しかし、配線まで進めるとなると、ダイシングや配線(ボンディング)等々の工程が必要となり、製品の場合は、もしこの切り出したサンプルが不良であった場合は、不良品を加工するというロスが生じることになる。また評価のためとしても、評価結果を得るために、長時間を要することとなる。そのために、ダイシング・ボンディング工程を必要としない、いわゆるオンウエーハでの測定・評価が必要である。
WO2016/035531 特開2007−251003
K. Takano et. al., "Study about Si Wafer (Mother) Material for High Speed LPT−CSTBTTM Based on Electrical and Physical Analysis", Proceedings of the 27th International Symposium on Power Semiconductor Devices & IC’s, May 10−14, 2015, Kowloon Shangri−La, Hong Kong
以上の内容を踏まえ、本発明は、低抵抗の特性を示す半導体装置の評価において、オンウエーハでの評価を可能とするために、寄生抵抗を低減できる半導体装置の評価装置を提供するものである。オンウエーハ測定では、ウエーハをチャックして測定する際に、寄生抵抗を低減することが大変重要である。
上記課題を達成するために、本発明では、ウエーハ上に形成された半導体装置の電気特性をオンウエーハで評価するための半導体装置の評価装置であって、前記ウエーハを保持するための導電性チャック、電気特性測定器、前記電気特性測定器と前記ウエーハ上に形成された半導体装置を接続するための第1の配線、及び前記電気特性測定器と前記導電性チャックを接続する第2の配線を具備し、前記導電性チャックに前記半導体装置が形成されたウエーハを保持することによって回路が形成されるものであって、前記第2の配線が分岐を有し、前記導電性チャックと複数の接続点で接続されているものである半導体装置の評価装置を提供する。
このような半導体装置の評価装置であれば、導電性チャックそのものの持つ抵抗(寄生抵抗)を排除することが可能となる。
また、前記複数の接続点のピッチが、前記ウエーハ上に形成された半導体装置のパターンピッチと同じであることが好ましい。
このような複数の接続点のピッチであれば、導電性チャックのどこに半導体装置(素子)があっても、寄生抵抗の影響を考慮することなく測定が可能となり、面内分布の取得や、全数測定がオンウエーハの状態で可能となる。
以上説明したように、本発明の半導体装置の評価装置により、導電性チャックの寄生抵抗の影響を低減することで、大電流が流れる半導体装置であっても、オンウエーハの状態で特性評価が可能となり、測定時間の短縮、不良品にかけるコストを低減することが可能となる。
本発明の半導体装置の評価装置の一例を示す概略図(ウエーハ保持部が斜視図)である。 本発明の半導体装置の評価装置の一例を示す概略図(ウエーハ保持部が断面図)である。 従来の半導体装置の評価装置の一例を示す概略図(ウエーハ保持部が斜視図)である。 従来の半導体装置の評価装置の一例を示す概略図(ウエーハ保持部が断面図)である。 (a)従来技術の説明に用いる、ウエーハ上の半導体装置の位置を示すための概略図である。(b)従来技術における、PN接合の順方向特性を測定した際の接続点からの距離を変えた時のIVカーブの一例を示す図である。(c)従来技術における、PN接合の順方向特性を測定した際の接続点からの距離を変えた時のVf特性の一例を示す図である。 (a)実施例における、PN接合の順方向特性を測定した際のチャック内の位置を変えた時のVf特性を示す図である。(b)実施例における、Oi(ppma)とVfの関係(基板酸素濃度特性)を示す図である。 (a)比較例における、PN接合の順方向特性を測定した際の接続点からの距離を変えた時のVf特性を示す図である。(b)比較例における、Oi(ppma)とVfの関係(基板酸素濃度特性)を示す図である。
上述のように、低抵抗の特性を示す半導体装置の評価において、オンウエーハでの評価を可能とするために、寄生抵抗を低減できる半導体装置の評価装置の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、電気特性測定器と導電性チャックを接続する配線を、分岐を有するものとし、導電性チャックに複数の接続点を設けることによって、導電性チャックの寄生抵抗を低減できることを見出し、本発明を完成させた。
即ち、本発明は、ウエーハ上に形成された半導体装置の電気特性をオンウエーハで評価するための半導体装置の評価装置であって、前記ウエーハを保持するための導電性チャック、電気特性測定器、前記電気特性測定器と前記ウエーハ上に形成された半導体装置を接続するための第1の配線、及び前記電気特性測定器と前記導電性チャックを接続する第2の配線を具備し、前記導電性チャックに前記半導体装置が形成されたウエーハを保持することによって回路が形成されるものであって、前記第2の配線が分岐を有し、前記導電性チャックと複数の接続点で接続されているものである半導体装置の評価装置である。
以下、本発明について図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
本発明の半導体装置の評価装置は、例えば、図1、図2のような構成とすることができる。図1、図2において、本発明の半導体装置の評価装置1は、導電性チャック2、電気特性測定器3、第1の配線4、分岐を有する第2の配線5から構成され、導電性チャック2と第2の配線5とが複数の接続点6で接続されているものである。
測定時には、半導体装置を形成したウエーハ7は、導電性チャック2の上に保持される。そしてウエーハ7に形成された半導体装置10に第1の配線4を接触させる。
本発明で用いるウエーハを保持するチャックは導電性を有するため、保持するウエーハと電気的に接続される。すなわち、第1の配線4、電気特性測定器3、第2の配線5、導電性チャック2、及び半導体装置10を形成したウエーハ7とが回路を形成することによって、半導体装置の電気特性の評価が可能となる。
本発明において、導電性チャックは電気伝導性を有するものであれば特に限定はされないが、金属製であることが好ましい。電気特性測定器としては、特に限定されず、種々の測定器を用いることができる。第1の配線と第2の配線としては、電気伝導性を有する材質でできているものであれば特に限定はされず、また、形状としても、線状、棒状など、種々の形状のものを組み合わせて用いてもよい。尚、第1の配線は、先端(半導体装置と接する方)にニードルを備えたものであってもよい。
本発明において、導電性チャック2と分岐を有する第2の配線5との複数の接続点6は、導電性チャック2の底部に形成されたものであることが好ましい。このとき、導電性チャックの底部に穴を開けて配線を接続してもよいし、底部に穴を開けることなく導電性チャックの底部に複数個所配線するだけとしてもよい。
このような半導体装置の評価装置であれば、導電性チャックそのものの持つ抵抗(寄生抵抗)を排除することが可能となる。
この場合、複数の接続点のピッチが、ウエーハ上に形成された半導体装置のパターンピッチと同じであること、すなわち、ウエーハ上に形成された半導体装置一つ一つに対応するように接続点を設けることが好ましい。
このような複数の接続点のピッチであれば、導電性チャックのどこに半導体装置(素子)があっても、寄生抵抗の影響を考慮することなく測定が可能となり、面内分布の取得や、全数測定がオンウエーハの状態で可能となる。
以下、本発明の効果について、従来技術との比較を行い、更に詳細に説明する。
図3及び図4に従来から使用される一般的なオンウエーハでの素子特性評価に用いられる半導体装置の評価装置の構成を示す。従来の半導体装置の評価装置8において、電気特性測定器3(テスター)からの片方の配線(第1の配線4)を、ウエーハ7上から半導体装置(不図示)に、導電性の材料でできたニードル等(不図示)を用いて接触させる。電気特性測定器3からのもう片方の端子(第2の配線5´)は、ウエーハ7を搭載した金属製の導電性チャック2に接続される。このように、従来の半導体装置の評価装置は、導電性チャック2の外周部の1か所のみに接続点が設けられたものである。
このとき、導電性チャック外周部と導電性チャック中心部、すなわち、ウエーハ中心部等までの距離が存在し、この配線接続部からの距離が、すなわち寄生抵抗として影響することがある。もちろん半導体装置が低電流特性を示すものであれば、これらの寄生抵抗は影響しないが、高電流を流すことが出来る半導体装置の場合は、半導体装置の特性よりも、この導電性チャックの抵抗(寄生抵抗)が影響してしまうことがある。
例えば、図5(a)に示すように、導電性チャック端部(外周部)の1点に配線を接続し、この配線接続位置からの距離を図5(a)中の(1)〜(3)のように変化させて同一素子の電気特性を評価した場合、図5(b)に示すように、導電性チャック内での位置によって、電流電圧特性が変化する。また、電流値が0.04Aのときの電圧をVfとして算出し、チャック位置との関係をプロットすると、配線接続位置からの距離が離れるに従いVfが上昇していることが分かる(図5(c))。言いかえると、同一電圧で比較すると、流れる電流値が小さくなっていることが分かる。
このように導電性のウエーハチャックであっても、配線接続位置からの距離によって電気特性が異なる理由は、導電性チャックの構造によるものであり、形状によって影響の度合いは変化する。
これに対し、本発明の半導体装置の評価装置は、第2の配線が分岐を有し、導電性チャックと複数の接続点で接続されているものである。例えば、導電性チャックの底部に第2の配線との複数の接続点を設けることで、半導体装置がウエーハ上のどの位置に形成されていたとしても、複数の接続点のうちのいずれかの接続点と、その半導体装置との距離が近くなり得るため、導電性チャックの寄生抵抗の影響を低減することができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
[実施例]
210mmの直径をもつSUS製のウエーハチャック(導電性チャック)を準備した。このチャックに25mm間隔で内径5mmの穴をあけ、これに直径5mmの銅で出来た棒を差し込み、この棒の端部にテスター(電気特性測定器)からの配線を接続して、半導体装置の評価装置とした(図1及び図2参照)。
基板酸素濃度が2〜4ppma(JEIDA)程度の低酸素濃度で、抵抗率10Ω・cmのボロンドープ、直径200mmのウエーハ(シリコン基板)を準備した、まずこれをPyro雰囲気1000℃・90分の熱処理で200nmの酸化膜を形成した。こののち、レジストを塗布し、フォトリソグラフィーを行い、レジスト付きウエーハをバッファードHF溶液にて酸化膜エッチングし、硫酸過酸化水素混合液にてレジストを除去後、RCA洗浄を実施した。このウエーハに加速電圧55KeV、ドーズ量2×1012atoms/cmでボロンをイオン注入し、窒素雰囲気下、1000℃で回復アニール後、リンガラスを塗布拡散し、リンを表面より拡散することで、PN接合を形成した。
このようにしてウエーハ上に形成した所定のPN接合を特定し、導電性チャック上のPN接合の位置をウエーハ中心から±100mmの範囲内で変化させて選定して、順方向電圧を印加した時の順方向電流を測定し、電流値が0.04Aのときの電圧をVfとして取得し、チャック内の位置依存性が無いか確認したところ、図6(a)に示すように位置による差が無い事が示された。
さらに、酸素濃度Oi(ppma)を変えたウエーハについて、上記のようにして形成したPN接合に順方向電圧を印加した時の順方向電流を測定し、電流値が0.01Aのときの電圧をVfとして取得した。このVfと酸素濃度の関係を図6(b)に示す。この場合、酸素濃度とのよい相関関係を得ることができている。
[比較例]
210mmの直径をもつSUS製の導電性チャックを準備した。このチャックの端部(外周部)にテスターからの配線を接続して、半導体装置の評価装置とした(図3及び図4参照)。
基板酸素濃度が2〜4ppma(JEIDA)程度の低酸素濃度で、抵抗率10Ω・cmのボロンドープ、直径200mmのウエーハ(シリコン基板)を準備した、まずこれをPyro雰囲気1000℃・90分の熱処理で200nmの酸化膜を形成した。こののち、レジストを塗布し、フォトリソグラフィーを行い、レジスト付きウエーハをバッファードHF溶液にて酸化膜エッチングし、硫酸過酸化水素混合液にてレジストを除去後、RCA洗浄を実施した。このウエーハに加速電圧55KeV、ドーズ量2×1012atoms/cmでボロンをイオン注入し、窒素雰囲気下、1000℃で回復アニール後、リンガラスを塗布拡散し、リンを表面より拡散することで、PN接合を形成した。
このようにしてウエーハ上に形成した所定のPN接合を特定し、導電性チャック上のPN接合の位置をウエーハ中心から±100mmの範囲内(すなわち、配線を接続した位置から最大200mm離れた範囲)で変化させて選定して、順方向電圧を印加した時の順方向電流を測定し、電流値が0.04Aのときの電圧をVfとして取得し、チャック内の位置依存性が無いか確認したところ、図7(a)に示すようにチャックに接続した配線部からの距離によってVfが変動する傾向が得られた。
さらに、酸素濃度Oi(ppma)を変えたウエーハについて、上記のようにして形成したPN接合に順方向電圧を印加した時の順方向電流を測定し、電流値が0.01Aのときの電圧をVfとして取得した。このVfと酸素濃度の関係を図7(b)に示す。この場合、酸素濃度との関係が不明確であり、ウエーハチャックの寄生抵抗が影響していると考えられる。
以上のように、本発明の半導体装置の評価装置であれば、低抵抗の特性を示す半導体装置の評価において、オンウエーハでの評価を可能とするために、寄生抵抗を低減できることが明らかになった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…本発明の半導体装置の評価装置、 2…導電性チャック、 3…電気特性測定器、
4…第1の配線、 5、5´…第2の配線、 6…接続点、 7…ウエーハ、
8…従来の半導体装置の評価装置、 10…半導体装置。

Claims (2)

  1. ウエーハ上に形成された半導体装置の電気特性をオンウエーハで評価するための半導体装置の評価装置であって、
    前記ウエーハを保持するための導電性チャック、電気特性測定器、前記電気特性測定器と前記ウエーハ上に形成された半導体装置を接続するための第1の配線、及び前記電気特性測定器と前記導電性チャックを接続する第2の配線を具備し、前記導電性チャックに前記半導体装置が形成されたウエーハを保持することによって回路が形成されるものであって、
    前記第2の配線が分岐を有し、前記導電性チャックと複数の接続点で接続されているものであることを特徴とする半導体装置の評価装置。
  2. 前記複数の接続点のピッチが、前記ウエーハ上に形成された半導体装置のパターンピッチと同じであることを特徴とする請求項1に記載の半導体装置の評価装置。
JP2018004076A 2018-01-15 2018-01-15 半導体装置の評価装置 Active JP6962205B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018004076A JP6962205B2 (ja) 2018-01-15 2018-01-15 半導体装置の評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018004076A JP6962205B2 (ja) 2018-01-15 2018-01-15 半導体装置の評価装置

Publications (2)

Publication Number Publication Date
JP2019125642A true JP2019125642A (ja) 2019-07-25
JP6962205B2 JP6962205B2 (ja) 2021-11-05

Family

ID=67398963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018004076A Active JP6962205B2 (ja) 2018-01-15 2018-01-15 半導体装置の評価装置

Country Status (1)

Country Link
JP (1) JP6962205B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022074952A1 (ja) * 2020-10-05 2022-04-14 三菱電機株式会社 半導体試験装置および半導体試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022074952A1 (ja) * 2020-10-05 2022-04-14 三菱電機株式会社 半導体試験装置および半導体試験方法
JP7479498B2 (ja) 2020-10-05 2024-05-08 三菱電機株式会社 半導体試験装置および半導体試験方法

Also Published As

Publication number Publication date
JP6962205B2 (ja) 2021-11-05

Similar Documents

Publication Publication Date Title
CN107037350B (zh) 具有监控链及测试导线的集成电路测试结构
KR102134193B1 (ko) 콘택트 프로브 및 전기 접속 지그
US11333702B2 (en) Semiconductor device test method
US9875964B2 (en) Semiconductor device components and methods
US20120181615A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP6962205B2 (ja) 半導体装置の評価装置
JP2005303321A (ja) 非侵入プローブで半導体ウエハを検査する方法
US20110248379A1 (en) Semiconductor device and method for manufacturing the same
US9831139B2 (en) Test structure and method of manufacturing structure including the same
US8415663B2 (en) System and method for test structure on a wafer
US9935021B2 (en) Method for evaluating a semiconductor wafer
TWI414031B (zh) Evaluation Method of SOI Wafer
JP2014183136A (ja) 炭化珪素チップ、炭化珪素ウエハ、炭化珪素チップの試験方法、炭化珪素ウエハの試験方法
CN113777405B (zh) 测试方法
CN107845599A (zh) 晶片吸盘、使用所述晶片吸盘以及用于测试半导体晶片的方法
US20150070039A1 (en) Apparatus of measuring semiconductor device
TWI619186B (zh) 用於監測半導體製造之方法及裝置
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
JP2008016707A (ja) 半導体装置及びその検査方法
JP2009016733A (ja) 半導体装置の品質評価方法および製造方法
JP7319494B2 (ja) 半導体装置、半導体装置の検査装置、及び、半導体装置の検査方法
JP2007281383A (ja) 半導体装置の製造方法
JP2023035465A (ja) 試験方法および製造方法
US8686564B2 (en) Semiconductor device
JP2013029432A (ja) プローブ針

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210927

R150 Certificate of patent or registration of utility model

Ref document number: 6962205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150