CN107037350B - 具有监控链及测试导线的集成电路测试结构 - Google Patents

具有监控链及测试导线的集成电路测试结构 Download PDF

Info

Publication number
CN107037350B
CN107037350B CN201610849441.8A CN201610849441A CN107037350B CN 107037350 B CN107037350 B CN 107037350B CN 201610849441 A CN201610849441 A CN 201610849441A CN 107037350 B CN107037350 B CN 107037350B
Authority
CN
China
Prior art keywords
metal layer
test
test lead
layer grade
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610849441.8A
Other languages
English (en)
Other versions
CN107037350A (zh
Inventor
A·T·金
C·J·克里斯琴森
王平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107037350A publication Critical patent/CN107037350A/zh
Application granted granted Critical
Publication of CN107037350B publication Critical patent/CN107037350B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)

Abstract

本发明涉及具有监控链及测试导线的集成电路测试结构。本发明的态样提供一种集成电路(integrated circuit；IC)测试结构。依据本发明的IC测试结构可包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第二测试导线与该监控链及该第一测试导线电性绝缘，以及其中，该第一方向不同于该第二方向。

Description

具有监控链及测试导线的集成电路测试结构
技术领域
本文中所揭露的主题涉及用于集成电路(integrated circuit；IC)的方法及测试结构。尤其，本发明的态样涉及可测量IC芯片及其组件(例如金属层级层以及其中的层间介电质)的可靠性的测试及监控结构。
背景技术
特定装置的各IC可由位于半导体衬底材料的一个或多个芯片上的数十亿互连装置例如晶体管、电阻器、电容器以及二极管组成。包括IC的产品的质量及可行性可至少部分依赖于用以制造该IC以及其中各种组件的结构的技术。IC的制造可包括两个阶段：前端工艺(front-end-of-line；FEOL)制造方法以及后端工艺(back-end-of-line；BEOL)制造方法。FEOL通常包括执行于晶圆上直到并包括形成第一“金属层级”(也就是将数个半导体装置连接在一起的金属导线)的制造制造方法。BEOL通常包括形成该第一金属层级之后的制造制造方法，包括所有后续金属层级的形成。为了使所制造的装置具有较大的可扩展性及精密度，可改变金属层级的数目以适合特定的应用，例如提供四至六个金属层级，或者在另外的例子中提供多达16个或更多的金属层级。
两个或更多金属层级可通过使用垂直金属导线(也被称为“过孔”)电性互连。除其它中间金属层级以外，各过孔可穿过一个或多个层间介电材料区域。过孔可带来重大的制造挑战，因为单个断裂接触或电性短路可影响整个产品的操作。因此，在包括例如层间介电质特别薄的情况下以及在大量过孔的情况下，准确预测或以信号显示芯片级失效率可能尤为重要。传统的测试结构可包括长而交织的金属导线导电链。这些类型的测试结构可能为高电阻并引起失效率高估，因为测试电流与“漏”电流具有相似的量级。替代测试结构可能对电流变化更为敏感，但可能因其底层结构的不同而不测试最坏情形。
发明内容
本发明的第一态样提供一种集成电路(integrated circuit；IC)测试结构，该测试结构包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第二测试导线与该监控链及该第一测试导线电性绝缘，以及其中，该第一方向不同于该第二方向。
本发明的第二态样提供一种集成电路(IC)测试结构，该测试结构包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第一方向不同于该第二方向；互连过孔，与该第一测试导线及该第二测试导线的其中一条电性耦接，并自该第一金属层级延伸至该第二金属层级。
本发明的第三态样提供一种集成电路(IC)测试结构，该测试结构包括：监控链，其第一端通过分别位于第一金属层级及第二金属层级的其中一个内的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；多条第一测试导线，分别位于该第一金属层级内并沿第一方向延伸，其中，各该多条第一测试导线与该监控链电性绝缘并横向位于该多条金属导线的其中两条之间；以及多条第二测试导线，分别位于该第二金属层级内并沿第二方向延伸，其中，各该多条第二测试导线与该监控链电性绝缘并横向位于该多条金属导线的其中两条之间，以及其中，该第一方向不同于该第二方向。
附图说明
从下面参照附图所作的本发明的各种态样的详细说明将更容易理解本发明的这些及其它特征，该些附图显示本发明的各种实施例，其中：
图1显示依据本发明的实施例的IC测试结构在平面X-Y中的平面视图。
图2显示依据本发明的实施例的该IC测试结构在平面X-Z中的部分剖视图。
图3显示依据本发明的实施例的该IC测试结构在平面X-Z中的另一个部分剖视图。
图4显示依据本发明的实施例的另一个IC测试结构在平面X-Y中的平面视图。
图5显示依据本发明的实施例的又一个IC测试结构在平面X-Y中的平面视图。
应当注意，本发明的附图并非按比例绘制。该些附图意图仅显示本发明的典型态样，因此不应当被认为限制本发明的范围。该些附图中，类似的附图标记表示该些附图之间类似的元件。
具体实施方式
本发明的各种态样可提供集成电路(IC)测试结构，该结构提供对错误或缺陷的敏感性，以及测试各种各样测试状况(例如是否存在过孔至过孔和/或过孔至导线故障)的能力。在一个实施例中，依据本发明的IC测试结构可包括监控链(作为一个组件)，其第一端通过分别位于该IC的第一或第二金属层级内的金属导线与第二端电性连接。本文中所使用的术语“监控链”通常指由位于两个或更多金属层级层内的金属导线及过孔组成的电子电路，且其可被构造为包括蛇形结构。具有蛇形结构的监控链可包括例如横向和/或垂直包覆其它电路元件的部分，从而提供与其它电路元件邻近并电性隔离的电路。在材料失效的情况下，位于同一材料内的监控链可能断开并因此在经受测试电压时产生零电流。IC的该第一及第二金属层级可相互垂直隔开，且该监控链本身可被设为蛇形监控链，其中，例如，该第一金属层级内的金属导线分别沿第一方向延伸，而该第二金属层级内的各金属导线可分别沿不同的第二方向延伸。除该监控链以外，该IC测试结构还可包括位于该第一金属层级内但与该监控链电性绝缘的一条或多条第一测试导线，以使该第一测试导线基本平行于该第二金属层级内的该监控链的该金属导线延伸。该IC测试结构还可包括位于该第二金属层级内并沿该第二方向延伸但与该监控链及该第一测试导线电性绝缘的一条或多条第二测试导线。
请参照图1，其显示依据本发明的实施例的IC测试结构10的平面视图。IC测试结构10可位于IC芯片12内，该IC芯片可在其中包括多个层，这些层中的至少两层被分别设为第一及第二金属层级。在图1(加上图4及5)中，位于第一金属层级M1内的元件不用交叉影线表示，而位于第二金属层级MN内的元件用交叉影线表示。金属层级M1、MN的侧剖视图提供于图2及3中，并在本文中其它地方讨论，以进一步说明。作为直接相邻的金属层级或者具有中间金属及绝缘体层级(图1省略)位于其间，第一与第二金属层级M1、MN可相互垂直隔开(例如沿图2及3中所示的“Z”轴)。
IC测试结构10可包括监控链14，该监控链在第一端16与第二端18之间延伸，以形成具有蛇形路径的连续电路，包括IC芯片12的第一金属层级M1及第二金属层级MN内的部分。第一端16可与第一测试垫20电性耦接，而第二端18可与第二测试垫22电性耦接。尽管第一端16与第一测试垫20显示为位于第二金属层级MN中而第二端18及第二测试垫22显示为位于第一金属层级M1中，但应当理解，监控链14可开始并结束于相同的金属层级，但在其部分延伸穿过不同的金属层级。监控链14可包括多条金属导线24，各该金属导线可由任意当前已知或以后开发的电性导电材料组成，包括例如铜(Cu)、铝(Al)、银(Ag)、金(Au)、其组合等。在操作期间，测试电流和/或电压可施加于监控链14，以产生电性响应。自监控链14以及本文中所讨论的IC测试结构10的其它导电部分所产生的该电性响应可包括与IC芯片12的状态相关的任意类型信息，例如特定导线或电路何时断开，电阻变化发生于何时或何处等。测试过程中的该响应的任何变化可标示IC芯片12的结构问题，例如断裂或翘曲。因此，关于电路的电性信息可用以确定IC芯片12是否已在制造期间和/或部署后受损。例如通过编译有关IC芯片12上的各电路和/或导线的响应数据，编译自IC芯片12的各被测部分所获得的响应数据可执行测试结果的处理，以指出电性行为变化何时发生，并接着指出电性中断是否是因为例如特定区域中的电性短路或材料失效。
一组金属导线24可形成并位于电性绝缘或半导体材料层(例如半导体材料或电性绝缘介电材料区)内，以使金属导线24在与其接触的其它电性导电结构之间输电。位于第一金属层级M1内的金属导线24可沿第一方向(例如平行于Y轴)延伸，而位于第二金属层级MN内的金属导线24可沿不同于该第一方向的第二方向(例如平行于X轴)延伸。尽管该第一与第二方向在图1中示例显示为基本相互垂直，但应当理解，该第一与第二方向可相对彼此以任意非平行的角度取向。在不同金属层级(例如第一及第二金属层级M1、MN)内的金属导线24可通过分别垂直延伸于第一与第二金属层级M1、MN之间的过孔26相互电性连接。过孔26可由与各金属导线24相同的电性导电材料组成，或者可由一种或多种不同的导电材料组成。过孔26以不同的交叉影线显示，以标示各过孔26垂直延伸进入IC芯片12中。在一个实施例中，各过孔26可包括任意标准的导电金属(例如铜)，其上具有衬里材料(未图示)，例如氮化钽。
尽管监控链14可有效测量例如整个IC芯片12上的短路及开路，但第一与第二端16、18之间的监控链14的长度可影响监控链14对电流变化的敏感性，从而导致缺陷是否已发生的过度悲观测量。为补偿监控链14的这些属性，IC测试结构10可包括位于IC芯片12内的至少一条第一测试导线28以及至少一条第二测试导线30。一条或多条第一测试导线28可位于第一金属层级M1内，沿该第一方向取向，也就是平行于金属导线24。一条或多条第一测试导线28也可与监控链14电性绝缘，以在测试期间使其中的电流及电压的行为独立于监控链14。在包括多条第一测试导线28的情况下，第一脊导线32可将各第一测试导线28与第一测试导线垫34电性耦接，以测量例如一条或多条第一测试导线28与监控链14之间的电流和/或电压降。第一脊导线32可基本沿该第二方向(例如平行于X轴)或垂直于和/或不同于第一测试导线28的方向的另一方向延伸。在包括多条第二测试导线30的情况下，IC测试结构10可包括与第二测试导线垫38电性耦接的第二脊导线36。第二脊导线36可沿该第一方向(例如平行于Y轴)延伸，或者可除此以外，沿垂直于和/或不同于第二测试导线30的方向延伸。各第二测试导线30可与一条或多条第一测试导线28及监控链14电性断开，从而第二测试导线垫38可用以测量一条或多条第二测试导线30与监控链14之间的电流和/或电压行为。
在一个实施例中，一条或多条第一测试导线28、第一脊导线32和/或第一测试导线垫34可分别位于相同的金属层级(例如第一金属层级M1)中。第二测试导线30、第二脊导线36和/或第二测试导线垫38可分别位于不同的金属层级(例如第二金属层级MN)中。一条或多条第一与第二测试导线28、30可分别在相应导线对24之间横向延伸，而保持与金属导线24电性断开。以此配置，一条或多条第一及第二测试导线28、30可延伸穿过位于监控链14内的中间金属层级，从而降低IC测试结构10所需的空间量并提供额外的测试形式。第一及第二测试导线28、30可各自都不具有与其电性连接的过孔(例如过孔26)，从而第一及第二测试导线28、30可构成单个金属层级(例如第一或第二金属层级M1、MN)内的自包含测试元件。在操作期间，除通过监控链14整体测量IC芯片12的属性以外，通过在第一及第二测试垫20、22和/或第一及第二测试导线垫34、38上施加测试电压来测量IC芯片12的特定部分，可测试IC芯片12中的故障有无。
请参照图2，其显示IC测试结构10的部分侧剖视图。第一及第二金属层级M1、MN可通过一个或多个中间金属层级40(分别标记为例如M2、M3、M4、M5、MN-1)相互隔开。如符号MN及M1所暗示的那样，金属层的数目可依据所选择的实施以及后端工艺(BEOL)制造方法的任意要求而变化。IC测试结构10也可包括位于各中间金属层级40之间的层间介电质42。各层间介电质42可包括一种或多种电性绝缘物质，包括但不限于：氮化硅(Si3N4)，氧化硅(SiO2)，氟化SiO2(FSG)，氢化氧碳化硅(SiCOH)，多孔SiCOH，硼-磷-硅酸盐玻璃(BPSG)，倍半硅氧烷，包括硅(Si)、碳(C)、氧(O)和/或氢(H)原子的碳(C)掺杂氧化物(也就是有机硅酸盐)，热固性聚芳醚，SiLK(可从陶氏化学公司获得的一种聚芳醚)，包含可从JSR公司获得的聚合物材料的旋涂硅碳，其它低介电常数(<3.9)材料，或其层。在一些实施例中，还应当理解，不同的层间介电质42可由具有相应不同介电常数的不同材料组成。在一个实施例中，一个或多个过孔26可自一个金属层级延伸至相邻金属层级，以使第一金属层级M1(例如最低金属层级)中的一条或多条金属导线24可与第二金属层级MN(例如IC芯片12的最高金属层级)中的一条或多条金属导线24电性连接。
请参照图3，其显示本发明的一个实施例中的IC测试结构10的另一个部分剖视图。在图3中，以虚线表示层间介电质42，以标示在第一与第二金属层级M1、MN之间设置可变数目的中间金属层级40及介电层42。监控链14可形成延伸穿过第一及第二金属层级M1、MN的电路，过孔26将监控链14的各金属导线24耦接在一起。在第一金属层级M1内，一条或多条第一测试导线28可横向位于一组第一金属导线24之间，并可横向延伸入和/或出该页面的平面。类似地，第二测试导线30可横向位于第二金属层级MN内的一组第二金属导线30之间，并可横向延伸入和/或出该页面的平面。
现在请参照图4，其显示具有额外结构特征的IC测试结构10的实施例。尤其，监控链14可选择性地包括在监控链14的第一与第二端16、18之间与监控链14电性接触的一个或多个中间测试垫50。各中间测试垫50可位于相同的金属层级中(例如分别位于第一或第二金属层级M1、MN内)或者可位于不同的金属层级内。例如，在IC芯片12中的任意过孔26和/或层间介电质42(图2、3)失效以后，通过降低监控链14上的总电压降和/或允许部分测试监控链14，中间测试垫50可在IC测试结构10内提供额外的测试功能。通过增加IC芯片12内的测试组件的数目，且在第一及第二测试导线28、30保持与监控链14电性绝缘的情况下，中间测试垫50与第一和/或第二测试导线垫34、38一起可允许对IC芯片12的特定部分进行电性短路和/或泄漏测试。
请参照图5，其显示IC测试结构10的另一个实施例。IC测试结构10可包括例如将第一端16的第一测试垫20与第二端18的第二测试垫22电性连接的监控链14。除一条或多条第一及第二测试导线28、30以外，IC测试结构10可包括互连过孔52，该互连过孔将各测试导线28、30与另一金属层级电性连接。例如，互连过孔52可将第一金属层级M1的一条或多条第一测试导线28与第二金属层级MN的部分电性连接，同时互连过孔52可将第二金属层级MN的一条或多条第二测试导线30与第一金属层级M1的部分电性连接。尽管互连过孔52可将一条或多条第一及第二测试导线28、30与其它金属层级电性连接，但各测试导线28、30可与监控链14保持电性绝缘，以避免形成电性短路或合并独立测试元件。例如，如图5中所示，互连过孔52可在没有垂直邻近的测试导线28、30或监控链14的金属导线24的位置接触第一和/或第二测试导线28、30。除其它以外，包括于IC测试结构10中的互连过孔52可允许在IC测试结构10内的过孔至过孔测试，从而提供额外的材料应力或失效测量。
与IC测试结构10的其它实施例一样，互连过孔52可接触分别位于例如两条相应第一或第二测试导线28、30之间并与其基本平行延伸的多条第一及第二测试导线28、30的其中一条，以增加IC测试结构10的通用性及覆盖率。还应当理解，如适当的话，可组合图4与5中所示的实施例，从而可在单个实施中一并提供中间测试垫50(图4)与互连过孔52。另外，一些测试导线28、30可在其上不具有互连过孔52，以保持监控链14与第一和/或第二测试导线28、30之间的电性隔离。
本文中所述的本发明的实施例可提供数个技术及商业优点，其中一些在本文中示例说明。为测量电性短路、开路和/或其它属性例如介电可靠性，IC测试结构10的单个实施例可通过例如监控链14、一条或多条第一测试导线28以及一条或多条第二测试导线30提供多个测试源，同时降低监控链14及其它测试装置上的寄生电压降。另外，通过第一及第二测试导线28、30独立监控IC芯片12的状态的能力可提供有效确定监控链14内或(一般来说)IC芯片12内的电性短路或结构故障(例如监控链14产生无效响应(例如零电压或电流))的位置的测试结构。还应当理解，依据本发明的实施例所执行的测试可结合提供组合逻辑的电路来实施和/或使用。例如，依据IC测试结构10的设计及结构的预定属性，与IC测试结构10电性耦接的逻辑电路或等同测试装置可提供布尔属性来测试例如特定区域或层级中介电材料击穿的存在与否。
本文中所揭露的方法及结构提供就例如金属层级之间的层间介电材料(例如层间介电质42)的数目/宽度等因素测试IC芯片12的域可行性的结构。尤其，IC测试结构10可在其中包括高浓度过孔(例如过孔26)的IC芯片12的区域中提供可测试结构。通过使用本文中所述的IC测试结构10，可在制造期间和/或以后测量所提出的IC芯片12的属性，以确定例如产生较大域可行性的层间介电质42的尺寸或物理属性。例如，如果监控链14在特定区域内中断或断裂，则一条或多条第一及第二测试导线28、30可用以在采取正确行动或设计修改以前确定失效发生的特定位置或位置组。
本文中所使用的术语仅是出于说明特定实施例的目的，并非意图限制本发明。除非上下文中另外明确指出，否则本文中所使用的单数形式“一个”以及“该”也意图包括复数形式。另外，应当理解，术语“包括”用于本说明书中时表明所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件，和/或其群组。
所述权利要求中的所有手段或步骤加功能元素的相应结构、材料、动作及等同物意图包括结合具体请求保护的其它请求保护的元素执行该功能的任意结构、材料或动作。本发明的说明用于示例及说明目的，而非意图详尽无遗或限于所揭露形式的揭露。许多修改及变更将对于本领域的普通技术人员显而易见，而不背离本发明的范围及精神。实施例经选择及说明以最佳解释本发明的原理及实际应用，并使本领域的普通技术人员能够理解本发明针对不同的实施例具有适合所考虑的特定应用的不同变更。

Claims (20)

1.一种集成电路测试结构，包括：
监控链，其第一端通过分别位于至少一第一金属层级及至少一第二金属层级的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；
第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及
第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第二测试导线与该监控链及该第一测试导线电性绝缘，以及其中，该第一方向不同于该第二方向。
2.如权利要求1所述的集成电路测试结构，其中，该第一测试导线包括位于该第一金属层级内并沿该第一方向延伸的多条第一测试导线的其中一条，以及其中，各该多条第一测试导线与沿该第二方向延伸并位于该第一金属层级内的第一脊导线电性连接。
3.如权利要求2所述的集成电路测试结构，其中，该多条第一测试导线的至少其中一条横向位于该多条金属导线的其中两条之间。
4.如权利要求2所述的集成电路测试结构，其中，该第二测试导线包括位于该第二金属层级内并沿该第二方向延伸的多条第二测试导线的其中一条，以及其中，各该多条第二测试导线与沿该第一方向延伸并位于该第二金属层级内的第二脊导线电性连接。
5.如权利要求4所述的集成电路测试结构，其中，该多条第二测试导线的至少其中一条横向位于该多条金属导线的其中两条之间。
6.如权利要求1所述的集成电路测试结构，还包括在该监控链的该第一端及该第二端之间与该监控链电性耦接的测试垫。
7.如权利要求1所述的集成电路测试结构，其中，该第一测试导线及第二测试导线中的每一条不具有与其电性连接的过孔。
8.如权利要求1所述的集成电路测试结构，其中，至少一个中间金属层级将该第一金属层级与该第二金属层级隔开。
9.一种集成电路测试结构，包括：
监控链，其第一端通过分别位于至少一第一金属层级及至少一第二金属层级的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；
第一测试导线，位于该第一金属层级内并沿第一方向延伸，其中，该第一测试导线与该监控链电性绝缘；以及
第二测试导线，位于该第二金属层级内并沿第二方向延伸，其中，该第二测试导线与该监控链及该第一测试导线电性绝缘，其中，该第一方向不同于该第二方向；
互连过孔，将该第一金属层级的该第一测试导线与该第二金属层级电性连接，并将该第二金属层级的该第二测试导线与该第一金属层级电性连接。
10.如权利要求9所述的集成电路测试结构，其中，该第一测试导线包括位于该第一金属层级内并沿该第一方向延伸的多条第一测试导线的其中一条，以及其中，各该多条第一测试导线与沿该第二方向延伸并位于该第一金属层级内的第一脊导线电性连接。
11.如权利要求10所述的集成电路测试结构，其中，该互连过孔与该多条第一测试导线的其中一条电性耦接，并横向位于该多条第一测试导线的其中两条之间。
12.如权利要求10所述的集成电路测试结构，其中，该互连过孔包括多个互连过孔的其中一个，各该多个互连过孔与该多条第一测试导线的其中一条耦接，以及其中，该多条第一测试导线的至少其中一条不具有与其电性连接的互连过孔。
13.如权利要求10所述的集成电路测试结构，其中，该多条第一测试导线的至少其中一条横向位于该多条金属导线的其中两条之间。
14.如权利要求10所述的集成电路测试结构，其中，该第二测试导线包括位于该第二金属层级内并沿该第二方向延伸的多条第二测试导线的其中一条，以及其中，各该多条第二测试导线与沿该第一方向延伸并位于该第二金属层级内的第二脊导线电性连接。
15.如权利要求9所述的集成电路测试结构，还包括在该监控链的该第一端及该第二端之间与该监控链电性耦接的测试垫。
16.如权利要求9所述的集成电路测试结构，其中，至少一个中间金属层级将该第一金属层级与该第二金属层级隔开。
17.一种集成电路测试结构，包括：
监控链，其第一端通过分别位于至少一第一金属层级及至少一第二金属层级的多条金属导线与第二端电性连接，其中，该第一金属层级与该第二金属层级垂直隔开；
多条第一测试导线，分别位于该第一金属层级内并沿第一方向延伸，其中，该多条第一测试导线中的每一条与该监控链电性绝缘，并且该多条第一测试导线中的一条或多条横向位于该多条金属导线的其中两条之间；以及
多条第二测试导线，分别位于该第二金属层级内并沿第二方向延伸，其中，该多条第二测试导线与该监控链及该多条第一测试导线电性绝缘，并且该多条第二测试导线中的一条或多条横向位于该多条金属导线的其中两条之间，以及其中，该第一方向不同于该第二方向。
18.如权利要求17所述的集成电路测试结构，还包括：
第一脊导线，位于该第一金属层级内并与该多条第一测试导线电性连接，其中，该第一脊导线沿该第二方向延伸；以及
第二脊导线，位于该第二金属层级内并与该多条第二测试导线电性连接，其中，该第二脊导线沿该第一方向延伸。
19.如权利要求17所述的集成电路测试结构，还包括多个互连过孔，将该第一金属层级的该第一测试导线与该第二金属层级电性连接，并将该第二金属层级的该第二测试导线与该第一金属层级电性连接。
20.如权利要求17所述的集成电路测试结构，其中，各该多条第一测试导线及该多条第二测试导线不具有与其电性连接的过孔。
CN201610849441.8A 2015-09-23 2016-09-23 具有监控链及测试导线的集成电路测试结构 Expired - Fee Related CN107037350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/862,587 US9435852B1 (en) 2015-09-23 2015-09-23 Integrated circuit (IC) test structure with monitor chain and test wires
US14/862,587 2015-09-23

Publications (2)

Publication Number Publication Date
CN107037350A CN107037350A (zh) 2017-08-11
CN107037350B true CN107037350B (zh) 2019-10-01

Family

ID=56878185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610849441.8A Expired - Fee Related CN107037350B (zh) 2015-09-23 2016-09-23 具有监控链及测试导线的集成电路测试结构

Country Status (3)

Country Link
US (1) US9435852B1 (zh)
CN (1) CN107037350B (zh)
TW (1) TWI601222B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9627370B1 (en) 2016-04-04 2017-04-18 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and TS-short-configured, NCEM-enabled fill cells
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
US10643912B2 (en) * 2017-07-24 2020-05-05 Globalfoundries Inc. Chip package interaction (CPI) back-end-of-line (BEOL) monitoring structure and method
CN109698138B (zh) * 2018-12-24 2021-06-15 上海华力集成电路制造有限公司 半导体失效定位测试单元及其失效定位方法
KR20200122673A (ko) 2019-04-18 2020-10-28 삼성전자주식회사 패턴 디자인 및 상기 패턴 디자인을 검사하기 위한 방법
CN111722089B (zh) * 2020-07-01 2022-03-22 无锡中微亿芯有限公司 基于层次化测试向量的高效测试方法
US11682595B2 (en) 2020-09-23 2023-06-20 Western Digital Technologies, Inc. System and method for warpage detection in a CMOS bonded array
CN114244402A (zh) * 2022-01-11 2022-03-25 哲弗智能系统（上海）有限公司 测试工装

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049151A2 (en) * 1999-04-30 2000-11-02 Mitsubishi Gas Chemical Company, Inc. Method of producing a ball grid array type printed wiring board having excellent heat diffusibility and printed wiring board
US6202191B1 (en) * 1999-06-15 2001-03-13 International Business Machines Corporation Electromigration resistant power distribution network
CN1475030A (zh) * 2000-11-09 2004-02-11 Lm��������绰��˾ 集成电路电感器结构以及非破坏性蚀刻深度测量
CN1612333A (zh) * 2003-10-29 2005-05-04 台湾积体电路制造股份有限公司 连接垫结构
CN1649154A (zh) * 2004-01-26 2005-08-03 雅马哈株式会社 半导体晶片及其制造方法
CN1806178A (zh) * 2003-06-09 2006-07-19 Jsr株式会社 各向异性导电性连接器以及晶片检测装置
CN101278237A (zh) * 2005-09-30 2008-10-01 先进微装置公司 用于同时决定叠对准确度及图案放置误差的结构与方法
CN102044464A (zh) * 2009-10-14 2011-05-04 格罗方德半导体公司 在后段工艺期间关于层特性的电容性监控方法
CN102445649A (zh) * 2010-10-13 2012-05-09 台湾积体电路制造股份有限公司 半导体芯片的测试结构及应用于测量电介质特性的方法
US8717059B2 (en) * 2011-08-31 2014-05-06 Texas Instruments Incorporated Die having wire bond alignment sensing structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362634B1 (en) 2000-01-14 2002-03-26 Advanced Micro Devices, Inc. Integrated defect monitor structures for conductive features on a semiconductor topography and method of use
US6576923B2 (en) 2000-04-18 2003-06-10 Kla-Tencor Corporation Inspectable buried test structures and methods for inspecting the same
AU2003272829A1 (en) * 2002-10-03 2004-04-23 Applied Materials Israel, Ltd. System and method for defect localization on electrical test structures
US7198963B2 (en) 2003-04-16 2007-04-03 Kla-Tencor Technologies Corporation Methodologies for efficient inspection of test structures using electron beam scanning and step and repeat systems
US7026175B2 (en) 2004-03-29 2006-04-11 Applied Materials, Inc. High throughput measurement of via defects in interconnects
WO2007079477A2 (en) 2006-01-03 2007-07-12 Applied Materials Israel, Ltd Apparatus and method for test structure inspection
US7679384B2 (en) 2007-06-08 2010-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Parametric testline with increased test pattern areas
US9069015B2 (en) * 2012-07-12 2015-06-30 Technoprobe S.P.A. Interface board of a testing head for a test equipment of electronic devices and corresponding probe head
US8623673B1 (en) 2012-08-13 2014-01-07 International Business Machines Corporation Structure and method for detecting defects in BEOL processing
US9059052B2 (en) 2013-05-16 2015-06-16 International Business Machines Corporation Alternating open-ended via chains for testing via formation and dielectric integrity

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049151A2 (en) * 1999-04-30 2000-11-02 Mitsubishi Gas Chemical Company, Inc. Method of producing a ball grid array type printed wiring board having excellent heat diffusibility and printed wiring board
US6202191B1 (en) * 1999-06-15 2001-03-13 International Business Machines Corporation Electromigration resistant power distribution network
CN1475030A (zh) * 2000-11-09 2004-02-11 Lm��������绰��˾ 集成电路电感器结构以及非破坏性蚀刻深度测量
CN1806178A (zh) * 2003-06-09 2006-07-19 Jsr株式会社 各向异性导电性连接器以及晶片检测装置
CN1612333A (zh) * 2003-10-29 2005-05-04 台湾积体电路制造股份有限公司 连接垫结构
CN1649154A (zh) * 2004-01-26 2005-08-03 雅马哈株式会社 半导体晶片及其制造方法
CN101278237A (zh) * 2005-09-30 2008-10-01 先进微装置公司 用于同时决定叠对准确度及图案放置误差的结构与方法
CN102044464A (zh) * 2009-10-14 2011-05-04 格罗方德半导体公司 在后段工艺期间关于层特性的电容性监控方法
CN102445649A (zh) * 2010-10-13 2012-05-09 台湾积体电路制造股份有限公司 半导体芯片的测试结构及应用于测量电介质特性的方法
US8717059B2 (en) * 2011-08-31 2014-05-06 Texas Instruments Incorporated Die having wire bond alignment sensing structures

Also Published As

Publication number Publication date
TWI601222B (zh) 2017-10-01
CN107037350A (zh) 2017-08-11
TW201712772A (zh) 2017-04-01
US9435852B1 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
CN107037350B (zh) 具有监控链及测试导线的集成电路测试结构
CN102800653B (zh) 使用伪连接的中介层测试
US8323990B2 (en) Reliability test structure for multilevel interconnect
US20110074459A1 (en) Structure and method for semiconductor testing
US7498680B2 (en) Test structure
WO2016140767A1 (en) THROUGH-SILICON VIA (TSV) CRACK SENSORS FOR DETECTING TSV CRACKS IN THREE-DIMENSIONAL (3D) INTEGRATED CIRCUITS (ICs) (3DICs), AND RELATED METHODS AND SYSTEMS
US9875964B2 (en) Semiconductor device components and methods
US20080203388A1 (en) Apparatus and method for detection of edge damages
US9568543B2 (en) Structure and method for testing stacked CMOS structure
CN103811467B (zh) 电迁移测试结构及测试方法
US8581343B1 (en) Electrical connectivity for circuit applications
US10483193B2 (en) Electrical connectivity for circuit applications
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
CN109073680A (zh) 多层布线基板和使用该多层布线基板的探针卡
US7119545B2 (en) Capacitive monitors for detecting metal extrusion during electromigration
KR102463139B1 (ko) 켈빈 저항 테스트 구조 및 그 제조 방법
EP2385551A1 (en) Silicon substrate wafer and test method
CN101894828B (zh) 具有测试焊垫的硅晶圆及其测试方法
TWI619186B (zh) 用於監測半導體製造之方法及裝置
US10962571B2 (en) Interposers having cuts through an insulating substrate
US9524916B2 (en) Structures and methods for determining TDDB reliability at reduced spacings using the structures
CN107919292B (zh) 线路结构及叠层组合
KR20130070124A (ko) 반도체 소자
JP2013038271A (ja) 半導体装置および半導体装置の製造方法
KR101229326B1 (ko) 구리 이온 드리프트의 측정을 위한 구조체 및 이를 이용한 구리 이온 드리프트의 측정 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210401

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191001