CN103811467B - 电迁移测试结构及测试方法 - Google Patents
电迁移测试结构及测试方法 Download PDFInfo
- Publication number
- CN103811467B CN103811467B CN201210460884.XA CN201210460884A CN103811467B CN 103811467 B CN103811467 B CN 103811467B CN 201210460884 A CN201210460884 A CN 201210460884A CN 103811467 B CN103811467 B CN 103811467B
- Authority
- CN
- China
- Prior art keywords
- wire
- test cell
- test
- voltage lead
- current feed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种电迁移测试结构及测试方法,所述测试结构至少包括相互连接为阶梯型的多个测试单元,其中,所述测试单元包括连接孔、上导线、下导线、下电流引线、下电压引线、上电流引线及上电压引线,且相邻的两个测试单元中,一测试单元的上导线与另一测试单元的下导线为共用导线,且所述一测试单元中的上电流引线与所述另一测试单元中的下电流引线为共用电流引线。与现有技术中相对独立的电迁移测试结构相比较而言,本发明的测试结构采用单侧连接孔使被测试导线叠加呈阶梯型,大大节省了电迁移测试结构在晶圆上的占用面积,且由于本发明位于产品级流片晶圆的切割道处,因此也为芯片的功能区能提供更大的使用面积。
Description
技术领域
本发明涉及半导体制造技术领域,特别是涉及一种电迁移测试结构及测试方法。
背景技术
集成电路已经从制造于单个硅芯片上的屈指可数的互连器件发展到上百万的器件。常规集成电路所提供的性能和复杂度已远远超出最初的想象。为了提高复杂度和电路密度(即能够封装于给定芯片面积中的器件的数量),最小的器件特征尺寸(也称为器件“几何尺寸”)已随着每代集成电路而变得越来越小。
通过将集成电路的各器件制造得更小,可以在每个晶圆上制造更多的器件,从而提高制造设施的产量。由于集成电路制造中所使用的每个工艺均具有限度,因此,将器件制造得更小是非常有挑战性的。
在如此大规模高密度的集成电路中,各器件之间高可靠、高密度的连接不仅要在单层中进行,而且需要在多层互连层之间进行,通常利用互连层中的导线和互连层之间的金属连接孔对半导体器件的进行连接。半导体器件制造的后段(backend of line, BEOL )工艺在具有器件(例如金属氧化物半导体晶体管,即MOS晶体管)的衬底表面況积金属前介电层(pre-metal dielectric, PMD) 。PMD层中的金属连接孔将MOS晶体管连接至上层互连层。通常PMD层上具有若干层互连层,每层互连层中都具有金属导线,各互连层中的金属导线通过互连层之间介质层中的金属连接孔进行连接。MOS晶体管通过这些互连层中的导线和金属连接孔互相连接从而形成具有特定功能的半导体器件。
金属导线和金属连接孔的电连接性能直接影响半导体器件的性能,通常通过检测电迁移来测试金属导线及金属连接孔的抗电迁移能力。因此对金属导线及金属连接孔的电迁移测试成为晶圆制造工艺可靠性测试的必不可少的内容。一般在技术验证工具(Technology Qualification Vehicle,TQV)中,均存在标准的电迁移测试设计。
图1a至图2b 为现有技术相邻两层金属互联层中电迁移的测试结构示意图,图1a为俯视图,图1b为图1a沿A-A方向的剖视图,图2a为俯视图,图2b为图2a沿B-B方向的剖视图。图1a和图1b中被测试金属层为位于下层的第一层金属导线1’,即为测试下行情况(downstream);图2a和图2b中被测试金属层为位于上层的第二层金属导线2’,即为测试上行情况(upstream)。
图1a及图1b中,测试结构为对称结构且被测试金属(第一层金属导线1’)两端均存在金属连接孔,具体地,第二层金属导线2’通过第一金属连接孔V1’连接至第一层金属导线1’, 第一层金属导线1’再通过第二金属连接孔V2’连接至第二层金属导线2’。测试时,在F1’端和F2’端施加电流,电子e 产生移动,其运动方向如图中箭头方向所示,其中,当测试结构施加的电流极性相反时,则电子e 运动方向相反(未图示)。不过,该测试结构中电子e运动方向并不影响被测试金属(第一层金属导线1’)的电迁移。通过检测S1’端和S2’端之间的电阻可以测得被测试金属(第一层金属导线1’)的电迁移。
图2a和图2b中,测试结构也为对称结构且被测试金属(第二层金属导线2’)两端均存在金属连接孔,具体地,第一层金属导线1’通过第三金属连接孔V3’连接至第二层金属导线2’, 第二层金属导线2’再通过第四金属连接孔V4’连接至第一层金属导线1’。测试原理同上,即测试时,在F3’端和F4’端施加电流,通过检测S3’端和S4’端之间的电阻可以测得被测试金属(第二层金属导线2’)的电迁移。
由于晶圆芯片的各个层间互连均需应用电迁移测试结构,且现有技术中,如图1a至2b所示,各测试结构相对独立,导致该电迁移的测试结构需要占用很大的面积,不仅增加了版图操作工作量(operation loading),而且造成晶圆上芯片的功能区面积减小,因此,亟需提出一种占用面积更小的电迁移测试结构及利用该结构的测试方法。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种电迁移测试结构及测试方法,用于解决现有技术中电迁移测试结构占用很大面积而导致的版图操作工作量增加、同时造成晶圆上芯片的功能区面积减小的问题。
为实现上述目的及其他相关目的,本发明提供一种电迁移测试单元,所述测试单元包括:
通过连接孔连接的下导线及上导线;
连接至所述下导线的下电流引线及下电压引线,其中,所述下电压引线至所述连接孔距离小于下电流引线至所述连接孔的距离;
连接至所述上导线的上电流引线及上电压引线,其中,所述上电压引线至所述连接孔的距离小于上电流引线至所述连接孔的距离。
可选地,所述下电流引线及下电压引线的宽度均大于等于三倍所述下导线的宽度;所述上电流引线及上电压引线的宽度均大于等于三倍所述上导线的宽度。
可选地,所述下电流引线及下电压引线的宽度与所述下导线的宽度的比值范围为3~10;所述上电流引线及上电压引线的宽度与所述上导线的宽度的比值范围为3~10。
可选地,所述上导线及下导线的长度分别为400μm。
可选地,所述下电流引线、下电压引线、上电流引线及上电压引线的宽度相等。
可选地,所述上导线和下导线的宽度相等。
可选地,连接所述上导线和下导线的连接孔为至少一个。
可选地,该测试单元的材料为铝或铜。
可选地,所述测试单元位于晶圆的切割道处。
本发明还提供一种电迁移测试结构,所述测试结构至少包括相互连接为阶梯型的多个测试单元,其中,相邻的两个测试单元中,一测试单元的上导线与另一测试单元的下导线为共用导线,且所述一测试单元中的上电流引线与所述另一测试单元中的下电流引线为共用电流引线,此时,所述共用导线分别依次连接有所述一测试单元的连接孔、所述一测试单元的上电压引线、共用电流引线、所述另一测试单元的下电压引线、以及所述另一测试单元的连接孔。
可选地,相邻的两个测试单元中,所述共用电流引线连接至所述共用导线的中间点。
可选地,相邻的两个测试单元中,所述一测试单元的上电压引线与所述另一测试单元的下电压引线对称连接在所述共用导线的中间点两侧。
本发明还提供一种电迁移的测试方法,所述测试方法至少包括以下步骤:
1)提供一测试结构,所述测试结构至少包括相互连接为阶梯型的多个所述的测试单元,其中,相邻的两个测试单元中,一测试单元的上导线与另一测试单元的下导线为共用导线,且所述一测试单元中的上电流引线与所述另一测试单元中的下电流引线为共用电流引线,此时,所述共用导线分别依次连接有所述一测试单元的连接孔、所述一测试单元的上电压引线、共用电流引线、所述另一测试单元的下电压引线、以及所述另一测试单元的连接孔;
2)将所述测试结构的各该测试单元中的下电流引线、下电压引线、上电压引线、上电流引线分别对应连接至晶圆测试区域中对应的垫片上;
3)向所述测试单元中的下电流引线及上电流引线施加随时间保持恒定的强制电流;
4)检测施加有强制电流的所述测试单元的下电压引线及上电压引线之间的电压差随时间的变化值,此变化值代表由于所述测试单元金属材料的电迁移而导致的变化的电阻,进而测试出该测试单元的电迁移。
可选地,各该测试单元中,通过调节施加电流的极性从而改变流经其下导线、连接孔及上导线的电流流向,进而检测上行情况或下行情况的电迁移。
可选地,对所述测试结构的各测试单元分别施加所述强制电流分别检测出各测试单元对应的电迁移,或者对所述测试结构的不相邻的测试单元同时施加所述强制电流同时检测出不相邻测试单元对应的电迁移。
如上所述,本发明的电迁移测试结构及测试方法,具有以下有益效果:与现有技术中相对独立的电迁移测试结构相比较而言,本发明的测试结构采用单侧连接孔使被测试导线叠加呈阶梯型,使本发明测试结构占用的面积约为现有技术中测试结构占用面积的1/3,大大节省了电迁移测试结构在晶圆上的占用面积,从而降低了版图操作工作量(operationloading);又由于本发明还可应用于产品级流片晶圆的切割道处,因此也为芯片的功能区能提供更大的使用面积;同时,本发明的电迁移测试结构简单,易于实施,并均适用于铜制程或铝制程,而且本发明还可应用于多种晶圆产品级流片。
附图说明
图1a和图1b显示为现有技术中的电迁移测试结构测试下行情况的示意图,其中,图1b为图1a沿A-A方向的剖视图。
图2a和图2b显示为现有技术中的电迁移测试结构测试上行情况的示意图,其中,图2b为图2a沿B-B方向的剖视图。
图3和图4显示为本发明的电迁移测试结构及测试方法在实施例一中的结构示意图,其中,图4为图3沿C-C方向的剖视图。
图5本发明的电迁移测试结构及测试方法在实施例二中的结构示意图。
图6现有技术的用于1P7M多层互连层的电迁移测试结构示意图,其中1P7M代表1层多晶硅(Ploy)和7层金属层(metal)。
元件标号说明
1’第一层金属导线
2’第二层金属导线
V1’第一金属连接孔
V2’第二金属连接孔
V3’第三金属连接孔
V4’第四金属连接孔
V1第一连接孔
1第一下导线
2第一上导线、第二下导线、共用导线
F1第一下电流引线
F2第一上电流引线、第二下电流引线、共用电流引线
S11第一下电压引线
S12第一上电压引线
V2第二连接孔
3第二上导线
S21第二下电压引线
F3第二上电流引线
S22第二上电压引线
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图5。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
由于晶圆芯片的各个层间互连均需应用电迁移测试结构,且现有技术中各测试结构相对独立,导致该电迁移的测试结构需要占用很大的面积,不仅增加了版图操作工作量(layout operation loading),而且造成晶圆上芯片的功能区面积减小。从而亟需提出一种占用面积更小的电迁移测试结构及利用该结构的测试方法。
有鉴于此,本发明提供了一种电迁移测试结构及测试方法,与现有技术中相对独立的电迁移测试结构相比较而言,本发明的测试结构采用单侧连接孔使被测试导线叠加呈阶梯型,使本发明测试结构占用的面积约为现有技术中测试结构占用面积的1/3,大大节省了电迁移测试结构在晶圆上的占用面积,从而降低了版图操作工作量(operationloading);又由于本发明还可应用于产品级流片晶圆的切割道处,因此也为芯片的功能区能提供更大的使用面积;同时,本发明的电迁移测试结构简单,易于实施,并均适用于铜制程或铝制程,而且本发明还可应用于多种晶圆产品级流片。以下将详细阐述本发明的电迁移测试结构及测试方法的原理及实施方式,使本领域技术人员不需要创造性劳动即可理解本发明的电迁移测试结构及测试方法。
实施例一
本发明提供一种电迁移测试结构,所述测试结构至少包括相互连接为阶梯型的多个测试单元,其中,所述各该测试单元均包括:连接孔、上导线、下导线、下电流引线、下电压引线、上电流引线及上电压引线,同时,相邻的两个测试单元中,一测试单元的上导线与另一测试单元的下导线为共用导线,且所述一测试单元中的上电流引线与所述另一测试单元中的下电流引线为共用电流引线,此时,所述共用导线分别依次连接有所述一测试单元的连接孔、所述一测试单元的上电压引线、共用电流引线、所述另一测试单元的下电压引线、以及所述另一测试单元的连接孔。
其中,各该测试单元中:所述下导线及上导线通过连接孔进行连接;所述下电流引线及下电压引线均连接至所述下导线,其中,所述下电压引线至所述连接孔的距离小于下电流引线至所述连接孔的距离;所述上电流引线及上电压引线均连接至所述上导线,其中,所述上电压引线至所述连接孔的距离小于上电流引线至所述连接孔的距离;所述下电流引线及下电压引线的宽度均大于等于三倍所述下导线的宽度;所述上电流引线及上电压引线的宽度均大于等于三倍所述上导线的宽度;所述上导线及下导线的长度分别为400μm;连接所述的上导线和下导线的连接孔为至少一个;该测试单元的材料为铝或铜;所述测试单元位于晶圆的切割道处。
如图3及图4所示,本实施例一的电迁移测试结构以相互连接为阶梯型的两个测试单元为例进行说明,其中所述两个测试单元为第一测试单元和第二测试单元,其中图3中上方的一排方框显示为测试时位于晶圆上的用于连接测试结构的垫片,该垫片并不是本发明测试结构的一部分。
在本实施例一中,如图3及图4所示,位于晶圆的切割道处的铜制程第一测试单元包括第一连接孔V1、第一上导线2、第一下导线1、连接至所述第一下导线1的第一下电流引线F1和第一下电压引线S11、以及连接至所述第一上导线2的第一上电流引线F2和第一上电压引线S12,其中,所述第一下电压引线S11至所述第一连接孔V1的距离小于第一下电流引线F1至所述第一连接孔V1的距离,所述第一上电压引线S12至所述第一连接孔V1的距离小于第一上电流引线F2至所述第一连接孔V1的距离;所述第一上导线2及第一下导线1的长度分别为400μm;连接所述的第一上导线2和第一下导线1的第一连接孔V1为一个;第一测试单元为45nm的铜制程测试单元。
需要说明的是,由于电迁移测试结构的需要,所述第一下电流引线F1及第一下电压引线S11的宽度均需大于等于三倍所述第一下导线1的宽度,且所述第一上电流引线F2及第一上电压引线S12的宽度均大于等于三倍所述第一上导线2的宽度;进一步,考虑到晶圆设计中各种线宽工艺中受限于各自的最大线宽,则所述第一下电流引线F1和第一下电压引线S11的宽度与所述第一下导线1的宽度的比值范围为3~10;所述第一上电流引线F2及第一上电压引线S12的宽度与所述第一上导线2的宽度的比值范围为3~10。
具体地,在本实施例一中,所述第一测试单元中,所述第一上导线1和第一下导线2的宽度相等;所述第一下电流引线F1、第一下电压引线S11、第一上电流引线F2及第一上电压引线S12的宽度不仅相等,而且均为所述第一上导线1或第一下导线2的宽度的三倍。
所述第二测试单元包括第二连接孔V2、第二上导线3、第二下导线2、连接至所述第二下导线2的第二下电流引线F2和第二下电压引线S21、以及连接至所述第二上导线3的第二上电流引线F3及第二上电压引线S22。同理,所述第二测试单元的具体情况请参阅第一测试单元的相关描述,在此不再一一赘述。
在本实施例一中,如图3及图4所示,所述测试结构至少包括相邻的第一测试单元与第二测试单元,所述第一测试单元的第一上导线2与第二测试单元的第二下导线2为共用导线2,且所述第一测试单元中的第一上电流引线F2与第二测试单元中的第二下电流引线F2为共用电流引线F2,此时,所述共用导线2分别依次连接有所述第一测试单元的第一连接孔V1、第一测试单元的第一上电压引线S12、共用电流引线F2、所述第二测试单元的第二下电压引线S21、以及所述第二测试单元的第二连接孔V2。
需要指出的是,在本实施例一中,所述共用电流引线F2连接至所述共用导线2的中间点;所述第一测试单元的第一上电压引线S12与所述第二测试单元的第二下电压引线S21对称连接在所述共用导线2的中间点两侧,但并不局限于此,在另一实施例中,所述共用电流引线并不要求连接至所述共用导线2的中间点,只要保证:所述共用电流引线连接至所述共用导线的连接点是位于第一上电压引线及第二下电压引线连接至所述共用导线的连接点之间即可。
为使本领域技术人员进一步理解本发明的测试结构的实施方式,以下将详细说明本发明的相关原理及具体使用本发明测试结构的测试方法。
本发明还提供了一种电迁移的测试方法,该测试方法至少包括以下步骤:
首先执行步骤1)提供实施例一的测试结构,具体请参阅实施例一相关结构的具体描述。
接着执行步骤2)将所述测试结构的各该测试单元中的下电流引线、下电压引线、上电压引线、上电流引线分别对应连接至晶圆的各特定层的垫片上,对于本实施例一的测试结构而言,具体地,如图3所示,将第一下电流引线F1、第一下电压引线S11、第一上电压引线S12、第一上电流引线(第二下电流引线、共用电流引线)F2、第二下电压引线S21、第二上电压引线S22、以及第二上电流引线F3分别对应连接至晶圆测试区域中对应的金属垫片上。
接着执行步骤3)向所述测试单元中的下电流引线及上电流引线施加随时间保持恒定的强制电流。而后执行步骤4)检测施加有强制电流的所述测试单元的下电压引线及上电压引线之间的电压差随时间的变化值,此变化值代表由于所述测试单元中被测试导线金属材料的电迁移而导致的变化的电阻,进而测试出该测试单元被测试导线的电迁移。
需要指出的是,通过检测测试结构的测试单元中被测导线的电迁移可用于评估该被测导线的抗迁移能力,进而评估其可靠性。具体如下:
对所述测试结构上施加一个随时间恒定的强制电流,同时不断检测出电压读出值。在经过一段时间之后,如果侦测到的电流读出值超过某个既定值时,则认为该被检测的导线已经失效,记录下该时间点,它既为此个测试结构中被测导线的失效时间(Time toFailure,TTF),基于大量样品的失效时间TTF值,可以通过模型计算得到受测试结构对应的被测导线在一般工作条件下的实际使用寿命(lifetime),从而对受测试的被测导线的抗迁移能力,即可靠性,进行评估。
对于本实施例一的测试结构而言,步骤3)和步骤4)的具体内容如下:
如图3所示,当需要利用第一测试单元进行检测时,即检测第一测试单元中的第一上导线(共用导线)2或第一下导线1的电迁移时,对第一测试单元的第一下电流引线F1和第一上电流引线(第二下电流引线、共用电流引线)F2施加强制电流,其中,所述强制电流随时间保持恒定,而后,检测第一测试单元的第一下电压引线S11和第一上电压引线S12之间电势差,从而测试出第一测试单元中被测试导线的电迁移;
当需要利用第二测试单元进行检测时,即检测第二测试单元中的第二上导线3或第二下导线(共用导线)2的电迁移时,对第二测试单元的第二下电流引线(共用电流引线)F2和第二上电流引线F3施加强制电流,其中,所述强制电流随时间保持恒定,而后,检测第二测试单元的第二下电压引线S21和第二上电压引线S22之间电势差,从而测试出第二测试单元中被测试导线的电迁移。
换言之,通过对所述测试结构的各测试单元分别施加所述强制电流,从而分别检测出各测试单元对应的电迁移。
需要指出的是,在另一实施例中,当所述测试结构中存在不相邻的测试单元时,也可以通过对所述测试结构的不相邻的测试单元同时施加所述强制电流,从而同时检测出不相邻测试单元对应的电迁移。
需要说明的是,各该测试单元中,通过调节施加电流的极性从而改变流经其下导线、连接孔及上导线的电流流向,进而进一步检测上行情况或下行情况的电迁移。
具体地,对于第一测试单元而言,当需要检测第一测试单元中的下行情况(downstream)时,即检测第一测试单元中位于下层的第一下导线1的电迁移时,对共用电流引线F2施加强制电流的正极,对第一下电流引线F1施加强制电流的负极。
强制电流的极性如上的施加目的在于:使电流从上至下流经第一接触孔V1,此时电子e的流向与电流方向相反,即电子e的流向为从下至上流经第一接触孔V1。由于金属导线的空穴出现在金属导线的阴极端(接强制电流的负极端),金属导线空穴的变化引起金属导线电阻的变化,从而测得金属导线阴极端至连接孔之间的电势差即可反应金属导线的电迁移,即检测出金属导线的电迁移。所以,当第一下电流引线F1施加强制电流的负极时,则第一下导线1与第一下电流引线F1连接点为第一下导线1的阴极端,从而检测第一下电压引线S11和第一上电压引线S12的电势差即可反映出位于下层的第一下导线1的电迁移,即测试出第一测试单元下行情况的电迁移。
同理,当检测第一测试单元上行情况(upstream)的电迁移时,即检测第一测试单元中位于上层的第一上导线(共用导线)2的电迁移时,则对共用电流引线F2施加强制电流的负极,对第一下电流引线F1施加强制电流的正极即可,此时检测第一下电压引线S11和第一上电压引线S12的电势差即可反映出位于上层的第一上导线(共用导线)2的电迁移,即测试出第一测试单元上行情况的电迁移。
同理,当检测第二测试单元下行情况的电迁移时,即检测第二测试单元中位于下层的第二下导线(共用导线)2的电迁移时,则对共用电流引线F2施加强制电流的负极,对第二上电流引线F3施加强制电流的正极即可,此时检测第二下电压引线S21和第二上电压引线S22的电势差即可反映出位于下层的第二下导线(共用导线)2的电迁移,即测试出第二测试单元下行情况的电迁移。
同理,当检测第二测试单元上行情况的电迁移时,即检测第二测试单元中位于上层的第二上导线3的电迁移时,则对共用电流引线F2施加强制电流的正极,对第二上电流引线F3施加强制电流的负极即可,此时检测第二下电压引线S21和第二上电压引线S22的电势差即可反映出位于上层的第二上导线3的电迁移,即测试出第二测试单元上行情况的电迁移。
与现有技术中相对独立的电迁移测试结构相比较而言,本发明的测试结构采用单侧连接孔使被测试导线叠加呈阶梯型,使本发明测试结构占用的面积约为现有技术中测试结构占用面积的1/3,大大节省了电迁移测试结构在晶圆上的占用面积,从而降低了版图操作工作量(operation loading);又由于本发明还可应用于产品级流片晶圆的切割道处,因此也为芯片的功能区能提供更大的使用面积;同时,本发明的电迁移测试结构简单,易于实施,并均适用于铜制程或铝制程,而且本发明还可应用于多种晶圆产品级流片。
为了使本发明的测试结构用于多层互连层的电迁移的测试能够符合真实的半导体器件工作所需的条件,本发明还存在以下改进,具体请参见实施例二。
实施例二
实施例二与实施例一采用基本相同的技术方案,不同之处仅在于:实施例一中的电迁移测试结构以相互连接为阶梯型的两个测试单元为例进行说明;实施例二中的电迁移测试结构以相互连接为阶梯型的六个测试单元为例进行说明,其余各该测试单元及相邻测试单元之间关系的具体描述请参阅实施例一,在此不进行一一赘述。
如图5所示,实施例二中的电迁移测试结构以相互连接为阶梯型的六个测试单元为例进行说明,所述测试结构包括第一测试单元A、第二测试单元B、第三测试单元C、第四测试单元D、第五测试单元E、和第六测试单元F,其中图5中的各该测试单元以虚线框进行图示。所述测试结构用于1P7M多层互连层的电迁移的测试,其中1P7M代表1层多晶硅(Ploy)和7层金属层(metal)。如图5所示,本发明的测试结构只占用在晶圆中预先规划出的一个测试区域(如图5中实线方框所示)的面积,其中,一个所述测试区域中包括25个垫片。
但是,在现有技术中用于1P7M多层互连层的电迁移的测试结构如图1a至图2b及图6所示。请参阅图6,测试结构V1D和测试结构V1U为测试第一层和第二层金属导线电迁移的现有技术的测试结构,其中测试结构V1D为测试下行情况,即检测位于下层的第一层金属导线的电迁移,测试结构V1U为上行情况,即检测位于上层的第二层金属导线的电迁移;测试结构V2D和测试结构V2U为测试第二层和第三层金属导线电迁移的现有技术的测试结构,其中测试结构V2D为测试下行情况,即检测位于下层的第二层金属导线的电迁移,测试结构V2U为上行情况,即检测位于上层的第三层金属导线的电迁移;以此类推测试结构V3D和测试结构V3D、测试结构V4D和测试结构V4D、测试结构V5D和测试结构V5D、及测试结构TVD和测试结构TVU,从而测试结构TVD和测试结构TVU为测试第六层和顶层金属导线电迁移的现有技术的测试结构。
由于需要对每层金属导线均进行上行情况和下行情况的电迁移测试,且由于现有技术中的各测试结构为相对独立的测试结构,则图6中12个测试结构之间存在冗余重复的情况,导致图6中12个测试结构所占用的面积为在晶圆中预先规划出的三个测试区域(如图6中实线方框所示)的面积,其中,一个所述测试区域中包括25个垫片。
因此,采用本实施例二的测试结构大大节省了电迁移测试结构在晶圆上的占用面积(本实施例二测试结构占用的面积约为现有技术中测试结构占用面积的1/3),由于本实施例二位于产品级流片晶圆的切割道处,因此也为芯片的功能区能提供更大的使用面积。同时,本实施例二的电迁移测试结构简单,易于实施,并均适用于铜制程或铝制程,而且本实施例二还可应用于多种晶圆产品级流片。
关于本实施例二的测试方法请参阅实施例一的相关描述,在此不再一一赘述。
综上所述,与现有技术中相对独立的电迁移测试结构相比较而言,本发明的测试结构采用单侧连接孔使被测试导线叠加呈阶梯型,使本发明测试结构占用的面积约为现有技术中测试结构占用面积的1/3,大大节省了电迁移测试结构在晶圆上的占用面积,从而降低了版图操作工作量(operation loading);又由于本发明还可应用于产品级流片晶圆的切割道处,因此也为芯片的功能区能提供更大的使用面积;同时,本发明的电迁移测试结构简单,易于实施,并均适用于铜制程或铝制程,而且本发明还可应用于多种晶圆产品级流片。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种电迁移测试单元,其特征在于,所述测试单元包括:
通过连接孔连接的下导线及上导线;
连接至所述下导线的下电流引线及下电压引线,其中,所述下电压引线至所述连接孔距离小于下电流引线至所述连接孔的距离,所述下电流引线及下电压引线的宽度均大于等于三倍所述下导线的宽度;
连接至所述上导线的上电流引线及上电压引线,其中,所述上电压引线至所述连接孔的距离小于上电流引线至所述连接孔的距离,所述上电流引线及上电压引线的宽度均大于等于三倍所述上导线的宽度。
2.根据权利要求1所述的电迁移测试单元,其特征在于:所述下电流引线及下电压引线的宽度与所述下导线的宽度的比值范围为3~10;所述上电流引线及上电压引线的宽度与所述上导线的宽度的比值范围为3~10。
3.根据权利要求1所述的电迁移测试单元,其特征在于:所述上导线及下导线的长度分别为400μm。
4.根据权利要求1所述的电迁移测试单元,其特征在于:所述下电流引线、下电压引线、上电流引线及上电压引线的宽度相等。
5.根据权利要求1所述的电迁移测试单元,其特征在于:所述上导线和下导线的宽度相等。
6.根据权利要求1所述的电迁移测试单元,其特征在于:连接所述上导线和下导线的连接孔为至少一个。
7.根据权利要求1所述的电迁移测试单元,其特征在于:该测试单元的材料为铝或铜。
8.根据权利要求1所述的电迁移测试单元,其特征在于:所述测试单元位于晶圆的切割道处。
9.一种电迁移测试结构,其特征在于,所述测试结构至少包括相互连接为阶梯型的多个如权利要求1至8中任意一项所述的测试单元,其中,
相邻的两个测试单元中,一测试单元的上导线与另一测试单元的下导线为共用导线,且所述一测试单元中的上电流引线与所述另一测试单元中的下电流引线为共用电流引线,此时,所述共用导线分别依次连接有所述一测试单元的连接孔、所述一测试单元的上电压引线、共用电流引线、所述另一测试单元的下电压引线、以及所述另一测试单元的连接孔。
10.根据权利要求9所述的电迁移测试结构,其特征在于:相邻的两个测试单元中,所述共用电流引线连接至所述共用导线的中间点。
11.根据权利要求9或10所述的电迁移测试结构,其特征在于:相邻的两个测试单元中,所述一测试单元的上电压引线与所述另一测试单元的下电压引线对称连接在所述共用导线的中间点两侧。
12.一种电迁移的测试方法,其特征在于,所述测试方法至少包括以下步骤:
1)提供一测试结构,所述测试结构至少包括相互连接为阶梯型的多个如权利要求1至8中任意一项所述的测试单元,其中,相邻的两个测试单元中,一测试单元的上导线与另一测试单元的下导线为共用导线,且所述一测试单元中的上电流引线与所述另一测试单元中的下电流引线为共用电流引线,此时,所述共用导线分别依次连接有所述一测试单元的连接孔、所述一测试单元的上电压引线、共用电流引线、所述另一测试单元的下电压引线、以及所述另一测试单元的连接孔;
2)将所述测试结构的各该测试单元中的下电流引线、下电压引线、上电压引线、上电流引线分别对应连接至晶圆测试区域中对应的垫片上;
3)向所述测试单元中的下电流引线及上电流引线施加随时间保持恒定的强制电流;
4)检测施加有强制电流的所述测试单元的下电压引线及上电压引线之间的电压差随时间的变化值,此变化值代表由于所述测试单元金属材料的电迁移而导致的变化的电阻,进而测试出该测试单元的电迁移。
13.根据权利要求12所述的电迁移的测试方法,其特征在于:各该测试单元中,通过调节施加电流的极性从而改变流经其下导线、连接孔及上导线的电流流向,进而检测上行情况或下行情况的电迁移。
14.根据权利要求12所述的电迁移的测试方法,其特征在于:对所述测试结构的各测试单元分别施加所述强制电流分别检测出各测试单元对应的电迁移,或者对所述测试结构的不相邻的测试单元同时施加所述强制电流同时检测出不相邻测试单元对应的电迁移。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210460884.XA CN103811467B (zh) | 2012-11-15 | 2012-11-15 | 电迁移测试结构及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210460884.XA CN103811467B (zh) | 2012-11-15 | 2012-11-15 | 电迁移测试结构及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103811467A CN103811467A (zh) | 2014-05-21 |
CN103811467B true CN103811467B (zh) | 2017-03-15 |
Family
ID=50708020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210460884.XA Active CN103811467B (zh) | 2012-11-15 | 2012-11-15 | 电迁移测试结构及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103811467B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9851397B2 (en) * | 2015-03-02 | 2017-12-26 | Globalfoundries Inc. | Electromigration testing of interconnect analogues having bottom-connected sensory pins |
CN105097783B (zh) * | 2015-07-22 | 2017-11-24 | 上海华力微电子有限公司 | 金属电迁移测试结构以及金属电迁移测试方法 |
CN108573890B (zh) * | 2018-04-10 | 2021-07-27 | 上海华力微电子有限公司 | 一种铜金属互连电迁移测试结构及其测试方法 |
CN109979918A (zh) * | 2019-03-29 | 2019-07-05 | 上海华力集成电路制造有限公司 | 电迁移测试结构及其测试方法 |
CN113552457B (zh) * | 2020-04-03 | 2022-11-15 | 长鑫存储技术有限公司 | 测试电路及半导体测试方法 |
CN112117260A (zh) * | 2020-09-25 | 2020-12-22 | 上海华力微电子有限公司 | 金属电迁移测试电路结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101192595A (zh) * | 2006-11-30 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 多级互连的可靠性测试结构 |
CN101399255A (zh) * | 2007-09-11 | 2009-04-01 | 恩益禧电子股份有限公司 | 具有经通孔环状连接的多个焊盘的半导体器件及评估方法 |
CN102655137A (zh) * | 2011-03-04 | 2012-09-05 | 中芯国际集成电路制造(上海)有限公司 | 电迁移测试结构 |
-
2012
- 2012-11-15 CN CN201210460884.XA patent/CN103811467B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101192595A (zh) * | 2006-11-30 | 2008-06-04 | 中芯国际集成电路制造(上海)有限公司 | 多级互连的可靠性测试结构 |
CN101399255A (zh) * | 2007-09-11 | 2009-04-01 | 恩益禧电子股份有限公司 | 具有经通孔环状连接的多个焊盘的半导体器件及评估方法 |
CN102655137A (zh) * | 2011-03-04 | 2012-09-05 | 中芯国际集成电路制造(上海)有限公司 | 电迁移测试结构 |
Also Published As
Publication number | Publication date |
---|---|
CN103811467A (zh) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103811467B (zh) | 电迁移测试结构及测试方法 | |
CN107037350B (zh) | 具有监控链及测试导线的集成电路测试结构 | |
US8956889B2 (en) | Method of testing through silicon VIAS (TSVs) of three dimensional integrated circuit (3DIC) | |
US10431566B2 (en) | Apparatuses comprising semiconductor dies in face-to-face arrangements | |
US8648341B2 (en) | Methods and apparatus for testing pads on wafers | |
US9018969B2 (en) | Semiconductor device with aligned bumps | |
CN102800653B (zh) | 使用伪连接的中介层测试 | |
CN205789952U (zh) | 一种电迁移测试结构 | |
US20080203388A1 (en) | Apparatus and method for detection of edge damages | |
US9568543B2 (en) | Structure and method for testing stacked CMOS structure | |
US8981576B2 (en) | Structure and method for bump to landing trace ratio | |
CN203631539U (zh) | 硅通孔测试结构 | |
US9460975B2 (en) | DFT structure for TSVs in 3D ICs while maintaining functional purpose | |
KR20130055504A (ko) | 퓨즈 소자를 이용한 집적회로장치의 테스트 방법 | |
US8648592B2 (en) | Semiconductor device components and methods | |
JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
US9048150B1 (en) | Testing of semiconductor components and circuit layouts therefor | |
CN204067309U (zh) | 一种层间介质层击穿的测试结构 | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
KR102463139B1 (ko) | 켈빈 저항 테스트 구조 및 그 제조 방법 | |
US8310267B2 (en) | Semiconductor integrated circuit, and method for testing semiconductor integrated circuit | |
KR102127892B1 (ko) | 와이어 본딩 기계의 동작 조건 오류 검출 방법 및 이를 수행하기 위한 장치 | |
KR100935195B1 (ko) | 반도체 소자의 테스트 패턴 | |
CN107403788B (zh) | 金属互连线之间的漏电流测试结构和方法 | |
CN105470239B (zh) | 一种用于测试晶圆叠层结构的金属连接性的测试结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |