CN203631539U - 硅通孔测试结构 - Google Patents
硅通孔测试结构 Download PDFInfo
- Publication number
- CN203631539U CN203631539U CN201320804163.6U CN201320804163U CN203631539U CN 203631539 U CN203631539 U CN 203631539U CN 201320804163 U CN201320804163 U CN 201320804163U CN 203631539 U CN203631539 U CN 203631539U
- Authority
- CN
- China
- Prior art keywords
- silicon
- hole
- test structure
- leakage current
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型提出了一种用于进行再分布层电迁移测试的硅通孔测试结构，包括：多个设有两根硅通孔的硅通孔结构，两个硅通孔一端通过第一金属条电连接，另一端通过再分布层分别与相邻的硅通孔结构中的两根硅通孔电连接，多个第一金属条和再分布层。将现有技术中的第一金属层改变成多个第一金属条，每一条金属条将硅通孔结构中的两根硅通孔的一端电连接起来，再使用再分布层将多个硅通孔结构中的两根硅通孔串联起来，由于第一金属条较短不易发生电迁移形成的空洞，并且能够准确测试再分布层的电迁移性能；由于还添加了第一硅通孔漏电流测试结构和第二硅通孔漏电流测试结构，两者之间保持预定距离，用于测试硅通孔之间的漏电流。
Description
技术领域
本实用新型设计半导体制造领域，尤其涉及一种硅通孔测试结构。
背景技术
电迁移（Electro-migration，EM）是半导体工艺可靠性测试中评价金属互连线可靠性重要的测试项目之一。电迁移是一种在一定温度和恒定电流的推动下，导线中金属原子发生定向迁移会形成空洞和小丘的物理现象。电迁移形成的空洞和小丘能够使集成电路中的金属互连线发生断路或者短路，造成集成电路失效。
在3D晶圆的制造过程中，第一层金属（M1）通过硅通孔（Through SiliconVia，TSV）与再分布层（Redistribution Layer，RDL）进行连接。在对所述再分布层进行电迁移测试时，通常通过对所述第一层金属、硅通孔以及再分布层施加温度和电流以测量所述再分布层的电迁移性能。现有技术中，通常采用四端法进行电迁移测试，请参考图1和图2，图1为现有技术中采用四端法测量电迁移性能的剖视图，图2为采用四端法测量电迁移性能的俯视图，其中，四端30通过通孔20与待测结构10相连，在所述四端30的F1端加电流I，并将F2和S2接地，从而在S1端测量电压V，以电阻的变化程度（Ri=Vi/I,△R=(Ri-Ri-1)/Ri-1）来判断待测结构10是否存在电迁移。将四端法测量电迁移应用至在对所述再分布层进行电迁移测试时，即所述待测结构10自上而下包括第一层金属、硅通孔以及再分布层。
然而，由于所述再分布层厚且宽，所述第一层金属较薄，其厚度仅为所述再分布层厚度的1/10～1/12，在使用四端法测试对所述再分布层进行电迁移测试时，由于厚度的差异造成施加在所述第一层金属上的电流密度远大于所述再分布层上的电流密度，因此会造成所述第一层金属经常出现空洞，进而造成无法对所述再分布层进行准确的电迁移测试。
进一步的，随着半导体特征尺寸的降低，所述硅通孔的深宽比也越来越大，致使其侧壁二氧化硅介质层和阻挡层沉积时很难覆盖，并且3D晶圆上的硅通孔排布也越来越密集，所述硅通孔之间的间距（Pitch）不断缩小，致使硅通孔之间的漏电流越来越大。质量合格的硅通孔漏电流是极小的,如果漏电流太大,则说明硅通孔绝缘层存在缺陷,甚至已经被击穿,，此时若进入下一工艺步骤则最终形成的产品在使用时容易出现发热损坏或者击穿。随着硅通孔漏电流问题越来越严重，硅通孔漏电流测试越来越引起芯片制造厂商的重视，硅通孔漏电流测试日益成为必须测试的项目。
实用新型内容
本实用新型的目的在于提供一种硅通孔测试结构，能够准确测试再分布层的电迁移性能。
为了实现上述目的，本实用新型提出了一种硅通孔测试结构，用于进行再分布层电迁移测试，所述结构包括：多个硅通孔结构、多个第一金属条以及所述再分布层，其中，每一所述硅通孔结构包括两根硅通孔，两根所述硅通孔的一端通过所述第一金属条电连接，两根所述硅通孔的另一端通过所述再分布层分别与相邻的硅通孔结构中的两根硅通孔电连接。
进一步的，所述硅通孔测试结构还包括第一硅通孔漏电流测试结构和第二硅通孔漏电流测试结构，所述第一硅通孔漏电流测试结构与所述硅通孔结构通过所述再分布层相连，所述第二硅通孔漏电流测试结构与所述第一硅通孔漏电流测试结构保持预定距离。
进一步的，所述预定距离范围是5μm～200μm。
进一步的，所述第一硅通孔漏电流测试结构以及所述第二硅通孔漏电流测试结构均包括衬底、形成于所述衬底表面的介质层及硅通孔内的介质层和阻挡层、形成于所述介质层表面的第一金属条以及硅通孔，所述硅通孔形成于所述衬底以及介质层内，并与所述第一金属条电连接，所述硅通孔形成于所述衬底的两侧壁设有介质层和阻挡层。
进一步的，所述硅通孔漏电流测试结构中的第一金属条为一根。
进一步的，所述硅通孔漏电流测试结构中的硅通孔为一根。
进一步的，所述硅通孔结构包括衬底、形成于衬底表面的介质层以及两个硅通孔，所述硅通孔形成于所述衬底、介质层以及阻挡层内，所述硅通孔形成于所述衬底的两侧壁设有介质层和阻挡层。
进一步的，所述第一金属条的长度范围是10μm～200μm。
进一步的，所述硅通孔结构的个数为6个～86个。
与现有技术相比，本实用新型的有益效果主要体现在：将现有技术中的第一金属层改变成多个第一金属条，每一条金属条将硅通孔结构中的两根硅通孔的一端电连接起来，再使用再分布层将多个硅通孔结构中的两根硅通孔串联起来，由于第一金属条较短不易发生电迁移形成的空洞，并且能够准确测试再分布层的电迁移性能。
进一步的，由于本实用新型还添加了第一硅通孔漏电流测试结构和第二硅通孔漏电流测试结构，两者之间保持预定距离，该预定距离为芯片版图设计规则下最小距离，用于测试硅通孔之间的漏电流。
附图说明
图1为现有技术中采用四端法测量电迁移性能的剖视图；
图2为采用四端法测量电迁移性能的俯视图；
图3为本实用新型一实施例中硅通孔测试结构俯视图；
图4为本实用新型一实施例中硅通孔测试结构沿图3中X方向的剖面示意图；
图5为本实用新型一实施例中硅通孔测试结构沿图3中Y方向的剖面示意图。
具体实施方式
下面将结合示意图对本实用新型的硅通孔测试结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
请参考图3、图4和图5，在本实施例中，提出了一种硅通孔测试结构，用于对再分布层100进行电迁移测试，所述结构包括：多个硅通孔结构610、多个第一金属条500以及所述再分布层100，其中，所述硅通孔结构包括两根硅通孔300，两根所述硅通孔300的一端通过所述第一金属条500电连接，两根所述硅通孔300的另一端通过所述再分布层100分别与相邻的硅通孔结构610中的两根硅通孔300电连接，如图4所示。
在本实施例中，所述硅通孔测试结构还包括第一漏电测试硅通孔结构620和第二硅通孔漏电流测试结构630，所述第一硅通孔漏电流测试结构620与所述硅通孔结构610通过所述再分布层100相连，所述第二硅通孔漏电流测试结构630与所述第一硅通孔漏电流测试结构620保持预定距离S，如图3和图4所示，所述预定距离S的范围是5μm～200μm，例如是100μm，在本实施例中，所述第二硅通孔漏电流测试结构630与所述第一硅通孔漏电流测试结构620保持预定距离S可以为芯片版图设计规则下的最小距离，由于距离越小，越容易发生漏电，只需测试最小距离的漏电流便能够判断整个结构中存在的最大漏电流。
请参考图5，所述第一硅通孔漏电流测试结构620以及所述第二硅通孔漏电流测试结构630均包括衬底200、形成于衬底200表面的介质层400和阻挡层（图未示出）、形成于所述介质层400表面的第一金属条500以及硅通孔300，所述硅通孔300形成于所述衬底200、介质层400以及和阻挡层内，并与所述第一金属条500电连接，所述硅通孔300形成于所述衬底200的两侧壁设有介质层400和阻挡层，在本实施例中，所述第一硅通孔漏电流测试结构620以及所述第二硅通孔漏电流测试结构630中的硅通孔300和第一金属条500均为一根。
同时，所述硅通孔结构610也包括衬底200、形成于衬底200表面的介质层400、阻挡层以及两个硅通孔300，所述硅通孔300形成于所述衬底200以及介质层400和阻挡层内，所述硅通孔300形成于所述衬底200的两侧壁设有介质层400和阻挡层，如图4和图5所示。
在本实施例中，所述硅通孔结构610的个数为6～86个，例如是20个；所述第一金属条500长度L的范围是10μm～200μm，例如是20μm，所述第一金属条500长度L越小越好，小于发生电迁移效应的最小长度，保证所述第一金属条500不会发生电迁移效应，从而能够防止所述第一金属条500产生空洞，能够对所述再分布层100进行准确的电迁移测试。
本实施例中提出的硅通孔测试结构也采用四端法测试，但是多出了第一硅通孔漏电流测试结构620和第二硅通孔漏电流测试结构630，将位于第二硅通孔漏电流测试结构630内的第一金属条500作为第五端V+。在对所述再分布层100进行电迁移测试时，在F1端加电流I，在S1端测量电压，并且将F2和S2端接地，由电阻的变化程度（Ri=Vi/I,△R=(Ri-Ri-1)/Ri-1）来判断所述再分布层100是否出现电迁移效应。在对所述硅通孔300之间的漏电流进行测试时，在第五端添加正电压V+，并将F2端接地，测量第五端V+和F2端之间的电流，该电流即为所述硅通孔之间的漏电流。
综上，在本实用新型实施例提供的硅通孔测试结构中，将现有技术中的第一金属层改变成多个第一金属条，每一条金属条将硅通孔结构中的两根硅通孔的一端电连接起来，再使用再分布层将多个硅通孔结构中的两根硅通孔串联起来，由于第一金属条较短不易发生电迁移形成的空洞，并且能够准确测试再分布层的电迁移性能。
进一步的，由于本实用新型还添加了第一硅通孔漏电流测试结构和第二硅通孔漏电流测试结构，两者之间保持预定距离，该预定距离为芯片版图设计规则下最小距离，用于测试硅通孔之间的漏电流。
上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。
Claims (9)
1.一种硅通孔测试结构，用于进行再分布层电迁移测试，其特征在于，所述结构包括：多个硅通孔结构、多个第一金属条以及所述再分布层，其中，每一所述硅通孔结构包括两根硅通孔，两根所述硅通孔的一端通过所述第一金属条电连接，两根所述硅通孔的另一端通过所述再分布层分别与相邻的硅通孔结构中的两根硅通孔电连接。
2.如权利要求1所述的硅通孔测试结构，其特征在于，所述硅通孔测试结构还包括第一硅通孔漏电流测试结构和第二硅通孔漏电流测试结构，所述第一硅通孔漏电流测试结构与所述硅通孔结构通过所述再分布层相连，所述第二硅通孔漏电流测试结构与所述第一硅通孔漏电流测试结构保持预定距离。
3.如权利要求2所述的硅通孔测试结构，其特征在于，所述预定距离范围是5μm～200μm。
4.如权利要求2所述的硅通孔测试结构，其特征在于，所述第一硅通孔漏电流测试结构以及所述第二硅通孔漏电流测试结构均包括衬底、形成于所述衬底表面的介质层及硅通孔内的介质层和阻挡层、形成于所述介质层表面的第一金属条以及硅通孔，所述硅通孔形成于所述衬底以及介质层内，并与所述第一金属条电连接，所述硅通孔形成于所述衬底的两侧壁设有介质层和阻挡层。
5.如权利要求4所述的硅通孔测试结构，其特征在于，所述硅通孔漏电流测试结构中的第一金属条为一根。
6.如权利要求4所述的硅通孔测试结构，其特征在于，所述硅通孔漏电流测试结构中的硅通孔为一根。
7.如权利要求2所述的硅通孔测试结构，其特征在于，所述硅通孔结构包括衬底、形成于衬底表面的介质层以及两个硅通孔，所述硅通孔形成于所述衬底、介质层以及阻挡层内，所述硅通孔形成于所述衬底的两侧壁设有介质层和阻挡层。
8.如权利要求1所述的硅通孔测试结构，其特征在于，所述第一金属条的长度范围是10μm～200μm。
9.如权利要求1所述的硅通孔测试结构，其特征在于，所述硅通孔结构的个数为6个～86个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320804163.6U CN203631539U (zh) | 2013-12-09 | 2013-12-09 | 硅通孔测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320804163.6U CN203631539U (zh) | 2013-12-09 | 2013-12-09 | 硅通孔测试结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203631539U true CN203631539U (zh) | 2014-06-04 |
Family
ID=50817990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320804163.6U Expired - Fee Related CN203631539U (zh) | 2013-12-09 | 2013-12-09 | 硅通孔测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203631539U (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105353291A (zh) * | 2014-08-22 | 2016-02-24 | 中芯国际集成电路制造(上海)有限公司 | 芯片的失效分析方法 |
| CN105470239A (zh) * | 2014-09-05 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种用于测试晶圆叠层结构的金属连接性的测试结构 |
| CN106556790A (zh) * | 2015-09-24 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔传感器及检测方法、电子装置 |
| CN106571311A (zh) * | 2015-10-10 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的测试器件及其测试方法 |
| CN107919291A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔测试结构及其测试方法 |
| CN108447797A (zh) * | 2018-03-20 | 2018-08-24 | 长江存储科技有限责任公司 | 金属电迁移测试结构及使用该结构的金属电迁移测试方法 |
| WO2023173614A1 (zh) * | 2022-03-14 | 2023-09-21 | 长鑫存储技术有限公司 | 硅通孔测试结构以及硅通孔短路测试方法 |
-
2013
- 2013-12-09 CN CN201320804163.6U patent/CN203631539U/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105353291A (zh) * | 2014-08-22 | 2016-02-24 | 中芯国际集成电路制造(上海)有限公司 | 芯片的失效分析方法 |
| CN105353291B (zh) * | 2014-08-22 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 芯片的失效分析方法 |
| CN105470239A (zh) * | 2014-09-05 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种用于测试晶圆叠层结构的金属连接性的测试结构 |
| CN105470239B (zh) * | 2014-09-05 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种用于测试晶圆叠层结构的金属连接性的测试结构 |
| CN106556790A (zh) * | 2015-09-24 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔传感器及检测方法、电子装置 |
| CN106571311A (zh) * | 2015-10-10 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的测试器件及其测试方法 |
| CN106571311B (zh) * | 2015-10-10 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的测试器件及其测试方法 |
| CN107919291A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔测试结构及其测试方法 |
| CN107919291B (zh) * | 2016-10-09 | 2020-08-18 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔测试结构及其测试方法 |
| CN108447797A (zh) * | 2018-03-20 | 2018-08-24 | 长江存储科技有限责任公司 | 金属电迁移测试结构及使用该结构的金属电迁移测试方法 |
| WO2023173614A1 (zh) * | 2022-03-14 | 2023-09-21 | 长鑫存储技术有限公司 | 硅通孔测试结构以及硅通孔短路测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203631539U (zh) | 硅通孔测试结构 | |
| CN107037350B (zh) | 具有监控链及测试导线的集成电路测试结构 | |
| US9869713B2 (en) | Through-silicon via (TSV) crack sensors for detecting TSV cracks in three-dimensional (3D) integrated circuits (ICs) (3DICs), and related methods and systems | |
| US9404953B2 (en) | Structures and methods for monitoring dielectric reliability with through-silicon vias | |
| CN104849880A (zh) | 显示器面板teg测试组件及其形成方法和测试方法 | |
| US10768222B1 (en) | Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure | |
| CN104658940A (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
| CN103594453B (zh) | 集成电路中介质击穿可靠性分析的测试结构及其测试方法 | |
| US8648592B2 (en) | Semiconductor device components and methods | |
| CN103346142A (zh) | 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 | |
| CN103811467A (zh) | 电迁移测试结构及测试方法 | |
| CN112420671B (zh) | 一种正交形栅测试结构及测试装置及方法及系统 | |
| CN103035619A (zh) | 一种电迁移可靠性测试结构 | |
| US9041409B1 (en) | Localization of failure in high density test structure | |
| KR101779648B1 (ko) | 메모리 ｍｕｘ１ 레이아웃 내에 다중층 핀들을 갖는 디바이스 | |
| CN104142459B (zh) | 半导体检测电路及检测方法 | |
| CN104347594B (zh) | 硅通孔测试结构及其测试方法和形成方法 | |
| CN107978587B (zh) | 一种金属连线恒温电迁移测试结构 | |
| CN203895444U (zh) | 一种接触孔搭桥测试结构 | |
| Lee et al. | TSV technology and challenges for 3D stacked DRAM | |
| US10103068B2 (en) | Detecting a void between a via and a wiring line | |
| Jung et al. | Fault detection and isolation of multiple defects in through silicon via (TSV) channel | |
| CN103681620B (zh) | 互连电迁移的测试结构 | |
| CN205177791U (zh) | 金属桥连缺陷的检测结构 | |
| KR101960496B1 (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140604 Termination date: 20191209 |