CN104142459B - 半导体检测电路及检测方法 - Google Patents

半导体检测电路及检测方法 Download PDF

Info

Publication number
CN104142459B
CN104142459B CN201310170460.4A CN201310170460A CN104142459B CN 104142459 B CN104142459 B CN 104142459B CN 201310170460 A CN201310170460 A CN 201310170460A CN 104142459 B CN104142459 B CN 104142459B
Authority
CN
China
Prior art keywords
electrode
detected
unit
test side
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310170460.4A
Other languages
English (en)
Other versions
CN104142459A (zh
Inventor
冯军宏
周洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310170460.4A priority Critical patent/CN104142459B/zh
Publication of CN104142459A publication Critical patent/CN104142459A/zh
Application granted granted Critical
Publication of CN104142459B publication Critical patent/CN104142459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体检测电路及检测方法,所述半导体检测电路包括:至少两个并联的待检测单元、第一检测端、第二检测端、与待检测单元一一对应的至少两个第三检测端、至少一个二极管;所述待检测单元用于检测两个电极之间的击穿特性,且不同的待检测单元的结构不同;所述相邻的待检测单元的第二端与第二检测端相连接,所述相邻的待检测单元的第一端通过二极管相连接,其中一个待检测单元的第一端与第一检测端相连接,且所述二极管的阳极都朝向第一检测端,使得当所述第一检测端施加正向的击穿检测电压时,所有的二极管都会导通。利用所述半导体检测电路能快速检测耐压特性最差的待检测单元,从而可以获得不同的待检测单元的结构对击穿特性的不同影响。

Description

半导体检测电路及检测方法
技术领域
本发明涉及半导体检测技术,特别涉及一种半导体检测电路及检测方法。
背景技术
现有的半导体技术中,通常使用多层金属互连线结构使得各种器件电学连接,所述金属互连线之间利用绝缘性能良好的介质材料电隔离。多层金属互连结构的可靠性对于整个IC制造工艺良率、产品性能和可靠性而言都是至关重要的,因此,层间介质(Inter-andIntra-Layer Dielectrics,ILD)击穿和与时间相关的介质击穿(Time dependentDielectric Breakdown,TDDB)特性的可靠性测试也就成了可靠性测试中极为重要的测试项目。在可靠性测试中,通过对相邻的金属互连线施加电压,使得所述相邻的金属互连线之间发生漏电而引起金属离子扩散,进而造成相邻的金属互连线之间的介质被击穿,通过所述可靠性测试可以获得不同金属互连线的间距、形状和不同介质材料对金属互连结构击穿特性的影响。
为了获得击穿特性较好的金属互连结构,通常需要检测多组具有不同金属互连线间距、形状或不同介质材料的金属互连结构,如果采用现有的检测方法,只能一组一组地进行检测对应的击穿电压或击穿时间,以获得不同金属互连线间距、形状或不同介质材料对金属互连结构击穿特性的影响,检测时间较长,检测成本较高。
发明内容
本发明解决的问题是提供一种半导体检测电路及检测方法,能很方便地检测出击穿特性最差的待检测单元,检测成本较低。
为解决上述问题,本发明提供一种半导体检测电路,包括:至少两个并联的待检测单元、第一检测端、第二检测端、与待检测单元一一对应的至少两个第三检测端、至少一个二极管;所述待检测单元用于检测两个电极之间的击穿特性,且不同的待检测单元的结构不同;所述相邻的待检测单元的第二端相连接后与第二检测端相连接,所述相邻的待检测单元的第一端通过二极管相连接,其中一个待检测单元的第一端与第一检测端相连接,且所述二极管的阳极都朝向第一检测端的位置,使得当所述第一检测端施加正向的击穿检测电压时,所有的二极管都会导通;每个待检测单元的第一端都与对应的第三检测端相连接。
可选的,所述待检测单元包括:第一电极、第二电极和将第一电极、第二电极电学隔离的层间介质层,所述第一电极对应所述待检测单元的第一端,所述第二电极对应所述待检测单元的第二端,所述不同待检测单元对应的第一电极、第二电极之间的间距不同。
可选的,所述待检测单元包括:基底,位于基底表面的第一金属层,位于所述第一金属层表面的层间介质层,位于所述层间介质层表面的第二金属层,所述第二金属层包括第一电极和第二电极,所述第一电极和第二电极之间通过层间介质层电学隔离,所述第一金属层的位置与第一电极、第二电极的位置相对应。
可选的,所述待检测单元包括:基底,位于基底表面的层间介质层,位于所述层间介质层表面的第二金属层,所述第二金属层包括第一电极和第二电极,所述第一电极和第二电极之间通过层间介质层电学隔离。
可选的,不同的待检测单元的基底、层间介质层、第一电极、第二电极的材料、尺寸、形成工艺相同,但不同的待检测单元的第一金属层的俯视形状不同,使得所述不同待检测单元对应的第一电极、第二电极之间的间距不同。
可选的,通过对具有不同俯视形状的第一金属层对应的待检测单元进行检测,获得最先击穿的待检测单元,从而获得不同俯视形状的第一金属层对第一电极、第二电极之间间距的影响及对所述待检测单元的击穿特性的影响。
可选的,所述待检测单元的第一金属层的俯视形状为块状结构或条状结构。
可选的,当所述第一电极和第二电极都为梳状结构,且所述梳状结构的第一电极和第二电极的梳齿金属线交错相嵌时,所述条状结构的第一金属层与所述梳齿金属线平行或垂直。
可选的,当所述第一电极和第二电极都为梳状结构,且所述梳状结构的第一电极和第二电极的梳齿金属线交错相嵌,所述条状结构的第一金属层与所述梳齿金属线平行时,所述条状结构的第一金属层位于所述梳齿金属线的正下方或位于梳齿金属线之间的间隙的正下方。
本发明实施例提供了一种采用所述半导体检测电路的检测方法,包括:在所述第一检测端施加击穿检测电压,第二检测端接地,第三检测端浮空,直到所述待检测单元至少一个被击穿,第一检测端和第二检测端之间检测到有电流产生,停止施加击穿检测电压;然后,在所述第二检测端施加检测电压,第一检测端浮空,第三检测端接地,当至少一个第三检测端检测到有电流,则表明对应的待检测单元最先被击穿。
可选的,还包括:通过测出最先被击穿的待检测单元,从而获得不同结构对待检测单元的击穿特性的影响。
可选的,当不同的待检测单元的基底、层间介质层、第一电极、第二电极的材料、尺寸、形成工艺相同,但不同的待检测单元的第一金属层的俯视图形不同,使得所述不同待检测单元对应的第一电极、第二电极之间的间距不同时,通过测出最先被击穿的待检测单元,从而获得不同第一金属层的俯视形状对第一电极、第二电极之间的间距的影响及对所述待检测单元的击穿特性的影响。
可选的,所述施加的击穿检测电压的电压值恒定或随时间的增加而增加。
可选的,所述施加的检测电压小于或等于1.5V。
可选的,所述最先被击穿的待检测单元与相邻的待检测单元之间的二极管两端的电势差小于二极管的正向开启电压
与现有技术相比,本发明的技术方案具有以下优点:
由于所述相邻的待检测单元的第一端通过二极管相连接,所述二极管只能正向导通,所述二极管两端的电压只有高于开启电压才会发生导通,因此当其中至少一个待检测单元被击穿后,在所述第二检测端和第三检测端施加测试电压,被击穿的待检测单元对应的第三检测端会检测到电流,从而能很容易判断出耐压特性最差的待检测单元,不需要一一检测,节省了检测时间和成本。
进一步的,通过对具有不同俯视形状的第一金属层对应的待检测单元进行检测,获得最先击穿的待检测单元,从而获得不同俯视形状的第一金属层对第一电极、第二电极之间间距的影响及对所述待检测单元的击穿特性的影响,不需要一一检测,节省了检测时间和成本。
附图说明
图1和图2是本发明实施例的半导体检测电路的结构示意图;
图3~图10是本发明实施例的待检测单元的结构示意图;
图11是本发明实施例的检测方法的流程示意图。
具体实施方式
由于利用现有检测方法进行检测的检测时间较长,因此本发明提供了一种半导体检测电路及检测方法,先在所述半导体检测电路的第一检测端施加击穿检测电压,第二检测端接地,第三检测端浮空,直到所述待检测单元至少一个被击穿,第一检测端和第二检测端之间检测到有电流,停止施加击穿检测电压;然后在所述第二检测端施加检测电压,第一检测端浮空,第三检测端接地,当至少一个第三检测端检测到有电流,则表明对应的待检测单元最先被击穿。由于各个待检测单元的结构各不相同,因此,通过获知最先被击穿的待检测单元,就能获得哪一种待检测单元的结构最容易被击穿,从而可以获得不同的待检测单元的结构对击穿特性的不同影响。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例首先提供了一种半导体检测电路,请参考图1,包括:四个并联的待检测单元10a、10b、10c、10d,第一检测端S1,第二检测端S2,与待检测单元10a、10b、10c、10d一一对应的四个第三检测端S3a、S3b、S3c、S3d,三个二极管20;所述待检测单元10a、10b、10c、10d用于检测两个电极之间的击穿特性,且不同的待检测单元10a、10b、10c、10d的结构不同,使得对应的击穿特性各不相同;所述相邻的待检测单元的第二端12相连接后与第二检测端S2相连接,所述相邻的待检测单元的第一端11通过二极管20相连接,位于最左侧的待检测单元10a的第一端11与第一检测端S1相连接,且所述三个二极管20的阳极都朝向第一检测端S1的位置,即所述待检测单元10a、10b之间的二极管20的阳极与待检测单元10a相连接,所述待检测单元10b、10c之间的二极管20的阳极与待检测单元10b相连接,所述待检测单元10c、10d之间的二极管20的阳极与待检测单元10c相连接,使得当所述第一检测端S1施加正向的击穿检测电压时,所述三个二极管20都会导通;每个待检测单元10a、10b、10c、10d的第一端11都分别与对应的第三检测端S3a、S3b、S3c、S3d相连接。
在另一实施例中,所述半导体检测电路请参考图2,包括:四个并联的待检测单元10a、10b、10c、10d,第一检测端S1,第二检测端S2,与待检测单元10a、10b、10c、10d一一对应的四个第三检测端S3a、S3b、S3c、S3d,三个二极管20;所述待检测单元10a、10b、10c、10d用于检测两个电极之间的击穿特性,且不同的待检测单元10a、10b、10c、10d的结构不同,使得对应的击穿特性各不相同;所述相邻的待检测单元的第二端12直接连接后与第二检测端S2相连接,所述相邻的待检测单元的第一端11通过二极管20相连接,待检测单元10b的第一端11与第一检测端S1相连接,且所述三个二极管20的阳极都朝向第一检测端S1的位置,即所述待检测单元10a、10b之间的二极管20的阳极与待检测单元10b相连接,所述待检测单元10b、10c之间的二极管20的阳极与待检测单元10b相连接,所述待检测单元10c、10d之间的二极管20的阳极与待检测单元10c相连接,使得当所述第一检测端S1施加正向的击穿检测电压时,所述三个二极管20都会导通;每个待检测单元10a、10b、10c、10d的第一端11都分别与对应的第三检测端S3a、S3b、S3c、S3d相连接。由于所述第一检测端S1与位于中间的待检测单元的第一端相连接,可以使得施加在每一个待检测单元的击穿检测电压更加均衡,有利于提高检测精确度。
所述待检测单元的数量至少为两个,且当其中一个待检测单元的第一端11与第一检测端S1相连接时,为了保证所述第一检测端S1施加正向的击穿检测电压时,所有的二极管20都会导通,因此所有二极管20的阳极都朝向第一检测端S1的位置,所述所有二极管20的阴极都背向第一检测端S1的位置。
所述待检测单元用于检测两个电极之间的击穿特性,且由于各个待检测单元的结构各不相同,通过在第一检测端和第二检测端施加击穿测试电压,通过获知最先被击穿的待检测单元,就能获得哪一种待检测单元的结构最容易被击穿,从而可以获得不同的待检测单元的结构对击穿特性的不同影响。
发明人发现,现有的作为互连结构的金属层的材料通常为铜,形成所述铜材料的金属层的形成工艺通常为大马士革工艺或双大马士革工艺,所述大马士革工艺包括:先在层间介质层内形成开口,在所述开口内形成扩散阻挡层和位于扩散阻挡层表面的电镀种子层,然后利用电镀工艺在所述电镀种子层表面形成铜金属层并填充满所述开口,并利用化学机械研磨工艺将位于层间介质层表面的扩散阻挡层、电镀种子层和铜金属层去除,在开口内形成金属层。由于化学机械研磨工艺是化学作用与机械作用相结合进行研磨,会对层间介质层以及位于层间介质层下方的金属层、层间介质层、半导体器件等产生应力。且层间介质层通常为氧化硅层或氮化硅层等,层间介质层的硬度较大,而金属层的硬度较小,延展性较好,如果所述层间介质层下方还具有另一层金属层,所述另一层金属层会由于化学机械研磨工艺而发生变形,导致层间介质层发生变形,导致形成于所述开口内的金属层的形状发生改变,位于同一金属层的两条金属线之间的间距会发生改变,从而会导致两条金属线之间的击穿特性发生改变,例如击穿电压发生改变,或与时间相关的介质击穿(TDDB)的击穿时间发生改变。
为了检测所述层间介质层下方的金属层会对层间介质层表面的技术层造成何种影响,因此本发明实施例提供了几种待检测单元,通过对所述几种待检测单元进行检测来获得不同第一金属层对第一电极、第二电极之间的间距的影响及对所述待检测单元的击穿特性的影响。
请参考图3和图4,图3为本发明实施例的一个待检测单元的俯视结构示意图,图4为图3沿AA’线方向的剖面结构示意图,所述待检测单元包括:基底100,位于所述基底100表面的第一金属层110,位于所述第一金属层110和基底100表面的层间介质层120,位于所述层间介质层120表面的第二金属层130,所述第二金属层130包括第一电极131和第二电极132,所述第一电极131对应所述待检测单元的第一端11(请参考图1或图2),所述第二电极131对应所述待检测单元的第二端12(请参考图1或图2),且所述第一电极131、第二电极132之间通过层间介质层120电学隔离。
在本实施例中,所述第一电极131和第二电极132都为梳状结构,且所述梳状结构的第一电极131和第二电极131的梳齿金属线交错相嵌,能更好地模拟实际情况下相邻两个电极之间的击穿情况。在其他实施例中,所述第一电极和第二电极还可以为两条平行的直线、两条平行的曲线或两条平行的S状折线等。
在本实施例中,所述第一金属层110的俯视形状为块状结构,且所述第一金属层110的宽度至少大于两条梳齿金属线宽度之和,使得所述第二金属层130形成在较大的第一金属层110上。如果所述待检测单元最先被击穿,则表明如图3、图4所示的第一金属层对第一电极、第二电极之间的间距的影响最大。
请参考图5和图6,图5为本发明实施例的另一个待检测单元的俯视结构示意图,图6为图5沿BB’线方向的剖面结构示意图,所述待检测单元包括:基底200,位于所述基底200表面的第一金属层210,位于所述第一金属层210和基底200表面的层间介质层220,位于所述层间介质层220表面的第二金属层230,所述第二金属层230包括第一电极231和第二电极232,所述第一电极231对应所述待检测单元的第一端11(请参考图1或图2),所述第二电极231对应所述待检测单元的第二端12(请参考图1或图2),且所述第一电极231、第二电极232之间通过层间介质层220电学隔离。
在本实施例中,所述第一电极231和第二电极232都为梳状结构,且所述梳状结构的第一电极231和第二电极231的梳齿金属线交错相嵌,能更好地模拟实际情况下相邻两个电极之间的击穿情况。在其他实施例中,所述第一电极和第二电极还可以为两条平行的直线、两条平行的曲线或两条平行的S状折线等。
在本实施例中,所述第一金属层210的俯视形状为若干互相平行的条状结构,所述条状结构的第一金属层210的宽度等于一条梳齿金属线宽度,且所述条状结构的第一金属层210与所述第一电极231和第二电极232的梳齿金属线平行并位于所述梳齿金属线的正下方。如果所述待检测单元最先被击穿,则表明如图5、图6所示的第一金属层对第一电极、第二电极之间的间距的影响最大。
请参考图7和图8,图7为本发明实施例的另一个待检测单元的俯视结构示意图,图8为图7沿CC’线方向的剖面结构示意图,所述待检测单元包括:基底300,位于所述基底300表面的第一金属层310,位于所述第一金属层310和基底300表面的层间介质层320,位于所述层间介质层320表面的第二金属层330,所述第二金属层330包括第一电极331和第二电极332,所述第一电极331对应所述待检测单元的第一端11(请参考图1或图2),所述第二电极331对应所述待检测单元的第二端12(请参考图1或图2),且所述第一电极331、第二电极332之间通过层间介质层320电学隔离。
在本实施例中,所述第一电极331和第二电极332都为梳状结构,且所述梳状结构的第一电极331和第二电极331的梳齿金属线交错相嵌,能更好地模拟实际情况下相邻两个电极之间的击穿情况。在其他实施例中,所述第一电极和第二电极还可以为两条平行的直线、两条平行的曲线或两条平行的S状折线等。
在本实施例中,所述第一金属层310的俯视形状为若干互相平行的条状结构,所述条状结构的第一金属层310的宽度等于一条梳齿金属线宽度,且所述条状结构的第一金属层310与所述第一电极331和第二电极332的梳齿金属线平行并位于所述梳齿金属线之间的间隙的正下方。如果所述待检测单元最先被击穿,则表明如图7、图8所示的第一金属层对第一电极、第二电极之间的间距的影响最大。
请参考图9和图10,图9为本发明实施例的另一个待检测单元的俯视结构示意图,图10为图9沿DD’线方向的剖面结构示意图,所述待检测单元包括:基底400,位于所述基底400表面的第一金属层410,位于所述第一金属层410和基底400表面的层间介质层420,位于所述层间介质层420表面的第二金属层430,所述第二金属层430包括第一电极431和第二电极432,所述第一电极431对应所述待检测单元的第一端11(请参考图1或图2),所述第二电极431对应所述待检测单元的第二端12(请参考图1或图2),且所述第一电极431、第二电极432之间通过层间介质层420电学隔离。
在本实施例中,所述第一电极431和第二电极432都为梳状结构,且所述梳状结构的第一电极431和第二电极431的梳齿金属线交错相嵌,能更好地模拟实际情况下相邻两个电极之间的击穿情况。在其他实施例中,所述第一电极和第二电极还可以为两条平行的直线、两条平行的曲线或两条平行的S状折线等。
在本实施例中,所述第一金属层410的俯视形状为若干互相平行的条状结构,所述条状结构的第一金属层410的宽度等于一条梳齿金属线宽度,且所述条状结构的第一金属层410与所述第一电极431和第二电极432的梳齿金属线垂直。如果所述待检测单元最先被击穿,则表明如图9、图10所示的第一金属层对第一电极、第二电极之间的间距的影响最大。
在其他实施例中,当所述各个待检测单元的第一金属层的俯视形状为条状结构时,所述条状结构的第一金属层的宽度也可以大于或小于一条梳齿金属线宽度,所述条形结构的宽度根据需要相对应调节,只需保证所述条形结构的宽度小于块状结构的宽度,不同待检测单元的第一金属层的俯视形状不相同。
在其他实施例中,所述待检测单元还可以不包括第一金属层,直接在基底上形成层间介质层,在所述层间介质层表面形成第二金属层,用于检测具有或不具有第一金属层对第二金属层的影响。
在上述不同的待检测单元中,所采用的基底、层间介质层和第二金属层的材料、尺寸、形成工艺相同,且不同的待检测单元的第一电极、第二电极的形状也都相同,不同的待检测单元只有是否具有第一金属层的区别、或第一金属层的俯视形状是否相同的区别、或第一金属层与第二金属层之间相对位置的区别,最终测得不同的待检测单元的击穿特性不相同只可能是由于所述第一金属层的不同所引起的。
因此,本发明实施例利用上述半导体检测电路及上述至少两种不同待检测单元进行检测,判断在哪一种俯视形状的第一金属层上形成第二金属层最容易被击穿,从而可以获得不同俯视形状的第一金属层对第二金属层的击穿特性的不同影响。同时由于获得了最容易被击穿的待检测单元,后续可以利用相应的结构进行抗击穿测试,只要对应待检测单元的结构能承受住抗击穿测试,不被击穿,则其余几种待检测单元对应的结构也不会被击穿,不需要再一一进行测试,节省了检测成本。
基于上述半导体检测电路,本发明实施例还提供了一种采用所述半导体检测电路的检测方法,请参考图11,包括:
步骤S101,在所述第一检测端施加击穿检测电压,第二检测端接地,第三检测端浮空,直到所述待检测单元至少一个被击穿,第一检测端和第二检测端之间检测到有电流,停止施加击穿检测电压;
步骤S102,在所述第二检测端施加检测电压,第一检测端浮空,第三检测端接地,当其中一个第三检测端检测到有电流,则表明对应的待检测单元最先被击穿。
具体的,所述在第一检测端施加的击穿检测电压可以为恒定电压,也可以为电压值随时间的增加而增加的电压。当所述击穿检测电压为恒定电压时,对所述第一电极和第二电极之间的层间介质层进行与时间相关的介质击穿(TDDB)测试,在所述第一检测端和第二检测端之间施加一段时间的恒定电压,第一电极和第二电极之间间距最小的待检测单元会最先被击穿。当所述击穿检测电压为电压值随时间的增加而增加的电压时,对所述第一电极和第二电极之间的层间介质层进行击穿电压测试,由于所述击穿检测电压不断上升,当上升到某一特定电压值时,第一电极和第二电极之间间距最小的待检测单元会最先被击穿。
由于击穿检测电压会远远大于二极管20的开启电压(通常为0.5V),且所述二极管的阳极都朝向第一检测端的位置,使得每一个待检测单元的两侧都施加有击穿检测电压,用于测试每一个待检测单元的击穿特性。
由于未被击穿之前,所述第一检测端和第二检测端之间相当于开路,所述第一检测端和第二检测端之间不会检测到有电流,但当所述待检测单元至少一个被击穿(一般只有一个待检测单元被击穿、但也可能存在同时两三个被击穿),第一检测端和第二检测端之间就会检测到有电流,立即停止施加击穿检测电压。此时还不能确定哪一个待检测单元被击穿。其中,为了方便叙述,请参考图1,假设是所述待检测单元10c被击穿。
然后,由于所述待检测单元10c被击穿,当在所述第二检测端S2施加检测电压,第一检测端S1浮空,第三检测端接地时,与待检测单元10c相连接的第三检测端S3c检测到有电流,则表明待检测单元10c最先被击穿。同时,由于二极管20反向不能导通,第三检测端S3b不会检测到有电流,且二极管正向开启需要具有0.5V的正向开启电压,如果所述检测电压小于、等于或稍大于所述0.5V的开启电压,使得所述第三检测端S3c和第三检测端S3d之间的二极管20两端的电势差小于0.5V的正向开启电压,则所述第三检测端S3d也不会检测到有电流,则只有与被击穿的待检测单元10c相对应的第三检测端S3c才能检测到有电流,从而可以判断出待检测单元10c被击穿。即使所述第三检测端S3c和第三检测端S3d之间的二极管20两端的电势差大于0.5V的开启电压,第三检测端S3c和第三检测端S3d之间的二极管20导通,由于二极管20也具有一定的电阻,因此绝大多数电流都通过第三检测端S3c流走,当第三检测端S3c检测到有较大电流时,即使第三检测端S3d也检测到较小的电流,也表明只有待检测单元10c最先被击穿。
在本实施例中,所述第二检测端S2施加检测电压小于或等于1.5V,具体可以为1.2V、1.0V、0.8V、0.5V、0.4V等
同样的,如果至少两个第三检测端检测到有电流,假设第三检测端S3c、S3d都检测到有电流,则表明待检测单元10c和10d最先被击穿。
通过测出最先被击穿的待检测单元,就可以获得不同结构对待检测单元的击穿特性的影响。由于不同的待检测单元所采用的基底、层间介质层和第二金属层的材料、尺寸、形成工艺相同,且不同的待检测单元的第一电极、第二电极的形状也都相同,但只有各个待检测单元的第一金属层不同,使得所述各个待检测单元对应的第一电极、第二电极之间的间距不同时,由于获得了最先被击穿的待检测单元,则表明其对应的待检测单元的第一金属层结构对第二金属层的第一电极、第二电极之间的间距的影响最大,最容易导致第二金属层的第一电极和第二电极发生击穿,而不需要对所述待检测单元进行一一测试,节省了检测成本。同时由于获得了最容易被击穿的待检测单元,后续可以利用相应的结构进行抗击穿测试,只要对应待检测单元的结构能承受住抗击穿测试,不被击穿,则其余几种待检测单元对应的结构也不会被击穿,不需要再一一进行测试,节省了检测成本
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体检测电路,其特征在于,包括:至少两个待检测单元,所述待检测单元是并联的;第一检测端、第二检测端、与待检测单元一一对应的至少两个第三检测端、至少一个二极管;所述待检测单元用于检测两个电极之间的击穿特性,且不同的待检测单元的结构不同;相邻的待检测单元的第二端相连接后与第二检测端相连接,所述相邻的待检测单元的第一端通过二极管相连接,其中一个待检测单元的第一端与第一检测端相连接,且所述二极管的阳极都朝向第一检测端的位置,使得当所述第一检测端施加正向的击穿检测电压时,所有的二极管都会导通;每个待检测单元的第一端都与对应的第三检测端相连接。
2.如权利要求1所述的半导体检测电路,其特征在于,所述待检测单元包括:第一电极、第二电极和将第一电极、第二电极电学隔离的层间介质层,所述第一电极对应所述待检测单元的第一端,所述第二电极对应所述待检测单元的第二端,不同所述待检测单元对应的第一电极、第二电极之间的间距不同。
3.如权利要求2所述的半导体检测电路,其特征在于,所述待检测单元包括:基底,位于基底表面的层间介质层,位于所述层间介质层表面的第二金属层,所述第二金属层包括第一电极和第二电极,所述第一电极和第二电极之间通过层间介质层电学隔离。
4.如权利要求2所述的半导体检测电路,其特征在于,所述待检测单元包括:基底,位于基底表面的第一金属层,位于所述第一金属层表面的层间介质层,位于所述层间介质层表面的第二金属层,所述第二金属层包括第一电极和第二电极,所述第一电极和第二电极之间通过层间介质层电学隔离,所述第一金属层的位置与第一电极、第二电极的位置相对应。
5.如权利要求4所述的半导体检测电路,其特征在于,不同的待检测单元的基底、层间介质层、第一电极、第二电极的材料、尺寸、形成工艺相同,但不同的待检测单元的第一金属层的俯视形状不同,使得不同所述待检测单元对应的第一电极、第二电极之间的间距不同。
6.如权利要求5所述的半导体检测电路,其特征在于,通过对具有不同俯视形状的第一金属层对应的待检测单元进行检测,获得最先击穿的待检测单元,从而获得不同俯视形状的第一金属层对第一电极、第二电极之间间距的影响及对所述待检测单元的击穿特性的影响。
7.如权利要求5所述的半导体检测电路,其特征在于,所述待检测单元的第一金属层的俯视形状为块状结构。
8.如权利要求5所述的半导体检测电路,其特征在于,所述待检测单元的第一金属层的俯视形状为条状结构。
9.如权利要求8所述的半导体检测电路,其特征在于,当所述第一电极和第二电极都为梳状结构,且所述梳状结构的第一电极和第二电极的梳齿金属线交错相嵌时,所述条状结构的第一金属层与所述梳齿金属线平行或垂直。
10.如权利要求8所述的半导体检测电路,其特征在于,当所述第一电极和第二电极都为梳状结构,且所述梳状结构的第一电极和第二电极的梳齿金属线交错相嵌,所述条状结构的第一金属层与所述梳齿金属线平行时,所述条状结构的第一金属层位于所述梳齿金属线的正下方或位于梳齿金属线之间的间隙的正下方。
11.一种采用如权利要求1所述的半导体检测电路的检测方法,其特征在于,包括:
在所述第一检测端施加击穿检测电压,第二检测端接地,第三检测端浮空,直到所述待检测单元至少一个被击穿,第一检测端和第二检测端之间检测到有电流产生,停止施加击穿检测电压;
然后,在所述第二检测端施加检测电压,第一检测端浮空,第三检测端接地,当至少一个第三检测端检测到有电流,则表明对应的待检测单元最先被击穿。
12.如权利要求11所述的检测方法,其特征在于,还包括:通过测出最先被击穿的待检测单元,从而获得不同结构对待检测单元的击穿特性的影响。
13.如权利要求11所述的检测方法,其特征在于,所述待检测单元包括:第一电极、第二电极和将第一电极、第二电极电学隔离的层间介质层,所述第一电极对应所述待检测单元的第一端,所述第二电极对应所述待检测单元的第二端,不同所述待检测单元对应的第一电极、第二电极之间的间距不同;所述待检测单元包括:基底,位于基底表面的第一金属层,位于所述第一金属层表面的层间介质层,位于所述层间介质层表面的第二金属层,所述第二金属层包括第一电极和第二电极,所述第一电极和第二电极之间通过层间介质层电学隔离,所述第一金属层的位置与第一电极、第二电极的位置相对应;当不同的待检测单元的基底、层间介质层、第一电极、第二电极的材料、尺寸、形成工艺相同,但不同的待检测单元的第一金属层的俯视图形不同,使得不同所述待检测单元对应的第一电极、第二电极之间的间距不同时,通过测出最先被击穿的待检测单元,从而获得不同第一金属层的俯视形状对第一电极、第二电极之间的间距的影响及对所述待检测单元的击穿特性的影响。
14.如权利要求11所述的检测方法,其特征在于,施加的所述击穿检测电压的电压值恒定或随时间的增加而增加。
15.如权利要求12所述的检测方法,其特征在于,施加的所述检测电压小于或等于1.5V。
16.如权利要求15所述的检测方法,其特征在于,所述最先被击穿的待检测单元与相邻的待检测单元之间的二极管两端的电势差小于二极管的正向开启电压。
CN201310170460.4A 2013-05-09 2013-05-09 半导体检测电路及检测方法 Active CN104142459B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310170460.4A CN104142459B (zh) 2013-05-09 2013-05-09 半导体检测电路及检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310170460.4A CN104142459B (zh) 2013-05-09 2013-05-09 半导体检测电路及检测方法

Publications (2)

Publication Number Publication Date
CN104142459A CN104142459A (zh) 2014-11-12
CN104142459B true CN104142459B (zh) 2017-07-14

Family

ID=51851691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310170460.4A Active CN104142459B (zh) 2013-05-09 2013-05-09 半导体检测电路及检测方法

Country Status (1)

Country Link
CN (1) CN104142459B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831843B (zh) * 2018-06-22 2020-10-23 长江存储科技有限责任公司 漏电测试方法
CN112002651A (zh) * 2020-06-18 2020-11-27 上海华力集成电路制造有限公司 Mom结构及金属层间电介质击穿测试方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200809B2 (ja) * 1996-07-16 2001-08-20 東京特殊電線株式会社 偏向コイルアセンブリ耐圧試験器
CN1187809C (zh) * 2001-05-21 2005-02-02 华邦电子股份有限公司 时间相依介电崩溃测试电路及测试方法
CN1242273C (zh) * 2001-05-30 2006-02-15 株式会社萌利克 半导体电路的检测方法和检测装置
CN2755619Y (zh) * 2004-08-19 2006-02-01 中国电子产品可靠性与环境试验研究所 封装级可靠性模型参数提取系统
CN1790656A (zh) * 2004-12-17 2006-06-21 上海华虹Nec电子有限公司 一种功率mos器件的测试方法及实现该方法的产品
CN100405073C (zh) * 2004-12-22 2008-07-23 中芯国际集成电路制造(上海)有限公司 防止半导体器件中大电流损伤的电容器击穿测试结构
JP2006258686A (ja) * 2005-03-18 2006-09-28 Agilent Technol Inc 信頼性測定装置および測定方法
CN101494216B (zh) * 2008-01-25 2011-02-02 中芯国际集成电路制造(上海)有限公司 用于对集成电路内层电介质进行可靠性分析的测试用结构
CN102034794B (zh) * 2009-09-28 2012-10-31 中芯国际集成电路制造(上海)有限公司 测试结构及测试半导体衬底的方法
CN101702005B (zh) * 2009-10-28 2012-12-12 上海宏力半导体制造有限公司 与时间相关电介质击穿的并行测试电路
CN102097413B (zh) * 2009-12-15 2012-12-05 中芯国际集成电路制造(上海)有限公司 栅氧化层和介质层完整性的测试结构及测试方法
CN103033728B (zh) * 2011-10-08 2015-07-29 中芯国际集成电路制造(上海)有限公司 经时击穿矩阵测试电路及测试方法

Also Published As

Publication number Publication date
CN104142459A (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
US8232115B2 (en) Test structure for determination of TSV depth
CN104465614B (zh) 测试结构和对应的测试方法
CN100397606C (zh) 集成电路的连线缺陷的检测方法与制程监控电路结构
CN203631539U (zh) 硅通孔测试结构
US20140191410A1 (en) Damage monitor structure for through-silicon via (tsv) arrays
CN104658940A (zh) 一种鳍式场效晶体管电学特性的测量结构
CN107452715A (zh) 用于测试晶体管结构的栅极绝缘的半导体器件和方法
CN104142459B (zh) 半导体检测电路及检测方法
CN107978537A (zh) 测试结构及测试单元
CN103887283B (zh) 多晶硅残留监测结构
CN206422042U (zh) 释放焊垫等离子体的pid测试结构
CN103545294B (zh) 半导体检测结构及检测方法
CN104183574B (zh) 半导体测试结构及测试方法
CN104752405B (zh) 半导体器件的测试结构及其形成方法
CN101750563B (zh) 半导体器件中通孔或接触孔短路检测结构
CN103915415B (zh) 集成电路的可靠性分析测试结构及其测试方法
CN103809062B (zh) 电迁移测试结构
CN203026497U (zh) 漏电测试结构
CN208674068U (zh) 界面缺陷表征结构及界面缺陷检测装置
CN109300878A (zh) 界面缺陷表征结构的形成方法
CN203826374U (zh) 一种测试结构
CN103630802A (zh) 基于soi衬底的tsv通孔绝缘层测试结构
CN104253059B (zh) 电迁移可靠性测试结构及其使用方法
CN103367323B (zh) 检测版图结构及检测方法
JP5444731B2 (ja) 半導体装置とその検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant