CN100405073C - 防止半导体器件中大电流损伤的电容器击穿测试结构 - Google Patents

Abstract

防止半导体器件电容器击穿测试中的大电流损伤的测试结构，包括：电容器(C)，和跨接(或者并联)在电容器(C)上的测试电源(SMU1)，其特征是，还包括串联在电容器(C)的阳极极板与测试电源(SMU1)之间的分压电阻器(R)；电容器(C)和分压电阻器(R)和测试电源(SMU1)串联连接构成测试回路。

Description

防止半导体器件中大电流损伤的电容器击穿测试结构

技术领域

本发明涉及半导体器件的一种测试结构，特别涉及防止半导体器件电容器击穿测试的大电流损伤的测试结构。

背景技术

半导体器件中以栅氧化硅为介质的电容器击穿测试结构，包括以栅氧化硅为介质的电容器和跨接在电容器上的测试电源，在电容器击穿测试中，当电容器的栅氧化硅介质击穿时，相当于电容器(C)的两个电极短路，因而在击穿的瞬间会产生很大的电流，但是，测试机台无法及时限制大电流，造成测试探头损坏，而且，击穿时出现的大电流会烧毁电容器结构的金属电极连接线。

图1A是现有的电容器击穿测试结构示意图。图1B是现有的电容器的栅氧化硅介质击穿前的等效电路图。图1C是现有的电容器击穿测试结构在击穿时的等效电路图。从图1A和图1C看到，在电容器(C)的栅氧化硅介质层被击穿时，加到电容器(C)击穿测试结构上的测试电源的阴极和阳极短路，产生瞬时大击穿电流，瞬时大击穿电流烧毁电容器(C)的金属电极连接线，损坏测试机台的测试探头。瞬时大击穿电流所显示的现有的电容器击穿测试结构不能确定电容器击穿的确切位置。电容器击穿时的瞬时大电流机台不能侦测到，机台将判断电容器没有击穿，继续施加电压进行测试。由于电容器的金属连接线已经烧毁，造成测试线路断开，机台只能检测到小电流，将会一直增加电压到限压值，无法得到实际的击穿电压。同时，由于电容器的金属连接线已经烧毁，将无法进行失效分析，无法判断在电容器的金属连接线烧毁时栅氧化硅介质层是否已经击穿，不能确定金属连接线烧毁是由于电容器(C)的栅氧化硅介质击穿产生的瞬时大电流造成的或是其他原因引起的，造成测试失败。

为了克服现有的半导体器件中电容器测试结构不能确切确定电容器的击穿电压的缺点，提出本发明。

发明内容

本发明的目的是，提出一种新的防止半导体器件电容器击穿测试中大电流损伤的测试结构。

按照本发明一个技术方案的防止半导体器件电容器击穿测试中大电流损伤的测试结构，包括：电容器(C)、测试电源(SMU1)，串联在电容器(C)的阳极极板与测试电源(SMU1)之间的一个分压电阻器(R)；电容器(C)和、分压电阻器(R)和测试电源(SMU1)串联连接构成电容器击穿测试回路。测试回路中所增加的一个串联的分压电阻器(R)是用半导体器件中的硅有源区(AA)或多晶硅(poly)层的一部分构成。测试过程中，电容器(C)的栅氧化硅介质击穿前测试回路中的测试电流(I)小，测试电流一般小于1×10^-5A，因此，在测试回路中串联的分压电阻器(R)上引起的电压降范围在1-10mV，串联的分压电阻器(R)上的电压降对于电容器的击穿测试结构影响非常小，当电容器(C)的栅氧化硅介质击穿时，电容器(C)的两个电极直通，使测试电源电压(V)全部加到分压电阻器(R)上，如果电容器击穿测试结构上的击穿测试电压(V)是10V，那么，电容器(C)击穿时测试回路中的击穿电流(I)范围是0.01-0.1A。因而不会产生大击穿电流(I)，可以避免电容器(C)金属电极连接线烧毁，也不会损坏测试探头，同时能准确地确定电容器(C)损坏是由电容器的栅氧化硅介质击穿造成的。

按照本发明的防止半导体器件电容器击穿测试中大电流损伤的测试结构，测试回路中所增加的一个串联的分压电阻器(R)是用半导体器件中的硅有源区(AA)或多晶硅(poly)层的一部分构成，只需要用金属连接线将半导体器件中现有的硅有源区(AA)或多晶硅(poly)层的一部作为分压电阻器(R)连接到电容器(C)的测试回路中，就能构成按照本发明的防止半导体器件电容器击穿测试中大电流损伤的测试结构。因此，在制造工艺上不需要增加附加的工艺步骤，只需要稍微改变一下现有的金属连接线构图。因此不会增加生产成本。分压电阻器(R)的电阻值范围可以根据实际栅氧化硅介质层厚度选择100欧姆到1000欧姆。

按照本发明的防止半导体器件电容器击穿测试中大电流损伤的测试结构，测试回路中增加一个串联分压电阻器，本发明的电容器击穿测试结构可以用于各种半导体器件中的电容器类击穿测试，包括ILD(金属层间介质)/金属层间绝缘)击穿测试，和MIM(金属-绝缘体-金属)/PIP(多晶硅-绝缘体-多晶硅)电容的击穿测试。

附图说明

通过结合附图进行的以下描述可以更好地理解本发明目的和本发明的优点，附图是说明书的一个组成部分，附图与说明书的文字部分一起说明本发明的原理和特征，附图中显示出代表本发明原理和特征的实施例。附图中：

图1A是现有的电容器击穿测试结构示意图；

图1B是现有的电容器击穿测试结构在击穿前的等效电路图；

图1C是现有的电容器击穿测试结构在栅氧化硅介质击穿后出现短路时的等效电路图；

图2A是按照本发明一个实施例的防止半导体器件电容器击穿测试中大电流损伤的测试结构示意图；

图2B是按照本发明一个实施例的防止半导体器件电容器击穿测试中大电流损伤的测试结构在电容器的栅氧化硅介质击穿前的等效电路图；和

图2C是按照本发明一个实施例的半导体器件电容器击穿测试中的测试结构在电容器的栅氧化硅介质击穿后的等效电路图。

具体实施方式

以下参见图2A、图2B和图2C具体描述按本发明的防止半导体器件电容器击穿测试中大电流损伤的测试结构。

参见图2A，如图2A中显示的，按照本发明的防止半导体器件电容器击穿测试中大电流损伤的测试结构包括：电容器(C)、测试电源(SMU1)、和电容器C的阳极极板与测试电源(SMU1)之间设置的一个串联电阻器(R)串联连接构成的测试回路。

图2B显示出按照本发明的防止半导体器件电容器击穿测试中大电流损伤的测试结构在电容器的栅氧化硅介质击穿之前的等效电路图。从图B看到，测试回路中电容器的阳极极板与测试电源之间设置一个分压电阻器(R)，分压电阻器(R)上的电压V_R等于漏电流I_leak与分压电阻器(R)的电阻值R的乘积，按照欧姆定律即，V_R＝I_leak×R。分压电阻器(R)的电阻值R范围是100欧姆到1000欧姆，根据击穿电压使用不同的分压电阻器(R)的电阻值R。漏电流I_leak的电流值是I_leak＜＜1×10^-5A，所以V_R＜＜10mv。

图2C是按照本发明一个实施例的防止半导体器件电容器击穿测试中的大电流损伤的测试结构在电容器的栅氧化硅介质击穿后等效电路图。参见图2C，从图2C看到，电容器(C)的栅氧化硅介质击穿后，电容器(C)的两个极板直通，变成了金属连接线，因此，测试电源(SMU1)与分压电阻器(R)串联，测试回路中的电流(I)等于测试电源电压(V)除以分压电阻器(R)的电阻值R所得到的商，按照欧姆定律，即I＝V/R。如果测试电压(V)小于10V，分压电阻器(R)的电阻值R是100欧姆，那么测试回路电流I小于是0.1A，I＜10V/100Ω＝0.1A。

从图2C看到，电容器(C)的栅氧化硅介质击穿后，测试电压(V)全部加到分压电阻器(R)上，不会出现大击穿电流，因而不会烧毁金属连接线，不会损伤测试探头。由于不会烧毁连接线，所以可以确定电容器损伤是电容器的栅氧化硅介质击穿造成的。

以上详细描述了本发明的防止半导体器件电容器击穿测试中的大电流损伤的测试结构。但是本发明不限于本文中的详细描述。本行业的技术人员应了解，以其他的形式实施。因此，按本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。

Claims (3)

1.防止半导体器件电容器击穿测试中的大电流损伤的测试结构，包括：电容器(C)，测试电源(SMU1)，串联在电容器(C)的阳极极板与测试电源(SMU1)之间的分压电阻器(R)，电容器(C)和分压电阻器(R)和测试电源(SMU1)串联连接构成测试回路，其特征是，所述分压电阻器(R)用半导体器件中硅有源区的一部分或者多晶硅层的一部分构成。

2.按照权利要求1的电容器击穿测试结构，其特征是，电容器(C)用半导体器件的栅氧化硅作为介质。

3.按照权利要求1的电容器击穿测试结构，其特征是，分压电阻器(R)的电阻值R范围是100欧姆到1000欧姆，根据击穿电压使用不同的分压电阻器(R)的电阻值R。

Images