JPH09218241A - 半導体要素の試験方法及び装置 - Google Patents
半導体要素の試験方法及び装置Info
- Publication number
- JPH09218241A JPH09218241A JP8023820A JP2382096A JPH09218241A JP H09218241 A JPH09218241 A JP H09218241A JP 8023820 A JP8023820 A JP 8023820A JP 2382096 A JP2382096 A JP 2382096A JP H09218241 A JPH09218241 A JP H09218241A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- capacitance
- voltage
- test
- breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
- G01R31/261—Circuits therefor for testing bipolar transistors for measuring break-down voltage or punch through voltage therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
- G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
- G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
- G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 測定環境等における静電容量の影響を受け
ず、且つ、半導体要素全般に適用できる破壊耐量決定の
ための試験方法及び試験装置を提供することである。 【解決手段】 半導体要素に、キャパシタンス既知の容
量を接続し、この容量に対して電圧を印加すると共に、
容量を充電及び放電させる。この放電の際における半導
体要素の破壊の有無を検出し、破壊した時点におけるキ
ャパシタンス及び電圧から、充電及び放電の際に注入さ
れた電荷及びエネルギーのいずれか一方を算出し、この
算出結果を破壊耐量として決定する。
ず、且つ、半導体要素全般に適用できる破壊耐量決定の
ための試験方法及び試験装置を提供することである。 【解決手段】 半導体要素に、キャパシタンス既知の容
量を接続し、この容量に対して電圧を印加すると共に、
容量を充電及び放電させる。この放電の際における半導
体要素の破壊の有無を検出し、破壊した時点におけるキ
ャパシタンス及び電圧から、充電及び放電の際に注入さ
れた電荷及びエネルギーのいずれか一方を算出し、この
算出結果を破壊耐量として決定する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ、バイポー
ラ等の半導体要素の試験方法及び試験装置に関し、特
に、これら半導体要素の破壊耐量を破壊試験によって決
定するための試験方法及び試験装置に関する。
ラ等の半導体要素の試験方法及び試験装置に関し、特
に、これら半導体要素の破壊耐量を破壊試験によって決
定するための試験方法及び試験装置に関する。
【０００２】
【従来の技術】一般に、この種の半導体要素の試験方法
としては、特開平２−２５９５８５号公報、特開平３−
１５７７３号公報、特開平５−１８０８９９号公報にあ
げられた試験方法が採用されている。これらの方法は、
いずれも、試験されるべき半導体要素に対して、可変電
圧源から電圧を発生させ、一定の容量を有する容量を充
電した後、この容量を半導体要素側に切り替えて、容量
を放電させることにより、半導体要素の破壊状態を検出
している。この場合、可変電圧源からは、１０００Ｖ〜
５０００Ｖの高電圧が印加されている。このような試験
方法によって試験された半導体要素の破壊耐量は、破壊
電圧或いは絶縁破壊電圧として表示されることは、全て
の試験方法において共通である。
としては、特開平２−２５９５８５号公報、特開平３−
１５７７３号公報、特開平５−１８０８９９号公報にあ
げられた試験方法が採用されている。これらの方法は、
いずれも、試験されるべき半導体要素に対して、可変電
圧源から電圧を発生させ、一定の容量を有する容量を充
電した後、この容量を半導体要素側に切り替えて、容量
を放電させることにより、半導体要素の破壊状態を検出
している。この場合、可変電圧源からは、１０００Ｖ〜
５０００Ｖの高電圧が印加されている。このような試験
方法によって試験された半導体要素の破壊耐量は、破壊
電圧或いは絶縁破壊電圧として表示されることは、全て
の試験方法において共通である。
【０００３】
【発明が解決しようとする課題】ここで、半導体要素に
おける容量は、半導体ウェハーの状態と、容器内に封入
された状態とでは、大きく異なると共に、測定環境、及
び、測定機器によっても変化することを考慮しておく必
要がある。良く知られているように、半導体要素内に充
電される電荷量Ｑ、印加される電圧Ｖ、及び、容量Ｃの
間には、Ｑ＝ＣＶの関係、即ち、Ｖ＝Ｑ／Ｃの関係が成
立するから、試験の際における容量が変化したのでは、
試験の結果をあらわす破壊電圧は、実際上、容量との関
係が示されない限り、正確な値を表示しているとは言え
ない。
おける容量は、半導体ウェハーの状態と、容器内に封入
された状態とでは、大きく異なると共に、測定環境、及
び、測定機器によっても変化することを考慮しておく必
要がある。良く知られているように、半導体要素内に充
電される電荷量Ｑ、印加される電圧Ｖ、及び、容量Ｃの
間には、Ｑ＝ＣＶの関係、即ち、Ｖ＝Ｑ／Ｃの関係が成
立するから、試験の際における容量が変化したのでは、
試験の結果をあらわす破壊電圧は、実際上、容量との関
係が示されない限り、正確な値を表示しているとは言え
ない。
【０００４】一方、半導体要素は、通常、ＭＯＳ型半導
体装置と、バイポーラ半導体装置に分類され、ＭＯＳ型
半導体装置の破壊耐量は、主に絶縁膜の破壊耐量によっ
て決定され、他方、バイポーラ半導体装置の破壊耐量
は、主にＰＮ接合の破壊耐量によって決定される。更に
言えば、半導体装置の構造、寸法によって異なるが、多
くの場合、ＭＯＳ型半導体装置の絶縁膜の破壊耐量は、
１〜１０ｐＦの容量に充電された電荷を放電したときの
破壊耐量であらわされ、バイポーラ半導体装置のＰＮ接
合の破壊耐量は、１００〜１０００ｐＦの容量に充電さ
れた電荷を放電したときの破壊耐量によってあらわされ
る。いずれにしても、半導体要素における破壊耐量を決
定するためには、容量を広い範囲に亘って変化させる必
要がある。このように広い範囲に亘る容量の変化を考慮
すると、従来の試験方法では、半導体要素に応じた正確
な破壊耐量を決定できないことは明らかである。
体装置と、バイポーラ半導体装置に分類され、ＭＯＳ型
半導体装置の破壊耐量は、主に絶縁膜の破壊耐量によっ
て決定され、他方、バイポーラ半導体装置の破壊耐量
は、主にＰＮ接合の破壊耐量によって決定される。更に
言えば、半導体装置の構造、寸法によって異なるが、多
くの場合、ＭＯＳ型半導体装置の絶縁膜の破壊耐量は、
１〜１０ｐＦの容量に充電された電荷を放電したときの
破壊耐量であらわされ、バイポーラ半導体装置のＰＮ接
合の破壊耐量は、１００〜１０００ｐＦの容量に充電さ
れた電荷を放電したときの破壊耐量によってあらわされ
る。いずれにしても、半導体要素における破壊耐量を決
定するためには、容量を広い範囲に亘って変化させる必
要がある。このように広い範囲に亘る容量の変化を考慮
すると、従来の試験方法では、半導体要素に応じた正確
な破壊耐量を決定できないことは明らかである。
【０００５】本発明の目的は、破壊耐量を正確に決定で
きる半導体要素の試験方法を提供することである。
きる半導体要素の試験方法を提供することである。
【０００６】本発明の他の目的は、各種の半導体要素に
共通に適用できる半導体要素の試験方法を提供すること
である。
共通に適用できる半導体要素の試験方法を提供すること
である。
【０００７】本発明の更に他の目的は、破壊耐量を正確
に算出できる半導体要素の試験装置を提供することであ
る。
に算出できる半導体要素の試験装置を提供することであ
る。
【０００８】
【課題を解決するための手段】本発明の一形態によれ
ば、キャパシタンス既知の容量を充電した後、試験され
るべき半導体要素に対して放電させることにより、前記
半導体要素の破壊試験を行い、前記半導体要素が破壊し
た時における電荷量、及び、エネルギーの少なくとも一
方を前記半導体要素の破壊耐量として決定する半導体要
素の試験方法が得られる。この場合、充電及び放電の際
に注入された電荷及びエネルギーを算出することによっ
て、破壊耐量を定めることができる。また、同一の半導
体要素に対して複数回行い、半導体要素の破壊耐量が電
荷量、及び、エネルギーのいずれによってあらわされる
かを定めることができる。
ば、キャパシタンス既知の容量を充電した後、試験され
るべき半導体要素に対して放電させることにより、前記
半導体要素の破壊試験を行い、前記半導体要素が破壊し
た時における電荷量、及び、エネルギーの少なくとも一
方を前記半導体要素の破壊耐量として決定する半導体要
素の試験方法が得られる。この場合、充電及び放電の際
に注入された電荷及びエネルギーを算出することによっ
て、破壊耐量を定めることができる。また、同一の半導
体要素に対して複数回行い、半導体要素の破壊耐量が電
荷量、及び、エネルギーのいずれによってあらわされる
かを定めることができる。
【０００９】本発明の他の形態によれば、第１の電圧を
印加することによって、キャパシタンス既知の第１の容
量を充電した後、第１の半導体要素に対して放電させる
ことにより、当該第１の半導体要素の第１の破壊試験を
行った後、前記第１の半導体要素と同一の構成を有する
第２の半導体要素と、第１の容量とは異なるキャパシタ
ンスを有する第２の容量とを用意し、第２の容量を充電
及び放電させることにより、当該第２の半導体要素につ
いて第２の破壊試験を行い、前記第１及び第２の破壊試
験の結果を参照して、電荷及びエネルギーのいずれか一
方によって、破壊耐量を定めることを特徴とする半導体
要素の試験方法が得られる。
印加することによって、キャパシタンス既知の第１の容
量を充電した後、第１の半導体要素に対して放電させる
ことにより、当該第１の半導体要素の第１の破壊試験を
行った後、前記第１の半導体要素と同一の構成を有する
第２の半導体要素と、第１の容量とは異なるキャパシタ
ンスを有する第２の容量とを用意し、第２の容量を充電
及び放電させることにより、当該第２の半導体要素につ
いて第２の破壊試験を行い、前記第１及び第２の破壊試
験の結果を参照して、電荷及びエネルギーのいずれか一
方によって、破壊耐量を定めることを特徴とする半導体
要素の試験方法が得られる。
【００１０】更に、本発明のもう一つの形態では、半導
体要素を破壊試験する試験装置において、前記半導体要
素を搭載でき、且つ、所定の電位に保たれた導体板と、
前記半導体要素に印加される電圧を発生すると共に、当
該電圧を可変できる可変電圧発生手段と、前記半導体要
素を充電及び放電するための容量を定める容量値０を含
む可変容量手段と、前記可変電圧手段により、前記可変
容量手段を介して前記半導体要素を充電状態にした後、
前記半導体要素を放電状態にするスイッチを有する半導
体要素の試験装置が得られる。
体要素を破壊試験する試験装置において、前記半導体要
素を搭載でき、且つ、所定の電位に保たれた導体板と、
前記半導体要素に印加される電圧を発生すると共に、当
該電圧を可変できる可変電圧発生手段と、前記半導体要
素を充電及び放電するための容量を定める容量値０を含
む可変容量手段と、前記可変電圧手段により、前記可変
容量手段を介して前記半導体要素を充電状態にした後、
前記半導体要素を放電状態にするスイッチを有する半導
体要素の試験装置が得られる。
【００１１】
【発明の実施の形態】図１を参照して、キャパシタンス
Ｃと破壊電圧Ｖとの関係を用いて本発明の原理を説明す
る。このグラフでは、０〜１０００ｐＦの範囲のキャパ
シタンスＣと破壊電圧Ｖが、ｌｏｇ Ｃ及びｌｏｇ Ｖ
の形でそれぞれ横軸及び縦軸にとられ、示されている。
Ｃと破壊電圧Ｖとの関係を用いて本発明の原理を説明す
る。このグラフでは、０〜１０００ｐＦの範囲のキャパ
シタンスＣと破壊電圧Ｖが、ｌｏｇ Ｃ及びｌｏｇ Ｖ
の形でそれぞれ横軸及び縦軸にとられ、示されている。
【００１２】まず、３〜１０ｐＦ程度のキャパシタンス
Ｃを介して、１０００〜３０００ボルトの高電圧Ｖを半
導体装置に印加した後、放電させた場合に、半導体装置
が破壊されるのは、電圧モード破壊であり、この破壊は
ＭＯＳＩＣ等であればゲート酸化膜等の絶縁膜において
発生することが多い。この電圧モード破壊は、外部から
印加される高電圧Ｖが、破壊される部分、例えば、ゲー
ト酸化膜に加わる電圧によって定まる。
Ｃを介して、１０００〜３０００ボルトの高電圧Ｖを半
導体装置に印加した後、放電させた場合に、半導体装置
が破壊されるのは、電圧モード破壊であり、この破壊は
ＭＯＳＩＣ等であればゲート酸化膜等の絶縁膜において
発生することが多い。この電圧モード破壊は、外部から
印加される高電圧Ｖが、破壊される部分、例えば、ゲー
ト酸化膜に加わる電圧によって定まる。
【００１３】ここで、或る半導体装置（第１の半導体装
置と呼ぶ）について破壊試験をした所、電圧モードによ
る破壊がキャパシタンスＣ１、電圧Ｖ１において生じた
ものとする。更に、同一の構成を有する半導体装置（第
２の半導体装置）について、キャパシタンスＣ１を異な
るキャパシタンスＣ２に変えた状態で、同様な破壊試験
を行った場合、電圧Ｖ２において電圧モードによる破壊
が生じたものとする。これらの値を図１に示すグラフ上
にプロットすると、点Ｐ１及びＰ２が得られ、点Ｐ１及
びＰ２を結ぶことにより直線Ｃａ１が得られる。
置と呼ぶ）について破壊試験をした所、電圧モードによ
る破壊がキャパシタンスＣ１、電圧Ｖ１において生じた
ものとする。更に、同一の構成を有する半導体装置（第
２の半導体装置）について、キャパシタンスＣ１を異な
るキャパシタンスＣ２に変えた状態で、同様な破壊試験
を行った場合、電圧Ｖ２において電圧モードによる破壊
が生じたものとする。これらの値を図１に示すグラフ上
にプロットすると、点Ｐ１及びＰ２が得られ、点Ｐ１及
びＰ２を結ぶことにより直線Ｃａ１が得られる。
【００１４】一方、電圧モードにおけるキャパシタンス
Ｃと電圧Ｖとの関係は、良く知られているように、電荷
量Ｑを使用してＱ＝ＣＶであらわすことができる。ま
た、この式はＶ＝Ｑ／Ｃと変形することができ、また、
点Ｐ１及びＰ２における電荷量Ｑ１及びＱ２は、それぞ
れＱ１＝Ｃ１Ｖ１及びＱ２＝Ｃ２Ｖ２であらわされる。
上記したように、第１及び第２の半導体装置は互いに同
一の構成を有しているから、電圧モード破壊が生じるま
での電荷量Ｑ１及びＱ２は互いに等しい筈である。した
がって、この電荷量Ｑを使用して、同一の構成を有する
第１及び第２の半導体装置の破壊耐量を決定できること
が、本発明者等の研究によって判明した。
Ｃと電圧Ｖとの関係は、良く知られているように、電荷
量Ｑを使用してＱ＝ＣＶであらわすことができる。ま
た、この式はＶ＝Ｑ／Ｃと変形することができ、また、
点Ｐ１及びＰ２における電荷量Ｑ１及びＱ２は、それぞ
れＱ１＝Ｃ１Ｖ１及びＱ２＝Ｃ２Ｖ２であらわされる。
上記したように、第１及び第２の半導体装置は互いに同
一の構成を有しているから、電圧モード破壊が生じるま
での電荷量Ｑ１及びＱ２は互いに等しい筈である。した
がって、この電荷量Ｑを使用して、同一の構成を有する
第１及び第２の半導体装置の破壊耐量を決定できること
が、本発明者等の研究によって判明した。
【００１５】図１のグラフ上では、電圧モード破壊が生
じるまでの電荷量Ｑ１及びＱ２は、直線Ｃａ１上の点と
してあらわされる。この直線Ｃａ１の傾きは、破壊試験
の結果が電圧モード破壊であることを特徴づけている。
したがって、直線Ｃａ１の傾きを知ることによって、破
壊試験の結果が電圧モード破壊であることを検出するこ
とができる。
じるまでの電荷量Ｑ１及びＱ２は、直線Ｃａ１上の点と
してあらわされる。この直線Ｃａ１の傾きは、破壊試験
の結果が電圧モード破壊であることを特徴づけている。
したがって、直線Ｃａ１の傾きを知ることによって、破
壊試験の結果が電圧モード破壊であることを検出するこ
とができる。
【００１６】実際には、第１及び第２の半導体装置に、
若干のバラツキがあるから、同一構成の半導体装置を複
数用意して、これら複数の半導体装置の破壊試験を行
い、点Ｐ１の分布及びＰ２の分布から、中心となる点を
統計的に決定すれば良い。
若干のバラツキがあるから、同一構成の半導体装置を複
数用意して、これら複数の半導体装置の破壊試験を行
い、点Ｐ１の分布及びＰ２の分布から、中心となる点を
統計的に決定すれば良い。
【００１７】このように、電荷量Ｑであらわすことによ
って、キャパシタンス値に依存しない値を半導体装置の
破壊耐量としてあらわすことができる。
って、キャパシタンス値に依存しない値を半導体装置の
破壊耐量としてあらわすことができる。
【００１８】更に、１０ｐＦから１０００ｐＦ程度の範
囲のキャパシタンスＣを介して、電圧Ｖを半導体装置に
印加して破壊試験を行った場合、半導体装置が破壊する
のは、充電、放電の際に、例えば、バイポーラ半導体装
置に流れる大電流による発熱に起因していることが知ら
れている。したがって、このような場合には、半導体装
置の破壊の際に、当該半導体装置に注入されたエネルギ
ー（Ｊ）を破壊耐量として決定すれば、破壊電圧を破壊
耐量として定める場合に比較して正確に、また、一義的
に破壊耐量を決定できることを本発明者等は見出だし
た。
囲のキャパシタンスＣを介して、電圧Ｖを半導体装置に
印加して破壊試験を行った場合、半導体装置が破壊する
のは、充電、放電の際に、例えば、バイポーラ半導体装
置に流れる大電流による発熱に起因していることが知ら
れている。したがって、このような場合には、半導体装
置の破壊の際に、当該半導体装置に注入されたエネルギ
ー（Ｊ）を破壊耐量として決定すれば、破壊電圧を破壊
耐量として定める場合に比較して正確に、また、一義的
に破壊耐量を決定できることを本発明者等は見出だし
た。
【００１９】具体的に言えば、キャパシタンスＣを介し
て電圧Ｖを半導体装置に印加して、半導体装置が破壊し
た場合におけるエネルギーＥ（Ｊ）は、Ｅ＝（１／２）
ＣＶ２であらわすことができ、且つ、Ｖ＝√２√（Ｅ／
Ｃ）と変形できる。したがって、例えば、特定の半導体
装置に対し、キャパシタンスＣ３を介して電圧Ｖ３を印
加した状態で、充放電を行い、半導体装置が破壊した場
合、図１の点Ｐ３を決定することができる。同様にし
て、同一構成の半導体装置に、キャパシタンスＣ４を介
して電圧Ｖ４を印加した時に、半導体装置が破壊した場
合、点Ｐ４を決定できる。これら点Ｐ３及びＰ４におけ
るエネルギーＥ１及びＥ２（Ｊ）は、それぞれＥ１＝
（１／２）Ｃ１Ｖ１２及びＥ２＝（１／２）Ｃ２Ｖ２２
であらわすことができる。
て電圧Ｖを半導体装置に印加して、半導体装置が破壊し
た場合におけるエネルギーＥ（Ｊ）は、Ｅ＝（１／２）
ＣＶ２であらわすことができ、且つ、Ｖ＝√２√（Ｅ／
Ｃ）と変形できる。したがって、例えば、特定の半導体
装置に対し、キャパシタンスＣ３を介して電圧Ｖ３を印
加した状態で、充放電を行い、半導体装置が破壊した場
合、図１の点Ｐ３を決定することができる。同様にし
て、同一構成の半導体装置に、キャパシタンスＣ４を介
して電圧Ｖ４を印加した時に、半導体装置が破壊した場
合、点Ｐ４を決定できる。これら点Ｐ３及びＰ４におけ
るエネルギーＥ１及びＥ２（Ｊ）は、それぞれＥ１＝
（１／２）Ｃ１Ｖ１２及びＥ２＝（１／２）Ｃ２Ｖ２２
であらわすことができる。
【００２０】ここで、試験された半導体装置は同一の構
成を有しており、同一のエネルギーで破壊される筈であ
るから、Ｅ１＝Ｅ２とおくことができる。また、上記し
たキャパシタンスと電圧との関係を図１に示すように、
ｌｏｇ Ｃとｌｏｇ Ｖとの関係で示すと、図１に示す
ように、直線Ｃａ２が得られる。
成を有しており、同一のエネルギーで破壊される筈であ
るから、Ｅ１＝Ｅ２とおくことができる。また、上記し
たキャパシタンスと電圧との関係を図１に示すように、
ｌｏｇ Ｃとｌｏｇ Ｖとの関係で示すと、図１に示す
ように、直線Ｃａ２が得られる。
【００２１】この直線Ｃａ２の傾きは、半導体装置の破
壊の際に注入されたエネルギー（Ｊ）を特徴付けてお
り、この傾きは直線Ｃａ１の傾きとは明らかに相違して
いる。
壊の際に注入されたエネルギー（Ｊ）を特徴付けてお
り、この傾きは直線Ｃａ１の傾きとは明らかに相違して
いる。
【００２２】したがって、直線Ｃａ１及びＣａ２の傾き
を算出することによって、絶縁体量として、電荷量で表
示すべきか、エネルギーで表示すべきを容易に決定する
ことができる。
を算出することによって、絶縁体量として、電荷量で表
示すべきか、エネルギーで表示すべきを容易に決定する
ことができる。
【００２３】このように、破壊モードを識別することに
より、電荷量Ｑ（クーロン）、又は、エネルギー（Ｊ）
を破壊耐量として決定すれば、破壊電圧によって破壊耐
量を決定する場合に比較して、極めて合理的な値を利用
者に対して指示できることになる。
より、電荷量Ｑ（クーロン）、又は、エネルギー（Ｊ）
を破壊耐量として決定すれば、破壊電圧によって破壊耐
量を決定する場合に比較して、極めて合理的な値を利用
者に対して指示できることになる。
【００２４】更に、点Ｐ３及びＰ４を実際に決定する際
には、キャパシタンスＣ３又はＣ４を固定した状態で複
数の半導体装置の破壊試験を行い、破壊電圧を測定し、
統計的に各点を決定することは、点Ｐ１及びＰ２の場合
と同様である。
には、キャパシタンスＣ３又はＣ４を固定した状態で複
数の半導体装置の破壊試験を行い、破壊電圧を測定し、
統計的に各点を決定することは、点Ｐ１及びＰ２の場合
と同様である。
【００２５】また、図示された例では、各点が直線Ｃａ
１及びＣａ２のいずれにあるかを識別するために、傾き
の大きさを検出する場合について説明したが、少なくと
も３点をグラフ上に取ることによって、各直線Ｃａ１及
びＣａ２のいずれの上にあるかを識別できる。
１及びＣａ２のいずれにあるかを識別するために、傾き
の大きさを検出する場合について説明したが、少なくと
も３点をグラフ上に取ることによって、各直線Ｃａ１及
びＣａ２のいずれの上にあるかを識別できる。
【００２６】図２を参照して、本発明の一実施の態様に
係る試験装置を概略的に説明する。まず、図２では、パ
ッケージ内に封入され、且つ、パッケージの外側に延び
る複数のリード１５を有している半導体装置１０が試験
されるものとする。
係る試験装置を概略的に説明する。まず、図２では、パ
ッケージ内に封入され、且つ、パッケージの外側に延び
る複数のリード１５を有している半導体装置１０が試験
されるものとする。
【００２７】図示された試験装置は、所定電位に保たれ
た（即ち、ここでは接地された）導体板１１を備え、こ
の導体板１１の上には、絶縁板１２が戴置されている。
図示されているように、半導体装置１０は絶縁板１２上
に配置されているから、半導体装置１０と導体板１１と
の間のキャパシタンスを実質的に無視できる。
た（即ち、ここでは接地された）導体板１１を備え、こ
の導体板１１の上には、絶縁板１２が戴置されている。
図示されているように、半導体装置１０は絶縁板１２上
に配置されているから、半導体装置１０と導体板１１と
の間のキャパシタンスを実質的に無視できる。
【００２８】また、試験装置は、１００Ｖ〜３０００Ｖ
の範囲で電圧を可変できる電圧源１３を有し、この電圧
源１３の負電極は導体板１１に接続されており、他方、
電圧源１３の正電極は、スイッチＳＷ１を介して、容量
１４の一端子、及び、半導体装置１０の１つのリード１
５に接続されている。上記した容量１４の他の端子は図
示されているように、導体板１１に接続されており、半
導体装置１０の他のリード１５は、スイッチＳＷ２を介
して導体板１１に接続されている。
の範囲で電圧を可変できる電圧源１３を有し、この電圧
源１３の負電極は導体板１１に接続されており、他方、
電圧源１３の正電極は、スイッチＳＷ１を介して、容量
１４の一端子、及び、半導体装置１０の１つのリード１
５に接続されている。上記した容量１４の他の端子は図
示されているように、導体板１１に接続されており、半
導体装置１０の他のリード１５は、スイッチＳＷ２を介
して導体板１１に接続されている。
【００２９】ここで、容量１４は、そのキャパシタンス
を可変できる可変容量であっても良いし、または、既知
のキャパシタンスを持つ容量が取換え可能に接続されて
も良い。いずれにしても、容量１４のキャパシタンスＣ
は、１ｐＦ〜１０００ｐＦの範囲で試験の際に変化され
る。
を可変できる可変容量であっても良いし、または、既知
のキャパシタンスを持つ容量が取換え可能に接続されて
も良い。いずれにしても、容量１４のキャパシタンスＣ
は、１ｐＦ〜１０００ｐＦの範囲で試験の際に変化され
る。
【００３０】図２を参照して、試験装置の動作を説明す
ると、半導体装置として、破壊耐量が絶縁膜によって定
まるようなＭＯＳ型半導体装置が試験されるものとす
る。この場合、まず、容量１４として、既知キャパシタ
ンスＣの容量が接続される。ここでは、既知キャパシタ
ンスＣとして、比較的小さなキャパシタンス、例えば、
３ｐＦ程度のキャパシタンスを有する容量１４が接続さ
れたものとする。
ると、半導体装置として、破壊耐量が絶縁膜によって定
まるようなＭＯＳ型半導体装置が試験されるものとす
る。この場合、まず、容量１４として、既知キャパシタ
ンスＣの容量が接続される。ここでは、既知キャパシタ
ンスＣとして、比較的小さなキャパシタンス、例えば、
３ｐＦ程度のキャパシタンスを有する容量１４が接続さ
れたものとする。
【００３１】次に、スイッチＳＷ２を開いた状態で、ス
イッチＳＷ１が閉成されると、電圧源１３からの電圧Ｖ
によって容量１４は所定時間、充電される。この状態
で、容量１４に充電された電荷ＱはキャパシタンスＣと
電圧Ｖの値から算出できる。
イッチＳＷ１が閉成されると、電圧源１３からの電圧Ｖ
によって容量１４は所定時間、充電される。この状態
で、容量１４に充電された電荷ＱはキャパシタンスＣと
電圧Ｖの値から算出できる。
【００３２】所定時間が経過して、容量１４の充電が終
了すると、スイッチＳＷ１を開くと共に、スイッチＳＷ
２が閉成される。これによって、半導体装置１０には、
充電の際に印加された電圧Ｖに応じた電圧が加わり、容
量１４に充電された電荷Ｑは、半導体装置１０のリード
１５及びスイッチＳＷ２を介して放電される。容量１４
の放電状態において、半導体装置１０が破壊したか否か
が、図示しないテスターにより測定される。測定の結
果、半導体装置１０が破壊していない場合には、電圧源
１３の電圧Ｖを上昇させ、同様な動作を繰り返す。
了すると、スイッチＳＷ１を開くと共に、スイッチＳＷ
２が閉成される。これによって、半導体装置１０には、
充電の際に印加された電圧Ｖに応じた電圧が加わり、容
量１４に充電された電荷Ｑは、半導体装置１０のリード
１５及びスイッチＳＷ２を介して放電される。容量１４
の放電状態において、半導体装置１０が破壊したか否か
が、図示しないテスターにより測定される。測定の結
果、半導体装置１０が破壊していない場合には、電圧源
１３の電圧Ｖを上昇させ、同様な動作を繰り返す。
【００３３】この結果、半導体装置１０の破壊が検出さ
れると、破壊時点における容量１４のキャパシタンスＣ
と電圧Ｖとから電荷量Ｑが算出され、この電荷量Ｑを当
該半導体装置１０の破壊耐量として決定することができ
る。
れると、破壊時点における容量１４のキャパシタンスＣ
と電圧Ｖとから電荷量Ｑが算出され、この電荷量Ｑを当
該半導体装置１０の破壊耐量として決定することができ
る。
【００３４】一方、図１に示すように、キャパシタンス
Ｃと電圧Ｖとの関係から電荷量Ｑを算出する場合には、
前述した半導体装置１０と同様な構成を有する半導体装
置を用意すると共に、キャパシタンスＣを、例えば、１
０ｐＦに変え、上記した３ｐＦの容量１４の場合と同様
に、破壊試験を繰り返し、破壊した時におけるキャパシ
タンスＣと電圧Ｖとの関係を導きだすと共に、前の破壊
試験の際におけるキャパシタンスＣと電圧Ｖをも利用し
て、図１の直線Ｃａ１の傾きを求めることによって、破
壊試験の結果が、電荷量一定で破壊しているのか否かを
決定することができる。
Ｃと電圧Ｖとの関係から電荷量Ｑを算出する場合には、
前述した半導体装置１０と同様な構成を有する半導体装
置を用意すると共に、キャパシタンスＣを、例えば、１
０ｐＦに変え、上記した３ｐＦの容量１４の場合と同様
に、破壊試験を繰り返し、破壊した時におけるキャパシ
タンスＣと電圧Ｖとの関係を導きだすと共に、前の破壊
試験の際におけるキャパシタンスＣと電圧Ｖをも利用し
て、図１の直線Ｃａ１の傾きを求めることによって、破
壊試験の結果が、電荷量一定で破壊しているのか否かを
決定することができる。
【００３５】上記した例では、各キャパシタンスＣにつ
いて、単一の半導体装置を破壊試験することによって電
荷量Ｑを算出するものとして説明したが、実際には、各
キャパシタンスＣについて、同一構成の多数の半導体装
置を用意し、これら半導体装置の破壊の際における電圧
Ｖの分布から統計的に、或いは、平均的に、破壊の際の
電圧を決定する。
いて、単一の半導体装置を破壊試験することによって電
荷量Ｑを算出するものとして説明したが、実際には、各
キャパシタンスＣについて、同一構成の多数の半導体装
置を用意し、これら半導体装置の破壊の際における電圧
Ｖの分布から統計的に、或いは、平均的に、破壊の際の
電圧を決定する。
【００３６】次に、図２に示された試験装置により、破
壊耐量がＰＮ接合に依存するようなバイポーラ型の半導
体装置が試験される場合について説明する。この場合に
は、容量１４として、例えば、５０ｐＦ程度の比較的大
きなキャパシタンスＣを接続する。この状態で、電圧源
１３の電圧Ｖを変化させることにより、当該バイポーラ
型半導体装置の破壊試験をＭＯＳ型半導体装置の場合と
同様に行う。
壊耐量がＰＮ接合に依存するようなバイポーラ型の半導
体装置が試験される場合について説明する。この場合に
は、容量１４として、例えば、５０ｐＦ程度の比較的大
きなキャパシタンスＣを接続する。この状態で、電圧源
１３の電圧Ｖを変化させることにより、当該バイポーラ
型半導体装置の破壊試験をＭＯＳ型半導体装置の場合と
同様に行う。
【００３７】この場合、前述したように、バイポーラ型
半導体装置の破壊は、主に、ＰＮ接合の破壊耐量によっ
て決定される。このことは、バイポーラ型半導体装置に
実際に電流が流れることによって破壊されることを意味
しているから、容量１４の放電の際におけるエネルギー
Ｅ（Ｊ）を算出することによって、破壊耐量とするのが
合理的である。
半導体装置の破壊は、主に、ＰＮ接合の破壊耐量によっ
て決定される。このことは、バイポーラ型半導体装置に
実際に電流が流れることによって破壊されることを意味
しているから、容量１４の放電の際におけるエネルギー
Ｅ（Ｊ）を算出することによって、破壊耐量とするのが
合理的である。
【００３８】このことを考慮して、バイポーラ型半導体
装置の試験の際には、図１の直線Ｃａ２にしたがって変
化するエネルギーＥ（Ｊ）を算出し、この算出結果であ
るエネルギーＥを破壊耐量として決定する。図１に関連
して既に説明したように、エネルギーＥは、Ｅ＝（１／
２）ＣＶ２であらわされるから、破壊の際におけるキャ
パシタンスＣ及び電圧Ｖとから、エネルギーＥを求め、
これを破壊耐量として決定しても良い。
装置の試験の際には、図１の直線Ｃａ２にしたがって変
化するエネルギーＥ（Ｊ）を算出し、この算出結果であ
るエネルギーＥを破壊耐量として決定する。図１に関連
して既に説明したように、エネルギーＥは、Ｅ＝（１／
２）ＣＶ２であらわされるから、破壊の際におけるキャ
パシタンスＣ及び電圧Ｖとから、エネルギーＥを求め、
これを破壊耐量として決定しても良い。
【００３９】一方、図１を参照して説明したように、容
量１４のキャパシタンスＣを、例えば、５０ｐＦから１
０００ｐＦに変化させ、１０００ｐＦにおいても同様な
破壊試験を行うことにより、破壊電圧Ｖを求め、このと
きのキャパシタンスＣと破壊電圧Ｖと、以前の試験結果
のキャパシタンスＣと破壊電圧Ｖとの関係から、直線Ｃ
ａ２の傾きを求め、直線Ｃａ１との傾きの差を算出する
ことによって、当該破壊がＰＮ接合の破壊によるもので
あることを判断することができる。尚、充電の際に使用
されるスイッチＳＷ１は、必ずしも必要ではなく、例え
ば、１〜１０ＭΩの抵抗に置き換えられても良い。
量１４のキャパシタンスＣを、例えば、５０ｐＦから１
０００ｐＦに変化させ、１０００ｐＦにおいても同様な
破壊試験を行うことにより、破壊電圧Ｖを求め、このと
きのキャパシタンスＣと破壊電圧Ｖと、以前の試験結果
のキャパシタンスＣと破壊電圧Ｖとの関係から、直線Ｃ
ａ２の傾きを求め、直線Ｃａ１との傾きの差を算出する
ことによって、当該破壊がＰＮ接合の破壊によるもので
あることを判断することができる。尚、充電の際に使用
されるスイッチＳＷ１は、必ずしも必要ではなく、例え
ば、１〜１０ＭΩの抵抗に置き換えられても良い。
【００４０】図２では、パッケージされた半導体装置を
破壊試験する場合についてのみ説明したが、本発明に係
る試験装置は、半導体ウェハーを試験する場合にも適用
できる。
破壊試験する場合についてのみ説明したが、本発明に係
る試験装置は、半導体ウェハーを試験する場合にも適用
できる。
【００４１】図３を参照して、図２に示された試験装置
の変形例を説明する。図３に示された試験装置は、図２
に示された試験装置とは、容量１４に直接接続されたト
ランスファスイッチＳＷ１´を備えると共に、導体板１
１に接続された直流電源２０を有している点で異なって
いる。このように、導体板１１の電位を直流電源２０の
電圧により、所定の電位に保ち、且つ、トランスファス
イッチＳＷ１´により、を電圧源１３側と半導体装置１
０側と切り替えることにより、容量１４を充電及び放電
させてもよい。
の変形例を説明する。図３に示された試験装置は、図２
に示された試験装置とは、容量１４に直接接続されたト
ランスファスイッチＳＷ１´を備えると共に、導体板１
１に接続された直流電源２０を有している点で異なって
いる。このように、導体板１１の電位を直流電源２０の
電圧により、所定の電位に保ち、且つ、トランスファス
イッチＳＷ１´により、を電圧源１３側と半導体装置１
０側と切り替えることにより、容量１４を充電及び放電
させてもよい。
【００４２】この構成によっても、図２の場合と同様
に、容量１４を充電した後、トランスファスイッチＳＷ
´を半導体装置１０側に切り替えることにより、放電さ
せ。これによって、半導体装置１０の破壊耐量を電荷量
又はエネルギーによってあらわすことができる。
に、容量１４を充電した後、トランスファスイッチＳＷ
´を半導体装置１０側に切り替えることにより、放電さ
せ。これによって、半導体装置１０の破壊耐量を電荷量
又はエネルギーによってあらわすことができる。
【００４３】図４を参照すると、本発明の他の態様に係
る試験装置は、図２のスイッチＳＷ１の代わりに、１〜
１０ＭΩの抵抗を電圧源１３と容量１４との間に接続す
ると共に、絶縁板１２上には、半導体ウェハー１０´が
戴置されている。この例では、容量１４の放電の際に、
閉成されるスイッチＳＷのみが設けられている。また、
図示されたスイッチＳＷは、接地電位と、テスター１８
とを選択的に切り替えるトランファスイッチによって構
成すると、試験が効率的に行える。
る試験装置は、図２のスイッチＳＷ１の代わりに、１〜
１０ＭΩの抵抗を電圧源１３と容量１４との間に接続す
ると共に、絶縁板１２上には、半導体ウェハー１０´が
戴置されている。この例では、容量１４の放電の際に、
閉成されるスイッチＳＷのみが設けられている。また、
図示されたスイッチＳＷは、接地電位と、テスター１８
とを選択的に切り替えるトランファスイッチによって構
成すると、試験が効率的に行える。
【００４４】この試験装置では、半導体ウェハー１０´
上の電極と電気的なコンタクトを取るためにプローブ１
５´が設けられており、このプローブ１５´によって電
圧Ｖを印加すべき電極及び容量１４の放電させるための
電極を指定する。図示された試験装置においても、図２
と同様に、スイッチＳＷを接地電位から切り離した状態
の時に、容量１４を充電し、充電終了後、スイッチＳＷ
を接地電位に接続することにより、容量１４を放電させ
る。放電終了後、スイッチＳＷはテスター１８側に切り
替えられ、半導体ウェハー１０´に破壊が生じたか否か
を検出し、破壊時点の電荷量又はエネルギーによって、
破壊耐量をあらわすことができる。
上の電極と電気的なコンタクトを取るためにプローブ１
５´が設けられており、このプローブ１５´によって電
圧Ｖを印加すべき電極及び容量１４の放電させるための
電極を指定する。図示された試験装置においても、図２
と同様に、スイッチＳＷを接地電位から切り離した状態
の時に、容量１４を充電し、充電終了後、スイッチＳＷ
を接地電位に接続することにより、容量１４を放電させ
る。放電終了後、スイッチＳＷはテスター１８側に切り
替えられ、半導体ウェハー１０´に破壊が生じたか否か
を検出し、破壊時点の電荷量又はエネルギーによって、
破壊耐量をあらわすことができる。
【００４５】この場合、半導体ウェハー１０´上の放電
側の複数の電極にプローブ１５´を並列に接続させてお
き、複数の電極における状態を同時的に試験できるよう
にしても良い。
側の複数の電極にプローブ１５´を並列に接続させてお
き、複数の電極における状態を同時的に試験できるよう
にしても良い。
【００４６】ここでは、図２に示された半導体装置１
０、図４に示された半導体ウェハー１０´、並びに、半
導体チップ、プリント基板、ＩＣカード、液晶パネル等
を総称して、半導体要素と呼ぶ。
０、図４に示された半導体ウェハー１０´、並びに、半
導体チップ、プリント基板、ＩＣカード、液晶パネル等
を総称して、半導体要素と呼ぶ。
【００４７】上記した実施の態様では、半導体要素の破
壊耐量を決定する場合についてのみ説明したが、各半導
体装置に定められている定格電圧によって、容量１４を
充電し、且つ、放電の際、複数のリード１５及び電極の
状態を監視するようにしておけば、半導体装置が良品か
否かをも決定することができる。
壊耐量を決定する場合についてのみ説明したが、各半導
体装置に定められている定格電圧によって、容量１４を
充電し、且つ、放電の際、複数のリード１５及び電極の
状態を監視するようにしておけば、半導体装置が良品か
否かをも決定することができる。
【００４８】更に、図２〜図４では、半導体要素やスイ
ッチ、及び、絶縁板１２内のキャパシタンスを無視でき
るものとして説明したが、半導体要素内の電荷量が無視
できない場合には、特願平６−１１９１１５号明細書に
記載された電荷量測定法により、電圧印加後の電荷量を
測定しておき、当該測定結果をも加味して、前記キャパ
シタンスや破壊耐量を決定することも可能である。
ッチ、及び、絶縁板１２内のキャパシタンスを無視でき
るものとして説明したが、半導体要素内の電荷量が無視
できない場合には、特願平６−１１９１１５号明細書に
記載された電荷量測定法により、電圧印加後の電荷量を
測定しておき、当該測定結果をも加味して、前記キャパ
シタンスや破壊耐量を決定することも可能である。
【００４９】
【発明の効果】以上述べたように、本発明に係る試験装
置及び試験方法は、半導体要素の破壊耐量を測定環境等
に依存することなく、一義的な量によって正確にあらわ
すことができるという利点がある。また、本発明は、各
半導体要素に共通な試験方法により、破壊耐量を決定で
きると共に、半導体要素の良否判定にも適用できるとい
う利点もある。
置及び試験方法は、半導体要素の破壊耐量を測定環境等
に依存することなく、一義的な量によって正確にあらわ
すことができるという利点がある。また、本発明は、各
半導体要素に共通な試験方法により、破壊耐量を決定で
きると共に、半導体要素の良否判定にも適用できるとい
う利点もある。
【図面の簡単な説明】
【図１】本発明の原理を説明するためのグラフであり、
ここでは、電圧Ｖとキャパシタンスとの関係を示してい
る。
ここでは、電圧Ｖとキャパシタンスとの関係を示してい
る。
【図２】本発明の一実施の形態に係る試験装置の概略構
成を示す図である。
成を示す図である。
【図３】図２に示された試験装置の変形例を説明するた
めの概略構成図である。
めの概略構成図である。
【図４】本発明の他の実施の形態に係る試験装置の概略
構成を示す図である。
構成を示す図である。
Ｖ、Ｖ１〜Ｖ４ 電圧 Ｃ、Ｃ１〜Ｃ４ キャパシタンス １０、１０´ 半導体要素 １１ 導体板 １２ 絶縁板 １３ 電圧源 １４ 容量 １５ リード １５´ プローブ １６ 抵抗 １８ テスター ２０ 直流電源 ＳＷ１、ＳＷ１´、ＳＷ２、ＳＷ スイッチ
フロントページの続き (72)発明者 矢野 久正 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (7)
- 【請求項１】 キャパシタンス既知の容量を充電した
後、試験されるべき半導体要素に対して放電させること
により、前記半導体要素の破壊試験を行い、前記半導体
要素が破壊した時における電荷量、及び、エネルギーの
少なくとも一方を前記半導体要素の破壊耐量として決定
することを特徴とする半導体要素の試験方法。 - 【請求項２】 請求項１において、前記破壊試験を同一
の半導体要素に対して複数回行い、半導体要素の破壊耐
量が電荷量、及び、エネルギーのいずれによってあらわ
されるかを定めることを特徴とする半導体要素の試験方
法。 - 【請求項３】 第１の電圧を印加することによって、キ
ャパシタンス既知の第１の容量を充電した後、第１の半
導体要素に対して放電させることにより、当該第１の半
導体要素の第１の破壊試験を行った後、前記第１の半導
体要素と同一の構成を有する第２の半導体要素と、第１
の容量とは異なるキャパシタンスを有する第２の容量と
を用意し、第２の容量を充電及び放電させることによ
り、当該第２の半導体要素について第２の破壊試験を行
い、前記第１及び第２の破壊試験の結果を参照して、電
荷及びエネルギーのいずれか一方によって、破壊耐量を
定めることを特徴とする半導体要素の試験方法。 - 【請求項４】 請求項３において、前記容量を横軸にと
り、前記充電及び放電に使用される電圧を縦軸にとった
グラフを作成し、前記第１及び第２の試験結果を前記グ
ラフ上にプロットすることにより、前記破壊耐量が電荷
及びエネルギーのどちらに依存しているかを直線の傾き
によって決定することを特徴とする半導体要素の試験方
法。 - 【請求項５】 半導体要素に接続されたキャパシタンス
既知の容量に対して、電圧を印加すると共に、前記容量
を充電及び放電させることにより、当該半導体要素の破
壊試験を行った後、破壊時点におけるキャパシタンス及
び電圧から、充電及び放電の際に注入された電荷及びエ
ネルギーのいずれか一方を算出し、算出結果を破壊耐量
として決定することを特徴とする半導体要素の試験方
法。 - 【請求項６】 半導体要素を破壊試験する試験装置にお
いて、前記半導体要素を搭載できると共に、所定の電位
に保たれた導体板と、前記半導体要素に印加される電圧
を発生すると共に、当該電圧を可変できる可変電圧発生
手段と、前記半導体要素を充電及び放電するための容量
を定める、容量値０を含む可変容量手段と、前記可変電
圧手段により、前記可変容量手段を介して前記半導体要
素を充電状態にした後、前記半導体要素を放電状態にす
るスイッチを有することを特徴とする半導体要素の試験
装置。 - 【請求項７】 請求項６において、前記半導体要素の破
壊の際における前記電圧及び容量から前記半導体要素の
破壊耐量として、電荷及びエネルギーを算出する手段を
有していることを特徴とする半導体要素の試験装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8023820A JP2836676B2 (ja) | 1996-02-09 | 1996-02-09 | 半導体要素の試験方法及び装置 |
| US08/796,122 US5990698A (en) | 1996-02-09 | 1997-02-06 | Test method and apparatus for semiconductor element |
| EP97101872A EP0789249A3 (en) | 1996-02-09 | 1997-02-06 | Test method and apparatus for semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8023820A JP2836676B2 (ja) | 1996-02-09 | 1996-02-09 | 半導体要素の試験方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09218241A true JPH09218241A (ja) | 1997-08-19 |
| JP2836676B2 JP2836676B2 (ja) | 1998-12-14 |
Family
ID=12121001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8023820A Expired - Fee Related JP2836676B2 (ja) | 1996-02-09 | 1996-02-09 | 半導体要素の試験方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5990698A (ja) |
| EP (1) | EP0789249A3 (ja) |
| JP (1) | JP2836676B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053437A (ja) * | 2006-08-24 | 2008-03-06 | Hanwa Denshi Kogyo Kk | ウエハ段階にある個別の集積回路に対するｃｄｍ試験装置 |
| JP2010517018A (ja) * | 2007-01-19 | 2010-05-20 | ヴィザ ユーエスエイ インコーポレイテッド | 支払カード上で静電放電試験を実行する方法 |
| JP2016138820A (ja) * | 2015-01-28 | 2016-08-04 | 三菱電機株式会社 | 静電気耐圧試験方法および静電気耐圧試験装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010056340A1 (en) * | 2000-06-26 | 2001-12-27 | Gorin Igor Anatoly | CDM simulator for testing electrical devices |
| CN108594103B (zh) * | 2018-04-23 | 2020-06-09 | 长江存储科技有限责任公司 | Mosfet过冲电压和下冲电压的测量结构和方法 |
| WO2020097833A1 (zh) * | 2018-11-14 | 2020-05-22 | Oppo广东移动通信有限公司 | 电子设备的故障验证方法及系统 |
| CN117253512A (zh) * | 2022-06-10 | 2023-12-19 | 长鑫存储技术有限公司 | 位元击穿条件的确定方法及设备 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6073375A (ja) * | 1983-09-30 | 1985-04-25 | Oki Electric Ind Co Ltd | 半導体装置の試験方法 |
| US4806857A (en) * | 1986-04-11 | 1989-02-21 | Oki Electric Industry Co., Ltd. | Apparatus for testing semiconductor devices |
| JPH0769385B2 (ja) * | 1986-05-09 | 1995-07-31 | 沖電気工業株式会社 | 半導体装置の試験方法及びその装置 |
| JPS62197078U (ja) * | 1986-06-05 | 1987-12-15 | ||
| JPS63275968A (ja) * | 1987-05-08 | 1988-11-14 | Nec Corp | 半導体装置の試験装置 |
| JP2669887B2 (ja) * | 1989-03-31 | 1997-10-29 | 沖電気工業株式会社 | 静電耐圧試験装置 |
| JPH0420882A (ja) * | 1990-05-16 | 1992-01-24 | Nec Kyushu Ltd | 半導体装置の耐圧試験装置 |
| JPH0315773A (ja) * | 1990-06-15 | 1991-01-24 | Hitachi Ltd | 半導体装置用静電破壊試験装置 |
| JP2837252B2 (ja) * | 1990-09-10 | 1998-12-14 | シャープ株式会社 | 集積回路装置 |
| JP2627992B2 (ja) * | 1991-03-12 | 1997-07-09 | 東京電子交易株式会社 | 半導体デバイスの静電破壊試験装置 |
| JPH05188120A (ja) * | 1992-01-13 | 1993-07-30 | Fujitsu Ltd | 静電破壊試験装置及び静電破壊試験方法 |
| JPH0651018A (ja) * | 1992-06-03 | 1994-02-25 | Seiko Epson Corp | 半導体装置の試験方法および試験装置 |
| JP2921270B2 (ja) * | 1992-07-16 | 1999-07-19 | 三菱電機株式会社 | 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置 |
| JPH06201761A (ja) * | 1992-12-28 | 1994-07-22 | Kawasaki Steel Corp | 絶縁膜の経時絶縁破壊特性測定方法 |
| US5410254A (en) * | 1993-03-04 | 1995-04-25 | Lsi Logic Corporation | Method for optimizing the structure of a transistor to withstand electrostatic discharge |
| JP2908240B2 (ja) * | 1994-05-31 | 1999-06-21 | 山形日本電気株式会社 | 電荷量の測定方法、静電エネルギーの測定方法及び電荷量測定装置 |
-
1996
- 1996-02-09 JP JP8023820A patent/JP2836676B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-06 US US08/796,122 patent/US5990698A/en not_active Expired - Fee Related
- 1997-02-06 EP EP97101872A patent/EP0789249A3/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053437A (ja) * | 2006-08-24 | 2008-03-06 | Hanwa Denshi Kogyo Kk | ウエハ段階にある個別の集積回路に対するｃｄｍ試験装置 |
| JP2010517018A (ja) * | 2007-01-19 | 2010-05-20 | ヴィザ ユーエスエイ インコーポレイテッド | 支払カード上で静電放電試験を実行する方法 |
| JP2016138820A (ja) * | 2015-01-28 | 2016-08-04 | 三菱電機株式会社 | 静電気耐圧試験方法および静電気耐圧試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0789249A2 (en) | 1997-08-13 |
| US5990698A (en) | 1999-11-23 |
| EP0789249A3 (en) | 1998-04-29 |
| JP2836676B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760263B2 (ja) | セラミックコンデンサの初期故障品のスクリーニング方法 | |
| US6642721B2 (en) | Method of measuring insulation resistance of capacitor and insulation resistance measuring apparatus of the same | |
| JPH0146833B2 (ja) | ||
| JP2836676B2 (ja) | 半導体要素の試験方法及び装置 | |
| CN105593158A (zh) | 内部生成的用于静电mems的dft阶梯式迟滞扫描 | |
| JPS62261974A (ja) | 半導体装置の試験方法及びその装置 | |
| US7378857B2 (en) | Methods and apparatuses for detecting the level of a liquid in a container | |
| JP3259370B2 (ja) | コンデンサの絶縁抵抗測定装置 | |
| KR20010021222A (ko) | 프로브 접촉상태 검출방법 및 프로브 접촉상태 검출장치 | |
| JP3892345B2 (ja) | 微小電流測定装置 | |
| JPH0480349B2 (ja) | ||
| US11467204B2 (en) | Testing an integrated capacitor | |
| JP2000046885A (ja) | 静電気破壊耐量試験装置 | |
| JP2003222651A (ja) | 電気機器の絶縁劣化判定方法 | |
| Dembinski et al. | Calibration and comparison of partial-discharge and radio-interference measuring circuits | |
| JPH05668B2 (ja) | ||
| US20230213567A1 (en) | Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method | |
| JPS6316278A (ja) | 半導体装置静電破壊試験回路 | |
| JP3932793B2 (ja) | コンデンサの検査方法 | |
| JP2003057278A (ja) | コンデンサの特性測定方法および特性測定装置および選別装置 | |
| JPH0827307B2 (ja) | プリント配線板の試験装置 | |
| JPH0147751B2 (ja) | ||
| JPH0192668A (ja) | コンデンサの漏洩電流測定方法 | |
| US7408361B2 (en) | Detection circuit for measurement of test lead and using the same | |
| JPH0438302Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980909 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |