JPH0651018A

JPH0651018A - 半導体装置の試験方法および試験装置

Info

Publication number: JPH0651018A
Application number: JP5096962A
Authority: JP
Inventors: Ryuhei Miyagawa; 隆平宮川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-06-03
Filing date: 1993-03-31
Publication date: 1994-02-25
Also published as: KR940006233A; KR0146380B1; US5523699A

Abstract

(57)【要約】【目的】静電気放電現象をできるだけ再現よく模擬
し、市場故障と相関の取れる半導体装置の試験方法およ
び試験装置を提供すること。【構成】ＩＣ１０を載せて固定する絶縁体２０と、静
電気放電電荷を発生させるための高電圧源２２，コンデ
ンサー２４および抵抗２６と、金属片２８と放電電極３
０からなっている隙間長が可変な放電ギャップ３２と、
隙間長が固定された放電ギャップ３４と、放電回路に挿
入される放電抵抗３６と静電気放電電荷を放電回路に導
くスイッチ３８とを含んで構成される。ＩＣ１０の被試
験端子５０に高電圧を印加する際、放電ギャップ３２に
コロナ放電あるいは火花放電が発生し、立ち上がりの早
い急激な通電が行われる。これにより、実際の静電気放
電現象に近い状態が再現される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ素子等の半導体
装置の静電気特性の試験を行う半導体装置の試験方法お
よび試験装置に関する。

【０００２】

【従来の技術】従来の半導体装置（以下「ＩＣ」とい
う）の最も一般的な静電気試験方法としては、人体モデ
ルを念頭に置いたコンデンサ放電試験法がある。図１０
は、コンデンサ放電試験法による試験を行うための回路
図である。同図に示すように、高電圧電源８１により充
電されたコンデンサ８２の電荷をスイッチ８３を切り替
えて被測定端子８５に印加するものである。この際、放
電電荷はＩＣ８６内の静電気保護ダイオード８７などを
通じてアース線８８に戻される。

【０００３】この試験方法はすでに公的規格で標準化さ
れており、例えばアメリカの規格ＭＩＬ−ＳＴＤ−８８
３Ｃ、方法３０１５ではコンデンサ容量としてＣ＝１０
０ｐＦ、放電抵抗８４としてＲ＝１．５ｋΩが採用され
ている。また、日本国内では、ＥＩＡＪ規格でＣ＝２０
０ｐＦ、Ｒ＝０Ωと定められている。なお、充電用保護
抵抗８９は１〜１０ＭΩである。

【０００４】従来の静電気試験のもう一つの方法として
は、パッケージ帯電法（以下「ＣＤＭ試験」という）と
呼ばれる方法がある。図１１はＣＤＭ試験の試験回路図
である。同図に示すようにこの試験方法は、人体モデル
とはことなりＩＣのパッケージ表面に接した金属電極９
２と、誘電体材料からなるパッケージ９１中のＩＣチッ
プ９３とを電極として形成される寄生コンデンサを充電
し、その電荷をスイッチ９４を介しアース線８８に放電
させることにより、ＩＣの静電気耐量を評価するもので
ある。

【０００５】

【発明が解決しようとする課題】ところで、一般に静電
気の発生は環境に大きく依存するため、静電気試験は特
に温度，湿度，試験装置などの環境の影響を受ないこと
が重要である。すなわち、均一な放電波形と、よりよい
再現性を得ることが重要な課題である。そのため、従来
の試験方法は、コンデンサの電荷を放電させるスイッチ
（図１０におけるスイッチ８３）として水銀リレーを用
い、放電波形のチャタリングを抑えるとともに、配線容
量およびインダクタンス成分もできるだけ小さくし、放
電波形の立ち上がり特性の標準化を図っていた。しか
し、いかなるリレーでも数ｐＦから数十ｐＦ程度の浮遊
容量を持つため、放電波形はリレーの持つ特性に依存
し、実際にＩＣ上で遭遇する静電気放電、すなわちコロ
ナ放電や火花放電とは異なる波形になっている。そのた
め、近年のＩＣの微細化に伴い、公的規格の静電気試験
では十分な耐量を持っているのに、実際の市場では静電
気不良が発生するといったように、従来試験方法による
評価結果と市場故障との相関がとれなくなるという問題
が発生している。

【０００６】本発明は、このような点に鑑みて創作され
たものであり、その目的は静電気放電現象をできるだけ
再現よく模擬し、市場故障と相関のとれる半導体装置の
試験方法および試験装置を提供することにある。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の試験方法は、半導体装置
の被試験端子を接地するとともに、コロナ放電あるいは
火花放電を発生させる放電部を介して前記被試験端子に
接触させ、前記接続線に対して高電圧を印加することに
より、前記半導体装置の耐静電気性を評価することを特
徴とする。

【０００８】また、本発明の半導体装置の試験装置は、
アース線を介して接地されるとともに、半導体装置の被
試験端子に接触させる試験用端子と、一方端が前記試験
用端子に接続されており、コロナ放電あるいは火花放電
を発生させる所定長の隙間を有する放電部と、前記放電
部の他方端に接続されており、放電用の高電圧を発生す
る電源と、を備え、前記放電部を介して半導体装置の被
試験端子に高電圧を印加することにより、前記半導体装
置の耐静電気性を評価することを特徴とする。

【０００９】また、本発明の半導体装置の試験装置は、
半導体装置の被試験端子に接続され、この被試験端子を
接地するアース用端子と、前記被試験端子との間に所定
長の隙間からなる放電部を形成する放電電極と、前記放
電電極に接続されており、放電用の高電圧を発生する電
源と、を備え、前記放電部を介して半導体装置の被試験
端子に高電圧を印加することにより、前記半導体装置の
耐静電気性を評価することを特徴とする。

【００１０】

【作用】本発明の半導体装置の試験方法及び試験装置に
おいては、被試験端子を接地するとともに、この接地さ
れた被試験端子に対して放電部を介して高電圧を印加し
ている。高電圧の印加に伴ってこの放電部にコロナ放電
あるいは火花放電が生じるため、被試験端子に電荷が急
激に流れ込む。また、被試験端子は接地されているた
め、半導体装置の帯電量等には関係しない安定した試験
条件を作り出すことができる。

【００１１】このため、実際の市場で生じる静電気放電
現象に近い状態となり、この静電気放電現象を再現よく
模擬し、市場故障と相関のとれる試験方法を実現するこ
とができる。

【００１２】

【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。

【００１３】図１は、本発明が適用される一実施例の試
験装置の概略構成を示す図であり、その試験回路及びこ
の回路と試験対象となるＩＣ１０との接続関係が示され
ている。

【００１４】本実施例の試験装置は、ＩＣ１０を載せて
固定する絶縁体２０と、静電気放電電荷を発生させる電
源を構成する高電圧源２２，コンデンサ２４及び充電保
護用の抵抗２６と、金属片２８と放電電極３０とからな
っている放電部の隙間長が変更可能な放電ギャップ３２
と、隙間長が固定された放電ギャップ３４と、放電回路
に挿入される放電抵抗３６と、静電気放電電荷を放電回
路に導くスイッチ３８とを含んで構成されている。

【００１５】コンデンサ２４は、その一方端が高電圧源
２２の負電極に接続されていると共に接地されており、
他方端がスイッチ３８及び抵抗２６を介して高電圧源２
２の正電極に接続されている。したがって、スイッチ３
８を切替えてコンデンサ２４と抵抗２６とを接続するこ
とにより、コンデンサ２４と高電圧源２２を含む閉ルー
プが形成される。

【００１６】また、放電抵抗３６及び二つの放電ギャッ
プ３４，３２から成る直列回路の一方端がスイッチ３８
を介してコンデンサ２４の一方端に接続されており、こ
の直列回路の他方端がコンデンサ２４の他方端に接続さ
れていると共に接地されている。したがって、スイッチ
３８を切替えてコンデンサ２４と放電抵抗３６とを接続
することにより、コンデンサ２４と放電ギャップ３４，
３２を含む閉ループが形成される。さらに、上述した放
電抵抗３６及び二つの放電ギャップ３４，３２から成る
直列回路の他方端は試験端子４０によって試験対象であ
るＩＣ１０の被試験端子５０に接続されている。

【００１７】次に、このような構成を有する試験装置で
ＩＣ１０の静電気試験を行う場合の詳細を説明する。

【００１８】まず、高電圧源２２から供給される静電気
放電電荷をコンデンサ２４に充電する。スイッチ３８を
切替えることにより、コンデンサ２４の一方端を抵抗２
６を介して高電圧源２２の正電極側に接続し、高電圧源
２２から供給される静電気放電電荷をコンデンサ２４に
充電する。このコンデンサ２４は例えば１００〜２００
ｐＦの容量を有し、抵抗２６は充電時の保護抵抗として
充分な数ＭΩ程度であればよい。

【００１９】次に、コンデンサ２４を充分充電した後に
スイッチ３８を切替える。これによりコンデンサ２４の
一方端が放電抵抗３６に接続され、コンデンサ２４に充
電された静電気放電電荷が二つの放電ギャップ３４，３
２を介してＩＣ１０の被試験端子５０に放電される。放
電ギャップ３２を形成する放電電極３０と金属片２８と
の間には適当な空隙を設けてあり、コンデンサ２４から
の電荷の放電により火花放電もしくはコロナ放電が発生
するようになっている。具体的には、放電電圧が２ｋＶ
である場合には放電電極３０と金属片２８との間隔を数
百μｍ程度とする必要がある。

【００２０】なお、ＩＣ１０の被試験端子５０を除く他
の端子５２は全て開放されており、しかもＩＣ１０は絶
縁体２０上に置かれている。また、試験端子４０を接地
するアース線４２とコンデンサ２４を接続するリターン
線４４は、低インピーダンスであり高周波電流の表皮効
果を考慮した導体表面積の大きな網状の銅線がよい。

【００２１】コンデンサ２４の放電を終えた後、ＩＣ１
０の電気的特性をＩＣテスターなどで測定し、リーク電
流もしくはＩＣ１０の動作に異常が発生する直前の放電
電圧（例えば３０００ボルト）を、静電気耐量と定義す
る。

【００２２】なお、本実施例においては図１に示した試
験回路の電荷の放電を安定化させるため、一種のレギュ
レータとして機能する放電ギャップ３４を放電ギャップ
３２の前段に挿入している。この放電ギャップ３４は、
その隙間長が固定されており、放電の際に放電ギャップ
３２と同様にコロナ放電あるいは火花放電を発生する。
このように、放電ギャップ３４を設けることにより、よ
り均一な立ち上がりのよい電圧波形を得ることができ、
アース線４２の長さや金属片２８の形状、さらには環境
条件等に依存しない再現性のよいデータを得ることが可
能となる。放電ギャップ３２を構成する放電電極３０と
金属片２８との隙間長は数百μｍから数ｍｍの範囲で可
変であり、印加される電圧と空気の絶縁破壊電圧を考慮
して選択される。

【００２３】図２は、本実施例の試験装置と従来の試験
装置を用いた場合の放電波形を比較した図である。同図
に示す放電波形はアース線４２に１００ｍΩの抵抗を挿
入し、その両端の電圧をオシロスコープで観察したもの
であり、縦軸はその電圧値を、横軸は経過時間を示して
いる。

【００２４】同図（ａ）に示すように、本実施例の試験
装置を用いた場合には、数百秒という鋭い立ち上がり特
性を示すことがわかる。また、同図（ａ）には「ブラ
シ」または「ほっす」コロナと呼ばれる放電波形が重畳
されていることがわかる。

【００２５】一方、同図（ｂ）は比較のために従来のＣ
ＤＭ試験の放電波形を示したものであるが、その波形の
立ち上がり特性は５〜１０ナノ秒であり、本実施例の試
験装置の方が従来に比べ１０倍程度立上がり特性が改善
されていることがわかる。その結果、被試験端子５０に
電気的に接続された静電気保護ダイオードの単位時間あ
たりの電荷の変化量（電流）は、本実施例の試験装置に
おいては従来の試験装置に比べ１０倍以上大きくなり、
従来と同じ印加電圧であってもより厳しい試験になって
いる。

【００２６】次に、２種類のＩＣを本実施例の試験装置
及び従来の試験装置（ＭＩＬ，ＥＩＡＪ，ＣＤＭ）で評
価した結果を示す。

【００２７】Ａ品種Ｂ品種ＭＩＬ規格３８００Ｖ４０００ＶＥＩＡＪ規格５００Ｖ５５０ＶＣＤＭ（パッケージ帯電法）２０００Ｖ２０００Ｖ組立工程静電気不良率０％１〜５％本実施例の試験結果４５００Ｖ１５００Ｖここで、Ａ品種及びＢ品種の２種類のＩＣは、従来の静
電気試験方法では共に充分な耐量があるにもかかわら
ず、ＩＣの組立工程における静電気不良はＢ品種のみに
発生していた。この２種類のＩＣを本実施例の試験装置
で評価すると、Ｂ品種はＡ品種に比べ極端に静電気耐量
が低く、その結果はＩＣの組立工程における静電気不良
率と強い相関を示している。すなわち、本実施例の試験
装置を用いた静電気試験では、従来の試験では予測しえ
なかった実際の静電気による評価が可能となっている。

【００２８】図３は、放電用高電圧の印加回数依存性を
示した図である。同図（ａ）は１回の放電により破壊電
圧を調べたものであり、低電圧側から５００Ｖおきに電
圧を印加し、何ボルトを印加したときにＩＣ１０が破壊
したかを調べたものである。同図の横軸はｎ数であり、
破壊に至ったＩＣ１０の個数を示している。

【００２９】同図（ｂ）は、高電圧の印加回数を３回と
した場合の試験結果である。すなわち、低電圧側から５
００Ｖおき電圧値を変え、かつ各電圧毎に３回ずつ電圧
を印加し、何ボルトでＩＣ１０が破壊されたかを調べた
ものである。また、同図（ｃ）は試験回数を２０回とし
た場合のものであり、低電圧側から５００Ｖおきにそれ
ぞれ２０回高電圧を印加し、ＩＣ１０が破壊された電圧
値を調べたものである。

【００３０】これらの試験結果より、ＩＣ１０の破壊電
圧はある範囲で分散しており、特に印加回数依存性は見
られないことがわかった。ただし、印加回数を増やすこ
とにより、破壊電圧のばらつきが小さく安定した結果が
得られる傾向にあるので、各ステップ電圧当たり２０回
程度の電圧印加回数が妥当であると言える。

【００３１】図４は、アース線４２の電気的特性の依存
性を示す図である。同図（ａ）〜（ｊ）には、アース線
４２の抵抗値，インダクタンス等を変えた場合のＩＣ１
０の破壊電圧を調べた結果が示されており、その詳細な
条件は図５に示した通りである。

【００３２】同図から明らかなように、アース線４２の
抵抗値やインダクタンスによる依存性は見られず、通常
使用する電線で普通にアース線４２を作成すれば、太さ
や長さ、あるいはインダクタンス等の要因は結果に何の
影響も及ぼさないことがわかった。

【００３３】図６は、パッケージ材料の種類による依存
性を示す図である。同図は同一ロットにおいてＩＣ１０
のパッケージをセラミックスおよびプラスチックで成形
し、各製造ロットから抜き出したＩＣ１０に対して正極
性および負極性の高電圧を被試験端子に印加した場合を
調べたものである。負極性の場合は高電圧源２２の極性
を反対にすればよい。同図の横軸はセラミックスパッケ
ージのＩＣ１０の破壊電圧であり、縦軸はプラスチック
パッケージのＩＣ１０の破壊電圧である。

【００３４】同図に示すように、ＩＣ１０がセラミック
スパッケージである場合とプラスチックパッケージであ
る場合の相関は極めて強く、どのようなパッケージ材料
を用いてＩＣ１０を製作した場合であってもほぼ同じ試
験結果が得られることを示している。なお、相関係数を
計算すると０．７２３であった。

【００３５】一般に行われているＣＤＭ試験においては
モールド品でなければ正確で再現性のある試験はできな
いが、本実施例の試験装置を用いればパッケージの材料
を選ばずに試験を行うことができるため、同一回路の半
導体装置に関しては成形材料毎に試験しなければならな
いといった繁雑さがなくなる。

【００３６】図７は、本実施例の試験装置の全体構成を
示す図であり、図１に示した試験回路の他に放電ギャッ
プ３２の駆動機構等をも含む詳細な構造が示されてい
る。

【００３７】同図において、高電圧電源ユニット６０
は、高電圧源２２を含んでおり、この高電圧源２２の電
圧値を可変に設定することができる。

【００３８】火花放電ユニット６２は、コンデンサ２
４，抵抗２６および３６，スイッチ３８，放電ギャップ
３４を含んで構成されており、その先端には放電ギャッ
プ３２の一方端を構成する放電電極３０が取り付け固定
されている。また、この火花放電ユニット６２はステッ
ピングモータ６４により水平方向に移動可能であり、放
電ギャップ３２の隙間長を任意に設定できるようになっ
ている。

【００３９】試験端子ユニット７０は、試験端子４０お
よび金属片２８を含んで構成されており、その先端でＩ
Ｃ１０の被試験端子５０接触するプローブ７２がこの試
験端子４０に相当する。この試験端子ユニット７０の詳
細については後述する。

【００４０】位置検出用ＴＶカメラ７４は、試験端子ユ
ニット７０の先端のプローブ７２が確実にＩＣ１０の被
試験端子５０に接触しているかどうかを目視で確認する
ためのものであり、その接触状態を撮影している。その
撮影結果はディスプレイ７６に表示される。

【００４１】絶縁台６６は、絶縁体２０に相当するもの
であり、被試験端子５０およびその他の端子５２が上部
になるようパッケージ部分を下にしてＩＣ１０を載せて
固定する。ＸＹＺステージ６８は、この絶縁台６６をＸ
ＹＺのいずれの方向にも移動することができるものであ
り、その内部には各方向に対応した３つのステッピング
モータ（図示せず）を備えている。

【００４２】ＸＹＺステッピングモ−タコントローラ７
８は、ＸＹＺステージ６８に備わった３つのステッピン
グモータを個別に駆動するものである。このコントロー
ラ７８の制御により、絶縁台６６に載せたＩＣ１０の位
置を任意に設定でき、全ての端子をプローブ７２に接触
させて試験を行うことができる。

【００４３】図８は、試験端子ユニット７０の詳細な構
成を示す図である。同図に示すように試験端子ユニット
７０は、その先端に取り付けられたプローブ７２を下方
に押出すバネ７３と、このプローブ７２に電気的に接続
された金属片２８とを含んで構成されており、さらにこ
の金属片２８にはアース線４２が接続されている。この
金属片２８は火花放電ユニット６２の先端に取り付けら
れた放電電極３０と対向する位置にあり、これら金属片
２８および放電電極３０によって任意の隙間長の放電ギ
ャップ３２が形成される。

【００４４】このように、本実施例の試験装置はＩＣ１
０の被試験端子５０を接地すると共にこの被試験端子５
０に対して放電ギャップ３２を介して高電圧を印加して
いる。この放電ギャップ３２ではコロナ放電あるいは火
花放電が生じており、ＩＣ１０が実際の静電気にさらさ
れる際に発生するこれらの放電現象を模擬できるため、
従来の公的規格（ＭＩＬ規格等）で規定されたコンデン
サー放電試験等では評価できなかった非常に立ち上がり
の早い静電気電流波形によるＩＣの故障現象を、再現よ
く評価することが可能である。また、被測定端子を接地
させ、この被測定端子と同電位にある金属端子との間で
放電を発生させる評価方法のため、パッケージ帯電法の
ようにパッケージの種類や湿度環境に依存することな
く、静電気耐量を正確に測定することが可能である。

【００４５】さらに、ＩＣ１０の種類によっては放電ギ
ャップ３２の隙間長を変える必要が生じるが、ステッピ
ングモータ６４により火花放電ユニット６２を水平方向
に任意に移動し、この放電ギャップ３２の隙間長を簡単
に変えることができるため、ＩＣ１０の種類によらず適
用範囲の広い静電気試験が可能となる。しかも、ＩＣ１
０自体はこのＩＣ１０を載せた絶縁台６６をＸＹＺステ
ージ６８によって任意の位置に移動することができるた
め、いずれの端子も自由に被測定端子とすることがで
き、ソケット等に取り付ける場合に比べ自由度の大きな
静電気試験を行うことができる。

【００４６】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲以内で種々の変形実施
が可能である。

【００４７】例えば、上述した実施例においては放電ギ
ャップ３２の他に放電ギャップ３４を備え、これら２つ
の放電ギャップにおいてコロナ放電あるいは火花放電を
発生させるようにしたが、この放電ギャップの有無およ
び構造についてはこれらに限られるものではない。

【００４８】図９は、放電ギャップ３２周りの他の例を
示す図である。同図（ａ）は図１に示した放電ギャップ
３２の周辺部分を抜き出して示したものであり、同図
（ｂ）は同図（ａ）の構成から放電ギャップ３４を取り
除いた場合を示している。このように、放電ギャップ３
４を取り除いて放電ギャップ３２のみでコロナ放電ある
いは火花放電を発生させるようにしても本実施例と同様
に鋭い立ち上がり特性を得ることができる。

【００４９】また、同図（ｃ）は同図（ｂ）の構成に対
し金属片２８を取り除いて、放電電極３０を直接被試験
端子５０に近付けるようにしたものである。この場合、
アース線４２は被試験端子５０に直接接続し、放電電極
３０は被試験端子５０と所定の隙間長を有するようギャ
ップを調整する。同図（ｃ）の構成は実質的には同図
（ｂ）の構成と同じであり、放電電極３０と被試験端子
５０との間にコロナ放電あるいは火花放電を発生させる
ことができれば、鋭い立ち上がり特性を得ることができ
る。

【００５０】また、上述した実施例においては、放電電
極３０およびＩＣ１０を移動させるためにステッピング
モータを用いたが、移動量を制御できるものであればそ
れ以外の駆動装置を用いてもよい。

【００５１】

【発明の効果】上述したように、本発明によれば、被試
験端子を接地すると共にこの接地された被試験端子に対
して放電部を介して高電圧を印加しており、この放電部
にコロナ放電あるいは火花放電が生じるため、被試験端
子に放電による電荷が急激に流れ込み、実際の市場で生
じる静電気放電現象に近い状態を再現よく模擬し、市場
故障と相関の取れる試験方法および試験装置を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明が適用される一実施例の試験装置の概略
構成を示す図である。

【図２】本実施例の試験装置と従来の試験装置を用いた
場合の放電波形を比較した図である。

【図３】放電用高電圧の印加回数依存性を示した図であ
る。

【図４】アース線の電気的特性の依存性を示す図であ
る。

【図５】アース線の電気的特性の具体的な値を示す説明
図である。

【図６】パッケージ材料の種類による依存性を示す図で
ある。

【図７】本実施例の試験装置の全体構成を示す図であ
る。

【図８】図７の試験端子ユニットの詳細な構造を示す図
である。

【図９】図１の放電ギャップ周りの他の例を示す図であ
る。

【図１０】コンデンサー放電試験法による試験を行うた
めの回路図である。

【図１１】ＣＤＭ試験の試験回路図である。

【符号の説明】

１０ＩＣ２０絶縁体２２高電圧源２４コンデンサ３２，３４放電ギャップ３８スイッチ５０被試験端子６４スッテピングモータ６８ＸＹＺステージ７８ＸＹＺスッテピングモータコントローラ

Claims

【特許請求の範囲】

【請求項１】半導体装置の被試験端子を接地するとと
もに、コロナ放電あるいは火花放電を発生させる放電部
を介して前記被試験端子に高電圧を印加することによ
り、前記半導体装置の耐静電気性を評価することを特徴
とする半導体装置の試験方法。
【請求項２】アース線を介して接地されるとともに、
半導体装置の被試験端子に接触させる試験用端子と、一方端が前記試験用端子に接続されており、コロナ放電
あるいは火花放電を発生させる所定長の隙間を有する放
電部と、前記放電部の他方端に接続されており、放電用の高電圧
を発生する電源と、を備え、前記放電部を介して半導体装置の被試験端子に
高電圧を印加することにより、前記半導体装置の耐静電
気性を評価することを特徴とする半導体装置の試験装
置。
【請求項３】半導体装置の被試験端子に接続され、こ
の被試験端子を接地するアース用端子と、前記被試験端子との間に所定長の隙間からなる放電部を
形成する放電電極と、前記放電電極に接続されており、放電用の高電圧を発生
する電源と、を備え、前記放電部を介して半導体装置の被試験端子に
高電圧を印加することにより、前記半導体装置の耐静電
気性を評価することを特徴とする半導体装置の試験装
置。
【請求項４】請求項２または３において、前記試験用端子，アース用端子および放電電極を半導体
装置の各端子に順に接触させる端子駆動部と、前記放電
部の隙間長を可変に設定する間隙駆動部とを備え、半導
体装置の被試験端子に応じて前記放電部の隙間長を可変
に設定して耐静電気性を評価することを特徴とする半導
体装置の試験装置。