JPS59231458A - 半導体装置の静電破壊試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置、特に半導体集積回路の静電破壊
試験を行う際に好適な試験方法に関する。

〔背景技術〕

半導体集積回路の特性試験は多項目にわたるが、そのう
ちの一つに静電破壊試験がある。この試験には、いわゆ
るコンデンサ方式とも呼ばれる方法がある。この方法は
１人体の静電容量に対応する２００ＰＦ程度のコンデン
サに充電された電荷な半導体集積回路に印加し、半導体
集積回路の破壊の有無を測定するものである。

この方法が採用される技術的思想は、半導体装置を連設
する際に、ケースと半導体装置との間の静電容量、或〜
・は人体と半導体装置との間の静電容量に蓄積された電
荷により破壊が発生する、との考えに立脚している。

しかるに１本願発明に先立ち、本発明者等が検討したと
ころによると、上記試験方法では不充分なことが判明し
た。すなわち、ケース等から半導体装置を取出す□とき
Ｋ、半導体装置が破壊されてしまうことがある。この原
因を探求したところ、半導体装置のリード線（外部接続
端子）と他の導体との接触時に、半導体装置のヌトレイ
キャパシティに充電され℃いた電荷が放電し、これによ
り静電破壊が発生することが１本発明者等の検討により
明らかになった。そして、放電時による静電破壊の有無
を測定するためには、実際に起り得る状況と同一の条件
で、静電破壊試験を行うことが望ましく・ことも判明し
た。

〔発明の目的〕

本発明の目的は、半導体装置に蓄積された電荷による静
電破壊の有無を測定する試験方法を提供することにある
。

〔発明の概要〕

本願において開示される発明の概要を簡単に説明すれば
、下記のとおりである。

すなわち、所定の電圧を半導体装置の外部接続端子に供
給し、ストレイキャパシティに充電する。

その後、スト１．・イキャバシティに充電された電荷を
放電ｔ−１この放電時におり−ろ破壊の治無を測定する
試験方法である。

〔実施例１〕 以下、第１図を参照して、本発明を適用した静Ｆｒｔｆ
破壊試験方法の一実施例を述べる。なお、以下に述べる
実施例にお℃・て、半導体装置としては、半導体集積回
路（以下にお℃・てＩＣと℃・５）が用いられて〜・る
。

試験電圧■１ば、例えばＤＣ１００ＯＶ程度の電圧であ
る。抵抗Ｒ８は、例えば１００ＭΩ程度の抵抗値であり
、これは可変抵抗であっ１もよ〜・。

１００ＭΩもの高抵抗を使用する理由は、急速充電によ
りＩＣ，内部の電位分布が不明確な状態で破壊しな（・
ようにするためである。スイッチＳＷＩは、ＩＣ＋のス
トレイキャパシティ（図示せス）に対する充電と、充電
された電荷の放電を行うためのスイッチである。

静電破壊試験を行う際は、スイッチＳＷｌを固定接点ａ
に切換える。ＩＣ１の外部接続端子に、抵抗Ｒ１を介し
て試験電圧Ｖ１が供給される。この結果、ＩＣ，内の浮
遊容量（ストレイキャパシティ）に電荷が充電される。

なお、上記ストレイキャパシティをＣＩとすると、等何
曲には第１図の如く図示することができる。

次に、スイッチＳＷｓを固定接点すに切換える。

ストレイキャパシティＣ１に充電されていた電荷が、ス
イッチＳＷ、を介してアースラインへ放電される。その
後、ＩＣ１が破壊されているか否かを検査する。

上記静電破壊試験は、ＩＣＩの各外部接続端子につき個
別に行ってよく、或いは同時に行ってもよい。そし℃、
放電破壊試験を行った後、測定装置により特性測定を行
ない、ＩＣ，の静電破壊に対する耐性を評価する。

〔実施例２〕 次Ｋ、第２図を参照して本発明の第２の実施例を述べる
。なお、上記第１の実施例と同一の部分には同一の符号
を付し、その説明を省略する。

Ｉ　Ｃ＋は測定台１上に載置され、ＩＣ，と測定台１と
の間には１〜２ＰＦＤ程度のストレイキャパシティＣ２
が介在している。上記測定台１は、導体で構成されたも
のである。この結果、ＩＣ。

内のストレイキャパシティ、更にアースラインとの間の
ストレイキャパシティＣ２がともに安定する。また、電
圧供給側からみた容量値を増大し、実際より強制した静
電破壊試験を行い得る。

この結果、試験精度（再現性）の向上を計ることができ
る。なお、上記測定台１は、導体に限定されるものでは
なく１合成樹脂等の誘電体であってもよい。

〔実施例３〕 次に、第３図を参照して本発明の第３の実施例を述べる
。なお、上述した第１及び第２の実施例と同一の部分に
は同一の符号を付し、その説明な省略する。

ＩＣ，内のストレイキャパシティＣ８に充電する際は、
スイッチＳＷｌを固定接点ａに切換える。

放電させる際は、スイッチＳＷ、を固定接点すに切換え
るのであるが、充電から放電までの間にＩＣ１に常に試
験電圧Ｖ、かかげられている。従って、スイッチＳＷ、
の切換え時間中に、ストレイキャパシティＣ１に充電さ
れた電荷が、ＩＣ。

内で放電することがなし・。

すなわち、本実施例における静電破壊試験方法によれば
、試験精度（再現性）が更に向上する。

〔効果〕 （１）半導体装置内に充電された電荷を放電させ、放電
時の静電破壊試験を行うことができるので、実際に則し
た静電破壊試験となり、半導体装置の試験精度が向上す
る。

（２）上記（１）Ｋより、静電破壊に対する有効な対策
をとることができ、半導体装置の品質向上を計ることが
できる。

（３）試験方法が簡単であるため、高速試験が可能にな
る。

（４）上記（１）〜（３）により、静電破壊試験の一方
法として、確立した試験方法にすることができる。

以下に、本発明者等によりてなされた発明を実施例にも
とづき具体的に説明したが、本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変形可能であることはいうまでもない。

例えば、スイッチＳＷ１は充電用スイッチと放電用スイ
ッチとに分離してもよ（・０また、スイッチＳＷ、の固
定接点すとアースラインとの間に、抵抗やコンデンサを
介在させ、放電時に時定数をもたせるようにしてもよ（
・。

更に、第２の実施例で述べた測定台１は、半導体装置を
収納するケース、或℃・は運搬用のケースであってよい
。

〔利用分野〕

以上の説明では、主として本発明者等によってなされた
発明を、その背景となった利用分野である半導体装置の
静電破壊試験に適用した場合に・ついて説明したが、そ
れに限定されるものではな℃・。

例えば、配線基板の静電破壊試験に適用することもでき
る。

本発明は少なくとも、静電容量に充電された電荷が放電
されたときの、各種影響を測定する際に用いることがで
きる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す静電破壊試験を行
うための回路図、 第２図は本発明の第２の実施例を示す静電破壊試験を行
うための回路図、 第３図は本発明の第３の実施例を示す静電破壊試験を行
うための回路図である。 ＩＣ，・・・被測定半導体装置、■１・・・試験電圧、
Ｒ１・・・抵抗、ＳＷ、・・・スイッチ、１・・・測定
台、ｃｌ・・・ストレイキャパシティ。

Claims (1)

【特許請求の範囲】
1. １、半導体装置に充電された電荷を放電させ、放電時に
   発生する静電破壊の有無を測定する静電破壊試験方法。