JP2669887B2 - 静電耐圧試験装置 - Google Patents
静電耐圧試験装置Info
- Publication number
- JP2669887B2 JP2669887B2 JP1081817A JP8181789A JP2669887B2 JP 2669887 B2 JP2669887 B2 JP 2669887B2 JP 1081817 A JP1081817 A JP 1081817A JP 8181789 A JP8181789 A JP 8181789A JP 2669887 B2 JP2669887 B2 JP 2669887B2
- Authority
- JP
- Japan
- Prior art keywords
- relay switch
- semiconductor device
- terminal
- electrode
- reference potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Relating To Insulation (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、大規模集積回路(LSI)等の半導体素子を
内蔵した半導体装置に対する静電耐圧試験を行うための
静電耐圧試験装置、特に高速度で、しかも安定的に試験
を行える静電耐圧試験装置に関するものである。
内蔵した半導体装置に対する静電耐圧試験を行うための
静電耐圧試験装置、特に高速度で、しかも安定的に試験
を行える静電耐圧試験装置に関するものである。
(従来の技術) 半導体装置に内蔵された半導体素子が静電気により破
壊される静電破壊現象を、モデルを用いてシュミレーシ
ョンする静電耐圧試験方法には、人体帯電モデルを用い
た方法とデバイス帯電モデルを用いた方法とがある。人
体帯電モデルは、作業衣に静電気の帯電した作業者が半
導体装置の製造時に半導体装置に接触することにより発
生する静電破壊現象において、静電気が半導体素子に及
ぼす影響を把握するために使用する電気回路等で構成し
たモデルである。これに対して、デバイス帯電モデルと
は、半導体装置製造時に半導体装置に接触する機会を介
して半導体装置のパッケージに静電気が帯電し、その静
電気により静電破壊現象が生じる場合を対象としたもの
で、人体帯電モデルと同様に電気回路等で構成されるも
のである。
壊される静電破壊現象を、モデルを用いてシュミレーシ
ョンする静電耐圧試験方法には、人体帯電モデルを用い
た方法とデバイス帯電モデルを用いた方法とがある。人
体帯電モデルは、作業衣に静電気の帯電した作業者が半
導体装置の製造時に半導体装置に接触することにより発
生する静電破壊現象において、静電気が半導体素子に及
ぼす影響を把握するために使用する電気回路等で構成し
たモデルである。これに対して、デバイス帯電モデルと
は、半導体装置製造時に半導体装置に接触する機会を介
して半導体装置のパッケージに静電気が帯電し、その静
電気により静電破壊現象が生じる場合を対象としたもの
で、人体帯電モデルと同様に電気回路等で構成されるも
のである。
デバイス帯電モデルには、例えば一定量の電荷を半導
体装置に直接注入するチャージ・トー・デバイス法と半
導体装置のパッケージ表面に一旦、静電気を帯電させる
パッケージ帯電法とがある。半導体素子の微細化、ゲー
ト酸化膜の薄膜化、及び半導体装置の製造工程における
自動化等が進展してきたことにより、静電耐圧試験方法
としてはデバイス帯電モデルによるものが主流化してき
ているが、静電破壊現象をより的確に測定できる試験方
法としては、パッケージ帯電法が有力である。
体装置に直接注入するチャージ・トー・デバイス法と半
導体装置のパッケージ表面に一旦、静電気を帯電させる
パッケージ帯電法とがある。半導体素子の微細化、ゲー
ト酸化膜の薄膜化、及び半導体装置の製造工程における
自動化等が進展してきたことにより、静電耐圧試験方法
としてはデバイス帯電モデルによるものが主流化してき
ているが、静電破壊現象をより的確に測定できる試験方
法としては、パッケージ帯電法が有力である。
従来、このようなパッケージ帯電法を用いた静電耐圧
試験装置としては、例えば第2図のようなものがあっ
た。
試験装置としては、例えば第2図のようなものがあっ
た。
第2図は、従来の静電耐圧試験装置の一構成例を示す
概略の構造図である。
概略の構造図である。
この静電耐圧試験装置は、半導体装置10載置用の測定
ヘッド20と、その測定ヘッド20を用いて半導体装置10に
対する所定の電気的測定を行うための図示しない試験装
置本体とで、構成されている。測定ヘッド20は、導電性
の金属電極板21を有し、その金属電極板21の対抗する側
面に一対の抵抗体22−1,22−2が可動自在に取り付けら
れている。被試験用の半導体装置10は、絶縁体外周部
(パッケージ表面)11aを有するパッケージ11内に半導
体素子12が埋設されており、さらにその半導体素子12と
電気的接続された複数本の入出力端子13がパッケージ11
の両側に突設されている。そして、絶縁体外周部11aの
全面が金属電極板21に密接すると共に、各入出力端子13
が抵抗体22−1,22−2に密接した状態で、半導体装置10
が測定ヘッド20に載置されている。さらに、金属電極板
21及び抵抗体22−1,22−2は、直流電源30を介して基準
電位電極(例えば、アース)31に接続され、その基準電
位電極31がスイッチ32を介して入出力端子13に接続され
ている。
ヘッド20と、その測定ヘッド20を用いて半導体装置10に
対する所定の電気的測定を行うための図示しない試験装
置本体とで、構成されている。測定ヘッド20は、導電性
の金属電極板21を有し、その金属電極板21の対抗する側
面に一対の抵抗体22−1,22−2が可動自在に取り付けら
れている。被試験用の半導体装置10は、絶縁体外周部
(パッケージ表面)11aを有するパッケージ11内に半導
体素子12が埋設されており、さらにその半導体素子12と
電気的接続された複数本の入出力端子13がパッケージ11
の両側に突設されている。そして、絶縁体外周部11aの
全面が金属電極板21に密接すると共に、各入出力端子13
が抵抗体22−1,22−2に密接した状態で、半導体装置10
が測定ヘッド20に載置されている。さらに、金属電極板
21及び抵抗体22−1,22−2は、直流電源30を介して基準
電位電極(例えば、アース)31に接続され、その基準電
位電極31がスイッチ32を介して入出力端子13に接続され
ている。
第3図はデバイス帯電モデルの概略図であり、この図
を参照しつつ第2図の動作を説明する。
を参照しつつ第2図の動作を説明する。
スイッチ32をオフにした状態で直流電源30により所定
電圧V1を金属電極板21等に供給する。一定時間経過後、
スイッチ32をオン状態にすると、半導体装置10と金属電
極板21との間の静電容量であるパッケージ容量CPに、電
荷Qが蓄積される。その際に、半導体素子内に流れる電
流Sによって絶縁体外周部11aに帯電静電気電荷11Qが発
生し、デバイス帯電モデルと等価な現象が現れる。その
ときの電圧、もしくは電流変化を試験装置本体で検出
し、所定の測定を行うことにより、静電耐圧試験を行う
ことができる。
電圧V1を金属電極板21等に供給する。一定時間経過後、
スイッチ32をオン状態にすると、半導体装置10と金属電
極板21との間の静電容量であるパッケージ容量CPに、電
荷Qが蓄積される。その際に、半導体素子内に流れる電
流Sによって絶縁体外周部11aに帯電静電気電荷11Qが発
生し、デバイス帯電モデルと等価な現象が現れる。その
ときの電圧、もしくは電流変化を試験装置本体で検出
し、所定の測定を行うことにより、静電耐圧試験を行う
ことができる。
第4図は上記パッケージ帯電法を具現化した静電耐圧
試験装置機構部の概要の構造図であり、第5図は第4図
中の測定ヘッドの拡大図である。この第4図及び第5図
を参照しつつ、静電耐圧試験装置機構部の動作を説明す
る。
試験装置機構部の概要の構造図であり、第5図は第4図
中の測定ヘッドの拡大図である。この第4図及び第5図
を参照しつつ、静電耐圧試験装置機構部の動作を説明す
る。
まず、テーブル40上に設けられた測定ヘッド20に半導
体装置10をセットし、テーブル40に取り付けられた押え
棒41により固定する。次に、第2図の直流電源30によ
り、例えば3000V程度の直流電圧を測定ヘッド20の金属
電極板21に印加する。その上、レール43,44上をスライ
ドさせることにより移動するスライド部材45をXまたは
Y方向に移動させ、駆動モータ46の回転とカム47の所定
の動作により上下動する放電棒48を、半導体装置10の側
面部に突設された所定の入出力端子13に接触させる。そ
の時、半導体装置10内の半導体素子12に電流が流れ電荷
が蓄えられる。
体装置10をセットし、テーブル40に取り付けられた押え
棒41により固定する。次に、第2図の直流電源30によ
り、例えば3000V程度の直流電圧を測定ヘッド20の金属
電極板21に印加する。その上、レール43,44上をスライ
ドさせることにより移動するスライド部材45をXまたは
Y方向に移動させ、駆動モータ46の回転とカム47の所定
の動作により上下動する放電棒48を、半導体装置10の側
面部に突設された所定の入出力端子13に接触させる。そ
の時、半導体装置10内の半導体素子12に電流が流れ電荷
が蓄えられる。
そして、テーブル40に取り付けられた端子ブロック42
が半導体装置10の所定の入出力端子13に接触し、続いて
放電棒48が上昇して入出力端子13から離れる。この時、
半導体装置10内に蓄えらえている電荷が端子ブロック42
を通して徐電される。その後、この端子ブロック42は図
示しない測定用装置に接続され、半導体装置10内の半導
体素子12の状態がチェックされる。以上のサイクルを繰
り返すことで静電耐圧試験を行うことができる。
が半導体装置10の所定の入出力端子13に接触し、続いて
放電棒48が上昇して入出力端子13から離れる。この時、
半導体装置10内に蓄えらえている電荷が端子ブロック42
を通して徐電される。その後、この端子ブロック42は図
示しない測定用装置に接続され、半導体装置10内の半導
体素子12の状態がチェックされる。以上のサイクルを繰
り返すことで静電耐圧試験を行うことができる。
(発明が解決しようとする課題) しかしながら、上記構成の静電耐圧試験装置では、次
のような課題があった。
のような課題があった。
第2図のスイッチ32は、そのスイッチング動作を第5
図の放電棒48の上下動によって行う。つまり放電棒48と
半導体装置10の入出力端子13とが接触あるいは開離する
ことによってオン・オフ状態を作り出している。放電棒
48の上下動は、駆動モータ46の回動でカム47を回転させ
ることにより行われるので、微細な動作が要求される駆
動モータ46の回転速度の限界によって、スイッチ32のス
イッチング動作の速度が制限される。
図の放電棒48の上下動によって行う。つまり放電棒48と
半導体装置10の入出力端子13とが接触あるいは開離する
ことによってオン・オフ状態を作り出している。放電棒
48の上下動は、駆動モータ46の回動でカム47を回転させ
ることにより行われるので、微細な動作が要求される駆
動モータ46の回転速度の限界によって、スイッチ32のス
イッチング動作の速度が制限される。
その上、静電耐圧試験を繰り返し行う場合、直流電源
30をオフして金属電極板21に印加された所定の電圧V1を
一旦、基準電位に戻す必要があるが、その際、第2図に
示すように金属電極板21と直流電源30とが直接に接続さ
れているので、直流電源30の立ち下がり速度により基準
電位に戻るまで一定の時間を要する。再び、直流電源30
をオンして金属電極板21に所定の電圧V1を印加する際に
おいても、直流電源30の立ち上り速度により一定の時間
を要する。
30をオフして金属電極板21に印加された所定の電圧V1を
一旦、基準電位に戻す必要があるが、その際、第2図に
示すように金属電極板21と直流電源30とが直接に接続さ
れているので、直流電源30の立ち下がり速度により基準
電位に戻るまで一定の時間を要する。再び、直流電源30
をオンして金属電極板21に所定の電圧V1を印加する際に
おいても、直流電源30の立ち上り速度により一定の時間
を要する。
これにより、繰り返し行われる静電耐圧試験の処理速
度に多大な時間がかかるという問題があり、それを解決
することが困難であった。
度に多大な時間がかかるという問題があり、それを解決
することが困難であった。
本発明は、前記従来技術の持っていた課題として、静
電耐圧試験装置の処理速度の高速化が阻害されるという
点について解決した静電耐圧試験装置を提供するもので
ある。
電耐圧試験装置の処理速度の高速化が阻害されるという
点について解決した静電耐圧試験装置を提供するもので
ある。
(課題を解決するための手段) 本発明は、前記課題を解決するために、側面部に複数
本の入出力端子が突設されたパッケージ内に半導体素子
を内蔵した半導体装置に対して、前記パッケージ及び前
記入出力端子に直流電源により所定の直流電圧を印加す
るための測定ヘッドを備えた静電耐圧試験装置におい
て、前記測定ヘッドに接続された第1の端子と前記直流
電源及び基準電位にそれぞれ接続された第2及び第3の
端子とを有し、第1の制御信号により該第1の端子と該
第2の端子または該第3の端子とを切り換え接続する第
1のトランスファ型リレースイッチ(以下単に、第1の
リレースイッチという)と、前記第1のリレースイッチ
に対して並列に接続された抵抗体であって、その一端が
前記第1の端子に、他端が前記第2の端子に接続された
抵抗体と、第2の制御信号により前記入出力端子に前記
基準電位を接続する第2のトランスファ型リレースイッ
チ(以下単に、第2のリレースイッチという)とを、設
けている。
本の入出力端子が突設されたパッケージ内に半導体素子
を内蔵した半導体装置に対して、前記パッケージ及び前
記入出力端子に直流電源により所定の直流電圧を印加す
るための測定ヘッドを備えた静電耐圧試験装置におい
て、前記測定ヘッドに接続された第1の端子と前記直流
電源及び基準電位にそれぞれ接続された第2及び第3の
端子とを有し、第1の制御信号により該第1の端子と該
第2の端子または該第3の端子とを切り換え接続する第
1のトランスファ型リレースイッチ(以下単に、第1の
リレースイッチという)と、前記第1のリレースイッチ
に対して並列に接続された抵抗体であって、その一端が
前記第1の端子に、他端が前記第2の端子に接続された
抵抗体と、第2の制御信号により前記入出力端子に前記
基準電位を接続する第2のトランスファ型リレースイッ
チ(以下単に、第2のリレースイッチという)とを、設
けている。
(作 用) 本発明によれば、以上のように静電耐圧試験装置を構
成したので、第1のリレースイッチは、第1の制御信号
により直流電源と基準電位とを切り換え接続し、半導体
装置へ所定の電圧を印加する速度及び半導体装置を基準
電位に戻す速度を迅速化する。さらに、抵抗体は第1の
リレースイッチの動作時に発生する容量変化によっても
たらされる半導体装置内の電荷の移動を防ぎ、電荷が安
定化するように働く。第2のリレースイッチは、第2の
制御信号により入出力端子と基準電位とを接続し、半導
体装置を迅速に帯電または放電するように働く。従っ
て、前記課題を解決できるのである。
成したので、第1のリレースイッチは、第1の制御信号
により直流電源と基準電位とを切り換え接続し、半導体
装置へ所定の電圧を印加する速度及び半導体装置を基準
電位に戻す速度を迅速化する。さらに、抵抗体は第1の
リレースイッチの動作時に発生する容量変化によっても
たらされる半導体装置内の電荷の移動を防ぎ、電荷が安
定化するように働く。第2のリレースイッチは、第2の
制御信号により入出力端子と基準電位とを接続し、半導
体装置を迅速に帯電または放電するように働く。従っ
て、前記課題を解決できるのである。
(実施例) 第1図は本発明の実施例であり、静電耐圧試験装置の
一構成例を示す概略の構造図である。
一構成例を示す概略の構造図である。
この静電耐圧試験装置は、半導体装置50載置用の測定
ヘッド60と、その測定ヘッド60を用いて半導体装置50に
対する所定の電気的測定を行うための図示しない試験装
置本体とで、構成されている。測定ヘッド60は、ステン
レス鋼または黄銅(Cu−Zu合金)等からなる略直方体状
で導電性の金属電極61を有し、その金属電極板61の対抗
する側面には、それぞれ体積抵抗率1010Ω程度を有する
材料(例えば、フェノール樹脂)からなる一対の抵抗体
62−1,62−2が可動自在に取り付けられている。被試験
用の半導体装置50は、例えばフラット型の構造を有する
もので、絶縁体外周部(パッケージ表面)51aを有する
パッケージ51内に半導体素子52が埋設されており、さら
にその半導体素子52と電気的接続された複数本の入出力
端子53がパッケージ51の両側に突設されている。そし
て、絶縁体外周部51aの全面が金属電極板61に密接する
と共に、各入出力端子53が抵抗体62−1,62−2に密接し
た状態で、半導体装置50が測定ヘッド60に載置されてい
る。
ヘッド60と、その測定ヘッド60を用いて半導体装置50に
対する所定の電気的測定を行うための図示しない試験装
置本体とで、構成されている。測定ヘッド60は、ステン
レス鋼または黄銅(Cu−Zu合金)等からなる略直方体状
で導電性の金属電極61を有し、その金属電極板61の対抗
する側面には、それぞれ体積抵抗率1010Ω程度を有する
材料(例えば、フェノール樹脂)からなる一対の抵抗体
62−1,62−2が可動自在に取り付けられている。被試験
用の半導体装置50は、例えばフラット型の構造を有する
もので、絶縁体外周部(パッケージ表面)51aを有する
パッケージ51内に半導体素子52が埋設されており、さら
にその半導体素子52と電気的接続された複数本の入出力
端子53がパッケージ51の両側に突設されている。そし
て、絶縁体外周部51aの全面が金属電極板61に密接する
と共に、各入出力端子53が抵抗体62−1,62−2に密接し
た状態で、半導体装置50が測定ヘッド60に載置されてい
る。
さらに、この静電耐圧試験装置は、第1及び第2の制
御信号S1,S2により切り換え動作する第1及び第2のリ
レースイッチ70,80を有している。第1のリレースイッ
チ70は、共通電極70−1、電極70−2及び電極70−3を
有し、その共通電極70−1が金属電極板61及び抵抗体62
−1,62−2に、電極70−2が直流電源73を介して基準電
位電極72に、電極70−3が基準電位電極(例えば、アー
ス)72に、それぞれ接続されている。そして、抵抗体74
が、共通電極70−1と電極70−2とに並列接続されてい
る。
御信号S1,S2により切り換え動作する第1及び第2のリ
レースイッチ70,80を有している。第1のリレースイッ
チ70は、共通電極70−1、電極70−2及び電極70−3を
有し、その共通電極70−1が金属電極板61及び抵抗体62
−1,62−2に、電極70−2が直流電源73を介して基準電
位電極72に、電極70−3が基準電位電極(例えば、アー
ス)72に、それぞれ接続されている。そして、抵抗体74
が、共通電極70−1と電極70−2とに並列接続されてい
る。
第2のリレースイッチ80は、共通電極80−1、電極80
−2及び電極80−3を有し、その共通電極80−1が入出
力端子53に、電極80−2が短絡電流防止用の抵抗体81を
介して基準電位電極72に、電極80−3が基準電位電極72
に、それぞれ接続されている。
−2及び電極80−3を有し、その共通電極80−1が入出
力端子53に、電極80−2が短絡電流防止用の抵抗体81を
介して基準電位電極72に、電極80−3が基準電位電極72
に、それぞれ接続されている。
第6図は、第1図中のリレースイッチ70の一構成例を
示す構造図であり、この図を参照しつつ第1図の動作を
説明する。
示す構造図であり、この図を参照しつつ第1図の動作を
説明する。
先ず、制御信号S2によりリレースイッチ80を電極80−
3側に切り換えた状態で、制御信号S1によりリレースイ
ッチ70を電極70−3側に切り換え接続し、直流電源73に
より所定電圧V1(例えば、3000V)を金属電極板61等に
印加する。すると、半導体素子52の内部で中和した形で
存在していた電荷が、加えられた電界によりプラス電荷
とマイナス電荷とに分離する誘電分極を起こす。その
時、リレースイッチ80を電極80−2側に切り換え接続す
ると、半導体素子52と金属電極板61との間の静電容量で
あるパッケージ容量Cqに見合った電荷が、抵抗体81を介
して緩やかに移動してパッケージ容量Cqに蓄積される。
その際に、半導体素子52内に流れる電流によって絶縁体
外周部51aに帯電静電気電荷が発生し、デバイス帯電モ
デルと等価な現象が現れる。
3側に切り換えた状態で、制御信号S1によりリレースイ
ッチ70を電極70−3側に切り換え接続し、直流電源73に
より所定電圧V1(例えば、3000V)を金属電極板61等に
印加する。すると、半導体素子52の内部で中和した形で
存在していた電荷が、加えられた電界によりプラス電荷
とマイナス電荷とに分離する誘電分極を起こす。その
時、リレースイッチ80を電極80−2側に切り換え接続す
ると、半導体素子52と金属電極板61との間の静電容量で
あるパッケージ容量Cqに見合った電荷が、抵抗体81を介
して緩やかに移動してパッケージ容量Cqに蓄積される。
その際に、半導体素子52内に流れる電流によって絶縁体
外周部51aに帯電静電気電荷が発生し、デバイス帯電モ
デルと等価な現象が現れる。
次に、電荷の移動が終了するまでの所定の時間が経過
したところで、リレースイッチ80を電極80−3側に切り
換え接続し、入出力端子53と基準電位電極72とを短絡さ
せる。さらに、リレースイッチ70を電極70−3側に切り
換え接続すると、金属電極板61の電位が基準電位電極72
の電位と同電位になる。これにより、半導体装置50内に
蓄積された電荷は、リレースイッチ80を介する経路を通
って除去される。その後、図示しない測定装置により、
半導体素子52の状態のチェックが行われる。以上のサイ
クルによって、静電耐圧試験を行うことができる。
したところで、リレースイッチ80を電極80−3側に切り
換え接続し、入出力端子53と基準電位電極72とを短絡さ
せる。さらに、リレースイッチ70を電極70−3側に切り
換え接続すると、金属電極板61の電位が基準電位電極72
の電位と同電位になる。これにより、半導体装置50内に
蓄積された電荷は、リレースイッチ80を介する経路を通
って除去される。その後、図示しない測定装置により、
半導体素子52の状態のチェックが行われる。以上のサイ
クルによって、静電耐圧試験を行うことができる。
ところで、リレースイッチ70を電極70−3側に切り換
え接続する際、リレースイッチ70の電極間に発生してい
る容量のため、半導体装置50内の電荷が移動し、半導体
装置50に印加されている電圧V1が電圧降下を起こす。即
ち、第6図に示すように、共通電極70−1と電極70−2
との間の空間を誘電体とする容量Cxが発生し、共通電極
70−1と電極70−2とが接触する過程で両電極70−1,70
−2間の距離Lが変化するため、容量Cxが次式のように
変化する。
え接続する際、リレースイッチ70の電極間に発生してい
る容量のため、半導体装置50内の電荷が移動し、半導体
装置50に印加されている電圧V1が電圧降下を起こす。即
ち、第6図に示すように、共通電極70−1と電極70−2
との間の空間を誘電体とする容量Cxが発生し、共通電極
70−1と電極70−2とが接触する過程で両電極70−1,70
−2間の距離Lが変化するため、容量Cxが次式のように
変化する。
Cx=εS/L 但し、 ε;定数 S;電極70−1または70−2の面積 この式から明らかなように、容量Cxは可変コンデンサ
としての働きを有し、さらに容量Cxとパッケージ容量Cq
とは直列接続されていると見做すことができる。従っ
て、半導体装置50に印加されている電圧V1が容量Cxの影
響により、その容量Cx分だけ分圧され、次式に示すよう
に正確な電圧値でなくなる。
としての働きを有し、さらに容量Cxとパッケージ容量Cq
とは直列接続されていると見做すことができる。従っ
て、半導体装置50に印加されている電圧V1が容量Cxの影
響により、その容量Cx分だけ分圧され、次式に示すよう
に正確な電圧値でなくなる。
V2=Cx×V1/Cq+Cx) 但し、 V2;分圧された後の半導体装置50に印加される電圧 そこで、抵抗体74を通して電荷を補充して電圧V1を維
持させている。
持させている。
本実施例では、次のような利点を有している。
(a) 制御信号S1により切り換え動作できるリレース
イッチ70で直流電源73と基準電位電極72とを切り換える
ようにしたので、従来のように、直流電源を所定電圧V1
から基準電位へ立ち下げる際の立ち下がり時間と、基準
電位から所定電圧V1へ立ち上げる際の立ち上がり時間と
が必要でなくなり、繰り返し行われる静電耐圧試験に要
する時間を短縮できる。
イッチ70で直流電源73と基準電位電極72とを切り換える
ようにしたので、従来のように、直流電源を所定電圧V1
から基準電位へ立ち下げる際の立ち下がり時間と、基準
電位から所定電圧V1へ立ち上げる際の立ち上がり時間と
が必要でなくなり、繰り返し行われる静電耐圧試験に要
する時間を短縮できる。
(b) 入出力端子53と基準電位電極72との接続または
開離を、制御信号S2で動作するリレースイッチ80で行う
ようにしたので、従来のように、駆動モータを用いて放
電棒を上下動させる必要がなくなり、それに要する時間
を短縮できる。
開離を、制御信号S2で動作するリレースイッチ80で行う
ようにしたので、従来のように、駆動モータを用いて放
電棒を上下動させる必要がなくなり、それに要する時間
を短縮できる。
(c) リレースイッチ70を電極70−3側に切り換える
際、そのリレースイッチ70に生起する容量Cxによる電圧
降下を避けるため、抵抗体74を設けている。これによ
り、半導体装置50に所定の直流電圧を正確に供給するこ
とができる。
際、そのリレースイッチ70に生起する容量Cxによる電圧
降下を避けるため、抵抗体74を設けている。これによ
り、半導体装置50に所定の直流電圧を正確に供給するこ
とができる。
なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。
形が可能である。その変形例としては、例えば次のよう
なものがある。
(α) 半導体装置50は図示のものに代えて、例えばパ
ッケージ51の四方に入出力端子53を有するDIP(Dual I
nline Package)型の構造のものを用いるようにしても
よい。
ッケージ51の四方に入出力端子53を有するDIP(Dual I
nline Package)型の構造のものを用いるようにしても
よい。
(β) リレースイッチ70を電極70−2側に、リレース
イッチ80を電極80−3側に、それぞれ切り換えておけ
ば、従来通りの放電棒の接触によって行うパッケージ帯
電モデルをモニタすることもできる。
イッチ80を電極80−3側に、それぞれ切り換えておけ
ば、従来通りの放電棒の接触によって行うパッケージ帯
電モデルをモニタすることもできる。
(γ) リレースイッチ70,80及び測定ヘッド60の形
状、構造、及び使用材料は、必要に応じて種々の変形が
可能である。
状、構造、及び使用材料は、必要に応じて種々の変形が
可能である。
(発明の効果) 以上詳細に説明したように、本発明によれば、直流電
源と測定ヘッドとが直接に接続されず、第1のリレース
イッチの切り換え動作で接続されるので、繰り返し試験
のサイクル移行時において、直流電源をオン・オフさせ
る必要がなくなり、この時の直流電源の立ち上がり及び
立ち下がりに要する時間が不要となる。その上、入出力
端子と基準電位との接続または開離を第2のリレースイ
ッチで行うようにしたので、従来のように放電棒の上下
動による入出力端子と基準電位との接触または開離をす
る必要がなくなり、それに要する時間を短縮することが
できる。従って、繰り返し行われる静電耐圧試験の操作
時間を大幅に短縮でき、高速化が図れる。
源と測定ヘッドとが直接に接続されず、第1のリレース
イッチの切り換え動作で接続されるので、繰り返し試験
のサイクル移行時において、直流電源をオン・オフさせ
る必要がなくなり、この時の直流電源の立ち上がり及び
立ち下がりに要する時間が不要となる。その上、入出力
端子と基準電位との接続または開離を第2のリレースイ
ッチで行うようにしたので、従来のように放電棒の上下
動による入出力端子と基準電位との接触または開離をす
る必要がなくなり、それに要する時間を短縮することが
できる。従って、繰り返し行われる静電耐圧試験の操作
時間を大幅に短縮でき、高速化が図れる。
第1図は本発明の実施例を示す静電耐圧試験装置の構造
図、第2図は従来の静電耐圧試験装置の構造図、第3図
はデバイス帯電モデルの概略図、第4図は従来の静電耐
圧試験装置の機構部の構造図、第5図は第4図中の測定
ヘッドの拡大図、第6図は第1図のリレースイッチの一
構成例を示す構造図である。 50……半導体装置、51……パッケージ、52……半導体素
子、53……入出力端子、60……測定ヘッド、70,80……
第1及び第2のリレースイッチ、72……基準電位電極、
73……直流電源、74……抵抗体、S1……第1の制御信
号、S2……第2の制御信号。
図、第2図は従来の静電耐圧試験装置の構造図、第3図
はデバイス帯電モデルの概略図、第4図は従来の静電耐
圧試験装置の機構部の構造図、第5図は第4図中の測定
ヘッドの拡大図、第6図は第1図のリレースイッチの一
構成例を示す構造図である。 50……半導体装置、51……パッケージ、52……半導体素
子、53……入出力端子、60……測定ヘッド、70,80……
第1及び第2のリレースイッチ、72……基準電位電極、
73……直流電源、74……抵抗体、S1……第1の制御信
号、S2……第2の制御信号。
Claims (1)
- 【請求項1】側面部に複数本の入出力端子が突設された
パッケージ内に半導体素子を内蔵した半導体装置に対し
て、前記パッケージ及び前記入出力端子に直流電源によ
り所定の直流電圧を印加するための測定ヘッドを備えた
静電耐圧試験装置において、 前記測定ヘッドに接続された第1の端子と前記直流電源
及び基準電位にそれぞれ接続された第2及び第3の端子
とを有し、第1の制御信号により該第1の端子と該第2
の端子または該第3の端子とを切り換え接続する第1の
トランスファ型リレースイッチと、 前記第1のトランスファ型リレースイッチに対して並列
に接続された抵抗体であって、その一端が前記第1の端
子に、他端が前記第2の端子に接続された抵抗体と、 第2の制御信号により前記入出力端子に前記基準電位を
接続する第2のトランスファ型リレースイッチとを、設
けたことを特徴とする静電耐圧試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081817A JP2669887B2 (ja) | 1989-03-31 | 1989-03-31 | 静電耐圧試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081817A JP2669887B2 (ja) | 1989-03-31 | 1989-03-31 | 静電耐圧試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02259585A JPH02259585A (ja) | 1990-10-22 |
JP2669887B2 true JP2669887B2 (ja) | 1997-10-29 |
Family
ID=13757046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1081817A Expired - Fee Related JP2669887B2 (ja) | 1989-03-31 | 1989-03-31 | 静電耐圧試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2669887B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2836676B2 (ja) * | 1996-02-09 | 1998-12-14 | 日本電気株式会社 | 半導体要素の試験方法及び装置 |
-
1989
- 1989-03-31 JP JP1081817A patent/JP2669887B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02259585A (ja) | 1990-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6520356B2 (ja) | 検査装置および検査方法 | |
US5523699A (en) | Method and apparatus for testing semiconductor device | |
US4587481A (en) | Arrangement for testing micro interconnections and a method for operating the same | |
CN101349736B (zh) | 检查装置、探针卡及检查方法 | |
KR850002326A (ko) | 반도체 장치의 정전기 파괴 시험방법 및 장치 | |
KR100230628B1 (ko) | 도전체에 유도된 전하량 측정장치 | |
JPH06213966A (ja) | 回路基板の検査方法および装置 | |
JPH0769385B2 (ja) | 半導体装置の試験方法及びその装置 | |
JP2669887B2 (ja) | 静電耐圧試験装置 | |
JP2836676B2 (ja) | 半導体要素の試験方法及び装置 | |
US4806857A (en) | Apparatus for testing semiconductor devices | |
JP3371817B2 (ja) | ペンシル型プローブユニット | |
US20230213567A1 (en) | Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method | |
JPH0480349B2 (ja) | ||
JPH0798355A (ja) | 静電破壊試験方法及びその実施装置 | |
JP2007292686A (ja) | 抵抗計測装置及び抵抗計測方法 | |
JPH0315773A (ja) | 半導体装置用静電破壊試験装置 | |
JPH0726781U (ja) | 静電気発生装置 | |
JPH0627190A (ja) | 静電破壊試験装置 | |
JP2001091572A (ja) | 電子デバイスの静電破壊試験方法と装置 | |
US3071724A (en) | Method and apparatus for testing electrical insulation | |
JPH0711556B2 (ja) | 静電耐圧試験方法及びその装置 | |
JPS6346853Y2 (ja) | ||
JPH02303013A (ja) | 基板内蔵コンデンサの容量値調整方法 | |
JPH036473A (ja) | 半導体装置の静電破壊試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |