JP4329087B2 - 半導体デバイスの静電破壊試験方法と装置 - Google Patents

半導体デバイスの静電破壊試験方法と装置 Download PDF

Info

Publication number
JP4329087B2
JP4329087B2 JP00518299A JP518299A JP4329087B2 JP 4329087 B2 JP4329087 B2 JP 4329087B2 JP 00518299 A JP00518299 A JP 00518299A JP 518299 A JP518299 A JP 518299A JP 4329087 B2 JP4329087 B2 JP 4329087B2
Authority
JP
Japan
Prior art keywords
semiconductor device
contact
contact needle
terminal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00518299A
Other languages
English (en)
Other versions
JP2000206177A (ja
Inventor
佐東至 磯福
常夫 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electronics Trading Co Ltd
Original Assignee
Tokyo Electronics Trading Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electronics Trading Co Ltd filed Critical Tokyo Electronics Trading Co Ltd
Priority to JP00518299A priority Critical patent/JP4329087B2/ja
Publication of JP2000206177A publication Critical patent/JP2000206177A/ja
Application granted granted Critical
Publication of JP4329087B2 publication Critical patent/JP4329087B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体デバイスの静電破壊試験方法と装置に関する。具体的には、半導体デバイスとくに半導体集積回路についての静電気の放電による破壊耐量の測定の信頼性を高めることができる半導体デバイスの静電破壊試験方法と装置を提供せんとするものである。
【0002】
【従来の技術】
半導体集積回路の高密度化、微細化が進むにつれ、その端子数はますます増加し、各端子間の間隔もより狭くなっている。これに伴い、半導体集積回路が静電気の放電により破壊または劣化(以下、単に「破壊」という)する可能性も増大している。そのため、半導体集積回路が静電気放電に対してどの程度の耐性を有するかを、市場に出回る前にあらかじめ評価しておくことが必要となる。そこで、半導体集積回路の信頼性試験のなかでも、静電気放電に対する破壊耐量を測定する静電破壊試験の重要性が、近時とみに指摘されているところである。
【0003】
ここで、実際に半導体集積回路の搬送時や電子機器への実装時などにおいて静電破壊が発生するモード(態様)には、大別してつぎの2つがある。
【0004】
1つは、半導体集積回路自体は静電気は帯電していないが、静電気が帯電した他の物体が半導体集積回路の近くに存在する場合に発生するモードである。すなわち、外部の帯電物体が、半導体集積回路の端子に接触して放電が起こり、これにより半導体集積回路が破壊するモードである。このモードには、外部帯電物体が人体や機械である場合が代表的なものとしてあり、それぞれ「人体モデル」、「機械モデル」と呼ばれている。
【0005】
もう1つは、半導体集積回路自体が摩擦や誘導などにより帯電している場合に発生するモードである。すなわち、電荷が蓄えられている半導体集積回路の端子に、外部の導体が接触したときに起こる放電によって、半導体集積回路が破壊するモードである。このモードは、半導体デバイス自体が帯電していることから、「デバイス帯電モデル」と呼ばれている。
【0006】
このデバイス帯電モデルをシミュレーション化して、半導体デバイスにおける充放電を行う静電破壊試験装置が、従来より提案されている。図10は、このような従来の静電破壊試験装置(従来例1)の構成概念を示すものである(特開昭57−80577号公報参照)。
【0007】
図10において、103は、試験対象である半導体デバイス200を載せてこれに帯電せしめるための板状の金属電極である。この帯電用の金属電極103には、高電圧を発生する高電圧電源Eからの高電圧(たとえば1000ボルト)が、スイッチSW1および高抵抗値(たとえば100メグオーム)の抵抗R1の直列接続を介して印加される。高抵抗値の抵抗R1を用いるのは、半導体デバイス200への帯電が高速過ぎて、帯電時に半導体デバイス200が破壊されないように、時間をかけて帯電させるためである。
【0008】
他方、金属電極103の上方には、半導体デバイス200の各端子201a〜lに接触するための、金属製の針状材である接触針101と、この接触針101が取り付けられた電極板102により構成されるプローブ部100が配置されている。このプローブ部100は、X軸方向(図面上で左右方向)、Y軸方向(紙面に垂直方向)およびZ軸方向(図面上で上下方向)において移動可能となっている。
【0009】
プローブ部100における電極板102としては、一般に円板状の金属導体が用いられており、大地の電位に維持するため接地されている。そして、電極板102の下面側の中心に接触針101が取り付けられている。また、電極板102と高電圧電源Eの接地側とは接続されている。
【0010】
つぎに、以上のように構成された装置の使用方法について説明する。まず、試験対象である半導体デバイス200を金属電極103の上に固定して置く。図10では、DIP(デュアル・インライン・パッケージ)型の半導体デバイス200が示されており、各端子201a〜lが上を向くようにして金属電極103上に置く。このとき、電極板102の接触針101は、半導体デバイス200の端子201a〜lより離しておく。
【0011】
そこで、スイッチSW1を閉じて、高電圧電源Eからの高電圧を、抵抗R1および金属電極103を介して半導体デバイス200に印加する。その後、プローブ部100を下降せしめて接触針101を半導体デバイス200のいずれかの端子(たとえば端子201l)に接触せしめる。
【0012】
図11は、以上の方法を用いた場合の半導体デバイス200における電位分布を示すものである。図11(a)は、電極板102の接触針101が半導体デバイス200の端子201lに接触していない状態で、スイッチSW1(図10)が閉じて金属電極103に+1000ボルトの電圧が印加されているときの電位分布を示している。
【0013】
この状態においては、接触針101と端子201lとは接触していないので、ここで回路はオープンとなり、半導体デバイス200のチップ203とパッケージ202との間のストレイ・キャパシティ(漂遊容量)Csの両端には電位差はない。すなわち、端子201lの電位は、金属電極103と同じく+1000ボルトである。これは、半導体デバイス200が空中で帯電している状態をシミュレートしているものと考えることができる。
【0014】
図11(b)は、金属電極103に+1000ボルトの電圧が印加されている状態において、接触針101が端子201lに接触したときの電位分布を示している。接触針101が端子201lに接触すると、その瞬間に端子201lを介してチップ203の電位は0ボルトとなり、ストレイ・キャパシティCsは1000ボルトに充電される。この充電の瞬間におけるストレスによりチップ203(主として金属電極103の近傍)が破壊することがある。なお、充電は、実は接触針101と端子201lとの接触の直前に、空気を通して行われると考えられている。
【0015】
接触針101と端子201lとの接触による充電が完了すれば、試験は終了する。そこで、接触針101を半導体デバイス200の端子201lより離す。以上の手順による試験を繰り返す場合は(一般に試験は3回繰り返す)、その前に、半導体デバイス200におけるストレイ・キャパシティCsは1000ボルトに充電されているので、蓄えられている電荷を放電する除電を行う。
【0016】
上記方法を用いた、設定された電圧による試験が完了したならば、半導体デバイス200の特性試験を行う。その場合、出力電圧が可変の高電圧電源Eを用いて、試験対象である半導体デバイス200への印加電圧を順次変え、その都度特性試験を行えば、半導体デバイス200が破壊する電圧を知り、破壊耐量を知ることができるのである。
【0017】
図12は、他の従来例(従来例2)の構成概念を示すものである(特公平5−668号公報参照)。ここで、図10に示した構成要素に対応する構成要素については、図10における符号と同一の符号を付している。以下、図10に示した従来例1の構成と異なるところを説明する。
【0018】
図12において、113は、試験対象である半導体デバイス200を置くための金属板であり、接地されている。また、プローブ部110は、接触針101と、電極板102と、これらを接続するためのスイッチSW11と、接触針101に接続された高抵抗値の抵抗R1とにより構成され、抵抗R1は高電圧電源Eに接続されている。
【0019】
そこで、このように構成された装置の使用方法について説明する。まず、試験対象である半導体デバイス200を金属板113の上に固定して置く。ついで、スイッチSW11を開いたままプローブ部110を下降して、半導体デバイス200の1つの端子201lに、接触針101を接触せしめる。接触針101が端子201lに接触したならば、高電圧電源Eからの高電圧を、抵抗R1を介して半導体デバイス200に印加して充電する。
【0020】
充電時間(一般には、数ミリ秒から数十ミリ秒で充分である)が経過したならば、スイッチSW11を閉じる。すると、半導体デバイス200に蓄えられた電荷は、接地された電極板102に急速に放電される。
【0021】
図13は、以上の方法を用いた場合の半導体デバイス200における電位分布を示すものである。図13(a)は、スイッチSW11が開いた状態において、半導体デバイス200の端子201lに接触針101が接触して+1000ボルトの電圧が印加されているときの電位分布を示している。すなわち、チップ203は、端子201lを介して+1000ボルトに充電されている。したがって、チップ203とパッケージ202との間のストレイ・キャパシティCsは、1000ボルトで充電されている。
【0022】
図13(b)は、スイッチSW11を閉じて、ストレイ・キャパシティCsに蓄えられた電荷を急速に放電したときの電位分布を示している。SW11を閉じると、チップ203の電位は急速に0ボルトになり、その結果、ストレイ・キャパシティCsの電荷が急速に放電される。この急速放電時に、半導体デバイス200の破壊が発生するのである。
【0023】
このように放電される電流の波形を観測する場合は、この従来例2では、スイッチSW11と電極板102との間に、インダクタンス成分を無視することができる低抵抗値(通常1オーム)の抵抗を配し、その両端に同軸ケーブルを接続して、抵抗に流れる放電電流の波形をオシロスコープにより観測している。
【0024】
なお、この種の試験装置では、装置間で測定結果にばらつきが生じないようにするために、通常放電電流波形を観測して、ピーク値、パルス幅、振動周期、振動の減衰時定数などを、装置間で比較してその間の相関をとる。その場合、半導体デバイス200の代わりに、プリント基板を用いた所定の容量(4ピコファラドまたは30ピコファラド)の平行平板コンデンサを試料として使用して、放電電流波形が一定の規格範囲内に入っていることを、定期的に確認することが義務づけられている(たとえば、日本電子機械工業会暫定規格 EIAJ EDX−4702)。
【0025】
図14は、原理的には図12の従来例2の構成を用い、これに改良を加えた他の従来例(従来例3)の要部の構成を示すものである(特許公報第2627992号参照)。ここで、図12に示した構成要素に対応する構成要素については、図12における符号と同一の符号を付している。
【0026】
図14において、図12に示した従来例2の構成と異なるところを説明する。この従来例3では、絶縁体121に固定された金属体120を、接地された金属板113と間隔をおいて中間アースとして配置している。試験対象の半導体デバイス200は、この金属体120の上に置かれる。そして、この金属体120は、低抵抗値の複数の抵抗R11,R12を介して金属板113と接続されている。複数の抵抗R11,R12の抵抗値は、全体として1オーム程度である。放電電流波形を観測する場合は、同軸ケーブル130の中心導体131を、複数の抵抗R11,R12に囲まれるように金属体120の下面中央に接続し、外部導体132は金属板113に接続する。
【0027】
上記のような構成を用いているのは、図12の従来例2におけるようなスイッチSW11と電極板102との間に低抵抗体を配して波形観測をする方法では、スイッチSW11、抵抗R1および両者の結合に付随するストレイ・キャパシティからの放電電流をも検出してしまうので、これを回避するためである。
【0028】
図15は、以上の構成を用いた場合に得られる放電電流波形の一例を示す波形図である。図中の垂直軸(電流軸)の1DIV(1目盛り)は4アンペア、水平軸(時間軸)の1DIVは1ナノ秒であり、放電電流は極めて高速である。
【0029】
【発明が解決しようとする課題】
以上、各従来例1,2,3について説明した。しかし、まず、図10に示した従来例1によると、つぎのような解決すべき課題がある。すなわち、第1に、試験をする半導体デバイス200のチップ203(図11)は、空気中で浮いている状態なので、周囲の帯電物体の影響を受けやすい。影響を受ければ、試験を繰り返し行った場合に、印加する試験電圧は同一でも半導体デバイス200の帯電量が異なることになり、試験結果にばらつきが生ずる。また、たとえば、印加された試験電圧では、本来は半導体デバイス200は破壊しないのに、その電圧では破壊されるものと誤って評価してしまうような可能性もある。
【0030】
第2に、半導体デバイス200への充電は、既述したように、プローブ部100の接触針101が、半導体デバイス200の端子201lに接触する直前に空気を通して行われる。そのため、充電電流は、接触針101および端子201lそれぞれの接点部の形状、接触針101の接近速度や接近角度、あるいは湿度などの環境条件により、解析不能な複雑な影響を受ける。繰り返して試験を行った場合に、充電電流のピーク値が、統計的な平均値に対して50パーセント以上もばらつくこともある。また、接触針101や半導体デバイス200の端子201lそれぞれの接点の酸化による汚染も、繰り返して試験を行った場合に充電電流のばらつきの原因となる。
【0031】
第3に、半導体デバイス200の各端子201a〜l間の間隔が狭くなると、プローブ部100の接触針101の先端を、各端子201a〜lのうちの1つに正しく接触させることが困難になる。複数の端子201a〜lに接触してしまうことも起こり得る。
【0032】
第4に、微細な各端子201a〜lに対応せしめるために、接触針101の先端を鋭利に加工すると、充電時の電流のエネルギーにより、接触針101の先端が溶解あるいは変形してしまう。これは、試験装置としての信頼性を著しく低下せしめるものである。
【0033】
第5に、1回の試験が完了した後に続けてさらに試験を行う場合は、その前に、半導体デバイス200のストレイ・キャパシティCsに蓄えられた電荷を放電しておく必要がある。そのため、余分な作業ステップが多くなり、試験時間が長くなってしまう。以上のような解決すべきいくつかの課題が、図10に示した従来例1にはあった。
【0034】
これに対して、図12に示した従来例2によれば、試験対象の半導体デバイス200は、接地された金属板113の上に置かれ、充電は端子201lを介して行われる。そのため、半導体デバイス200の帯電量は、周囲の帯電物体の影響を受けることがない。したがって、繰り返して試験をしても、ばらつきのない試験結果を期待することができる。
【0035】
また、放電用のスイッチSW11を、空気中で開閉する機械式の接点スイッチではなく、接点が真空または不活性ガスの中にあるリード・スイッチなどを用いれば、接点の汚染や環境条件等の影響を受けることのない試験が可能である。さらに、半導体デバイス200の端子201lに接触針101が接触したことを検出してから充電するので、端子数が多いあるいは端子間隔が狭い半導体デバイス200の試験に適している。
【0036】
しかしながら、この従来例2では、接触針101にスイッチSW11と抵抗R1が接続されている。そのため、スイッチSW11と電極板102との間に低抵抗体を配して放電電流の波形観測をすると、スイッチSW11、抵抗R1および両者の結合に付随するストレイ・キャパシティからの放電電流をも検出してしまう。
【0037】
その結果、試験対象の半導体デバイス200がもつ容量が小さいとき、あるいは、義務づけられている定期的な放電波形の確認の際に、容量が4ピコファラドの平行平板コンデンサを用いたときには、スイッチSW11等に付随するストレイ・キャパシティのほうが割合が大きくなり、測定誤差が大きく生じてしまうという解決すべき課題が、従来例2にはあった。
【0038】
その点、試験対象の半導体デバイス200と、接地された金属板113(図14)との間に、中間アースとして金属体120を配置した従来例3によれば、スイッチSW11等に付随するストレイ・キャパシティからの放電電流を検出することはない。
【0039】
しかし、中間アースとしての金属体120の寸法が、試験をする半導体デバイス200の寸法と一致したものでなければ、測定誤差が増大する可能性がある。図15に示した放電電流波形は、金属体120の寸法が、半導体デバイス200の寸法と一致していないため波形歪みがある例である。パルスの立ち下がり部分が低速となっているが、本来は減衰振動波形が求められるところである。
【0040】
ところが、半導体デバイス200の形状および大きさは、多種多様である。したがって、これに対応して形状および大きさが異なる多くの金属体120を用意するとすれば、コスト要因となる。しかも、半導体デバイス200の形状等が異なるごとに、別の金属体120を装着し直さなければならないという煩わしさも伴う。以上のような解決課題が、図14に示した従来例3にはあった。
【0041】
【課題を解決するための手段】
そこで、上記課題を解決するために、本発明はなされたものである。そのために、本発明では、第1の電極の上に置かれた半導体デバイスの複数の端子のいずれか1つに、接地された第2の電極に取り付けられた接触針を接触せしめる。この接触針がいずれか1つの端子に接触した後に、接地側が第2の電極に接続された高電圧電源からの高電圧を、高抵抗を介して第1の電極に印加して半導体デバイスに存在するストレイ・キャパシティに充電せしめる。そして、充電時間経過後に、第1の電極と接地手段とを接続して半導体デバイスに存在するストレイ・キャパシティに蓄えられた電荷を放電するようにした。
【0042】
また、ストレイ・キャパシティに電荷が蓄えられた半導体デバイスからの放電電流を検出するための手段として、接触針と第2の電極との間に、低抵抗値(たとえば、1オーム)の抵抗を配するようにもした。
【0043】
【発明の実施の形態】
本発明の実施の形態を図1に示し説明する。ここで、図1は、本実施の形態の構成概念を示しており、図10に示した構成要素に対応する構成要素については、図10における符号と同一の符号を付している。以下では、図10および図12に示した各従来例1,2の構成と異なるところを説明する。
【0044】
図1において、図10に示した従来例1の構成と異なるところは、半導体デバイス200への帯電用の金属電極103と、高電圧電源Eの接地配線とを接続するためのスイッチSW2を、放電用として配していることである。このスイッチSW2を接続する電気経路は、高周波インピーダンスを含め、できるだけ低インピーダンスとするのが望ましい。もっとも、スイッチSW2を閉じた瞬間に生ずる放電電流は、実際には配線のみを通るのではなく、空気中を変位電流となって伝わることが知られている。すなわち、放電用の電極板12と、金属電極103と、これに置かれた半導体デバイス200とは、相互に容量で結合されているため、放電電流の主成分は、結合された容量を流れる。したがって、インピーダンスを低くするために、金属電極103からスイッチSW2を介しての電極板12までの接続経路を、とくに短くする必要は、必ずしもない。
【0045】
他方、図12に示した従来例2では、接触針101にスイッチSW11と抵抗R1がそれぞれ接続されている。これに対して、本発明では、このようなスイッチSW11や抵抗R1が、接触針101に接続されていない点が、従来例2の構成とは異なっている。その他の基本的な構成は、従来例1と同じである。
【0046】
つぎに、以上のように構成された本装置の使用方法について、図2のフローチャートを用いて説明する。ここで、試験を開始するにあたっては、各スイッチSW1,SW2を開放にし、半導体デバイス200のすべての端子210a〜lより電極板12の接触針101を離しておく。なお、半導体デバイス200を金属電極103に固定するに当たって、半導体デバイス200の端子201a〜lと金属電極103との間隔が狭く、充電中に放電が起きる可能性がある場合は、両者の間に絶縁シートを挿入する。
【0047】
図2において、まず、電極板12の接触針101と、半導体デバイス200の試験をする端子201lとの位置合わせをした後、図示されてはいない駆動機構によりプローブ部10を下降して、試験をする端子201lに接触針101を接触せしめる(S1)。ついで、スイッチSW1を閉じて、高電圧電源Eからの高電圧を抵抗R1を介して半導体デバイス200に印加して充電する(S2)。充電されるのは、半導体デバイス200のチップとパッケージ202との間に存在するストレイ・キャパシティである。
【0048】
充電時間(一般に数ミリ秒から数十ミリ秒)が経過したならば、スイッチSW2を閉じて、ストレイ・キャパシティに蓄えられた電荷を、金属電極103の電位を0ボルトに下げることにより放電する(S3)。放電電流は、すべて接触針101が接触している端子201lを通して流れる。このことは、放電電流波形の検出と重要な関連性を有する。これについては後述する。
【0049】
ここで、放電時は、スイッチSW1は閉じたまま、高電圧を印加しておくほうがよい。半導体デバイス200における電位分布が、他の帯電物体や周囲の環境条件などの影響を受けないからである。また、高電圧を印加したままでも、抵抗R1の抵抗値は極めて高いので、放電電流に与える影響を無視することができる。なお、放電電流波形の定期的な測定が義務づけられていることは、既述の通りである。
【0050】
放電が完了したならば、スイッチSW1を開いてからスイッチSW2を開く(S4)。そこで、同一の端子201lについてさらに試験を行うか否かが問われ(S5)、さらに行うのであれば(S5YES)、ステップS2からの作業を繰り返し、行わないのであれば(S5NO)、試験をした端子201lより接触針101を離す(S6)。
【0051】
そこで、他の端子201a〜kについて試験を行うか否かが問われ(S7)、行うのであれば(S7YES)、ステップS1からの作業を繰り返し、行わないのであれば(S7NO)、作業を終了する。
【0052】
図3は、以上の方法による試験時の半導体デバイス200における電位分布を示すものである。図3(a)は、スイッチSW1を閉じスイッチSW2を開いた状態で、半導体デバイス200の端子201lに接触針101が接触して+1000ボルトの電圧が印加されているときの電位分布を示している。すなわち、チップ203とパッケージ202との間のストレイ・キャパシティCsには、チップ203側を0ボルトとして、パッケージ202側に+1000ボルトが充電されている。
【0053】
図3(b)は、図3(a)に示した状態でスイッチSW2を閉じて、ストレイ・キャパシティCsに蓄えられた電荷を急速に放電したとき、すなわち金属電極103の電位を強制的に0ボルトにしたときの電位分布を示している。ストレイ・キャパシティCsには電荷は残っていない。
【0054】
以上のように、同一の試験電圧(+1000ボルト)を半導体デバイス200に印加すれば、本発明に係る装置によっても、図10の従来例1および図12の従来例2によっても、半導体デバイス200の破壊に関係するストレスの量は、同じである。ただし、本発明に係る装置による場合と図10の従来例1による場合とでは、電流の極性は逆になっている。
【0055】
しかし、図10の従来例1では、電極板102の接触針101が、半導体デバイス200の端子201lと接触していない状態で、スイッチSW1を閉じて半導体デバイス200に高電圧を印加する。これにより、パッケージ202およびチップ203全体に同一の高電圧を帯電させる。その後、プローブ部10を下降し、接触針101が半導体デバイス200の端子201lに接触する瞬間に、パッケージ202とチップ203との間に存在するストレイ・キャパシティCsが充電される。この充電によるストレスにより、すでに述べたように、半導体デバイス200が破壊されるのである。
【0056】
これに対して、本発明による装置では、あらかじめ接触針101を半導体デバイス200の端子201lに接触させておいて、スイッチSW1を閉じてパッケージ202とチップ203との間のストレイ・キャパシティCsに充電する。その後、スイッチSW2を閉じて、ストレイ・キャパシティCsに蓄えられた電荷を放電させる。この放電によるストレスにより、半導体デバイス200が破壊するのである。したがって、本発明による装置と図10の従来例1とでは、半導体デバイス200へのストレスの加わり方は、全く異なるものである。
【0057】
図4は、本実施の形態におけるプローブ部10の具体的な構成を示すものである。ここで、図4は、プローブ部10の構成を示す部分断面図である。
【0058】
図4において、プローブ部10には、接地電位を与える電極板12と、プリント基板20と、CCD(電荷結合素子)カメラ40を用いた撮像装置とが、主要な構成要素として搭載されている。これらはすべて相互に固定されており、図示されてはいない位置制御ロボットに取り付けられて、X軸方向(図面上で左右方向)、Y軸方向(紙面に垂直方向)およびZ軸方向(図面上で上下方向)において、移動可能となっている。
【0059】
とりわけ上下移動については、プローブ部10はスライド機構に取り付けられ、接触針101の先端が半導体デバイス210の端子に接触したことが検出されると、それ以後は端子への押圧力が制限されるようになっている。その構成は、本願出願人が出願した特願平4−72826号(特許第2627992号)に示されている。
【0060】
このような構成を用いている結果、接触針101にスプリング特性を持たせる必要がない。スプリング特性を持った接触針は、その内部に小さなコイル・スプリングが用いられている。そのため、1ナノ秒以下の高速のパルスを歪みなく通すには充分な信頼性が得られていない。
【0061】
プローブ部10における電極板12には、ここでは両面プリント基板が用いられている。パルス幅が1ナノ秒以下の信号は、厚めの金属導体板を用いても、電流の表皮効果により電流が流れるのは、下面の表面部およびその極近傍のみである。したがって、両面プリント基板で充分であり、重量も軽くすることができる。ただし、高周波における伝送インピーダンスを安定的に下げるために、両面プリント基板の銅箔表面を酸化しにくい金などでめっきしておく。
【0062】
また、電極板12は、円板状に形成されている。そして、その中央部に設けられたスルー・ホールに、放電電流を検出するための低抵抗値(たとえば、1オーム)のディスク抵抗が取り付けられ、その上方には、波形観測用の同軸ケーブルを接続するための同軸コネクタのジャック21が取り付けられている。この放電電流を検出するための構成の詳細は、図5に示されている。
【0063】
図5(a)(部分断面図)において、電極板12に設けられたスルー・ホール13の周面には、ディスク抵抗14の外部電極16が、はんだ付け等により接続されている。他方、ディスク抵抗14の中心孔には、円錐台状の接続金具18が嵌合してディスク抵抗14の内部電極15と接続している。この接続金具18の下部側に軸心に沿って設けられた孔部に、接触針101が嵌合して取り付けられている。したがって、接触針101は、ディスク抵抗14を介して電極板12と接続されている。接続金具18を用いているのは、接触針101の径よりもディスク抵抗14の中心孔の径のほうが大きいためである。
【0064】
また、図5(b)に示すように、接続金具18の上部側に軸心に沿って設けられた小径の孔部に、同軸コネクタのジャック21の中心導体22が差し込まれて接続されている。ジャック21の外部導体は、電極板12の表面にはんだ付け等により接続され、スルー・ホール13を介してディスク抵抗14の外部電極16と接続されている。このような構成から、放電電流の波形観測用の同軸ケーブルは、電極板12の上方側から接続される。したがって、電極板12の下方側で接続する場合に生ずる、装置の構成部材などへの同軸ケーブルのからみつきを避けることができる。
【0065】
そこで、波形観測用の同軸ケーブルのプラグをジャック21に差し込めば、前述のように、放電電流はすべて接触針101と接触している半導体デバイス200の端子201lを通るので、放電電流が観測されることになる。なお、放電電流の検出用の抵抗としては、ディスク抵抗14を用いるのが好ましいが、本発明はこれに限定されるものではない。
【0066】
ここで、接触針101とディスク抵抗14との間には、図12に示した従来例2におけるようなスイッチSW11や高抵抗値の抵抗R1が含まれていない。したがって、スイッチSW11、抵抗R1および両者の結合に付随するストレイ・キャパシティからの余分な放電電流を含まない、真に半導体デバイス200からの放電電流のみを検出することができる。このことは、試験装置間の相関をとるときに極めて有意義である。
【0067】
図7は、半導体デバイス200の代わりに、平行平板コンデンサを金属電極103の上に置き、これからの放電電流の波形を、周波数帯域が1ギガヘルツのオシロスコープにより記録したものである。図における電流軸の1DIVは4アンペア、時間軸の1DIVは0.5ナノ秒である。図14の従来例3による場合の波形(図15)と比較して、好ましい振動減衰波形である。
【0068】
図4において、固定具44に固定されたCCDカメラ40は、接触針101と半導体デバイス210の端子との位置合わせのために用いられる。このCCDカメラ40のヘッド41には、必要な焦点距離を得るための接写アダプタ42が取り付けられ、接写アダプタ42には所要の拡大倍率を得るためのレンズ43が取り付けられている。
【0069】
CCDカメラ40を用いた撮像装置の下方には、リング状の基板50に円状に取り付けられた複数の発光ダイオード51a,51bが、照明装置としてその先端が電極板12に設けた同数の小孔を通して突き出すように配置されている。本装置を用いて試験をする場合は、電極板12と半導体デバイス210との間の間隔が10ミリメートル程度となる。そのため、電極板12における各発光ダイオード51a,51bに囲まれた部位に設けた孔部を介して、CCDカメラ40により撮像した場合、画像が暗くなるので、これに対処するためである。
【0070】
このような撮像装置とともにプローブ部10を構成するプリント基板20は、電極板12に固定されている。ここには、基準電位(接地電位)と電極板12との接続をオン・オフするためのスイッチSW3と、CCDカメラ40を用いての位置合わせに関連して駆動される容量変化検出回路30と、この容量変化検出回路30と電極板12との接続をオン・オフするためのスイッチSW4と、容量変化検出回路30とスイッチSW4を放電回路より高周波的に分離するための抵抗R2とが配設されている。
【0071】
スイッチSW3と抵抗R2の取り付け部は、電極板12の両面の導通を確保するためスルー・ホール加工となっている。なお、容量変化検出回路30の構成は、本願出願人の出願に係る実用新案登録第3011101号において示したものと同一であり、その説明は省略する。
【0072】
また、図4では、絶縁台60に固定された金属電極103に載せられた半導体デバイス210の四周に、平面形状がロ字状の支持部材70が置かれている。これは、各端子が水平方向に延びたフラット・パッケージ型の半導体デバイス210にあっては、上方から接触針101が端子に接触したときに、端子が曲がってしまう。これを防ぐため、支持部材70により各端子を支えるようにしている。
【0073】
つぎに、CCDカメラ40および容量変化検出回路30を用いての接触針101と半導体デバイス210の端子との位置合わせの方法について説明する。
【0074】
図6(a)は、この位置合わせに用いる平行平板コンデンサ80の平面図である。図中の斜線部分は、金めっきを施した金めっきパターン81a,82,83であり、中央に大きく占める正方形の金めっきパターン81aの中央部には、円形の非めっき部分があり、この円には十字マークが描かれている。また、この金めっきパターン81aと同じ大きさの金めっきパターン81bが、図6(b)に示すように、平行平板コンデンサ80の裏面にも設けられている。ただし、裏面の金めっきパターン81bは、その全面に金めっきが施されており、中央部に円形の非めっき部分はない。
【0075】
図6(a)において、平行平板コンデンサ80の2つの隅に小さく設けられた各金めっきパターン82,83には、それぞれ「T」および「1」の文字の非めっき部分がある。CCDカメラ40(図4)をプローブ部10に固定するに際しては、焦点距離が合っていることと、CCDカメラ40の軸心を中心とする回転角度を的確に調節することが必要である。
【0076】
そこで、CCDカメラ40をプローブ部10に固定するに当たっては、「T」または「1」の文字に焦点を合わせ、かつ、文字の上下関係が正しいものとなるようにする。上下関係が分かるものであれば、「T」や「1」以外の文字、あるいは記号などであってもよい。なお、この操作は、一度行えば修理直後など以外では必要でない場合が多く、その場合は省略することができる。
【0077】
CCDカメラ40が正しく固定されたならば、コンピュータのキー・ボードを使ってプローブ部10を移動せしめ、平行平板コンデンサ80の表面中央部の十字マークを探す。そこで、モニター画面上に表示されている十字マークと、平行平板コンデンサ80の十字マークとが一致する位置を見い出したならば、その位置の座標値(Xom,Yom)を、CCDカメラ40の光軸の中心点の座標値として、コンピュータに登録しておく。
【0078】
つぎに、充放電用の各スイッチSW1,SW2(図1)をそれぞれ開放した状態で、プローブ部10のスイッチSW3を開き、スイッチSW4を閉じて、容量変化検出回路30を駆動せしめる。そこで、接触針101のY座標値(図1上で紙面に垂直方向、図6上で上下方向)を、平行平板コンデンサ80のほぼ中央(正確に中央でなくてよい)に固定しておいて、プローブ部10を左右に移動せしめて、接触針101で平行平板コンデンサ80を接触せしめ、金めっきパターン81aと左右の非めっき部分との境界の各X座標値(X1およびX2)を探す。金めっきパターン81aに接触針101が接触すると、非めっき部分に接触するときよりも、その前後の静電容量の変化が大きいので、これを容量変化検出回路30により検出する。
【0079】
同様にして、接触針101のX座標値を、平行平板コンデンサ80のほぼ中央に固定しておいて、Y軸方向に接触針101を移動せしめて、金めっきパターン81と上下の非めっき部分との境界の各Y座標値(Y1およびY2)を探す。
【0080】
金めっきパターン81aは、左右および上下とも対称に形成されているので、平行平板コンデンサ80の中心点の座標値(Xc,Yc)は、次式により求められる。
c=(X1+X2)/2
c=(Y1+Y2)/2
【0081】
また、CCDカメラ40の光軸の中心点の座標値(Xom,Yom)と、接触針101の軸心の座標値との差(Xo,Yo)は、次式により求められる。
o=Xom−Xc
o=Yom−Yc
【0082】
この座標値の差(Xo,Yo)をコンピュータに登録しておけば、CCDカメラ40を用いて半導体デバイス210の端子に焦点を合わせた後、座標値の差(Xo,Yo)だけプローブ部10を移動せしめれば、接触針101と半導体デバイス210の端子との接触状態を、直接に画面でモニターできなくとも、相互の接触を試験装置に知らせることができる。さらに、容量変化検出回路30を併用すれば、確実に接触したことを確認したうえで、半導体デバイス210に試験電圧を印加することができる。
【0083】
以上の接触針101と半導体デバイス210の端子との位置合わせの方法は、本願出願人の出願に係る実用新案登録第3011101号において示されたものと基本的に同じである。ただ、実用新案登録第3011101号では、位置合わせ用の平行平板コンデンサの金めっきパターンが、円形に形成されている。
【0084】
しかし、たとえば、円形の金めっきパターンの端部をかすめるように、金めっきパターン上を僅かな距離だけ接触針101を走査せしめた場合は、平行平板コンデンサの中心点の座標値を求めるための平均値に誤差が生ずる可能性がある。
【0085】
この点、金めっきパターン81aを正方形に形成すれば、平行平板コンデンサ80の辺が、プローブ部10の駆動系に対して平行となるように置かれている限り、金めっきパターン81aのいずれの部位を接触針101を走査せしめても、金めっき部分を走査する距離は一定である。したがって、平行平板コンデンサ80の中心点の座標値を、正確に求めることが可能である。プローブ部10の駆動系に対する平行平板コンデンサ80の辺の平行度は、駆動系に対する平行度が確保されていれば、容量変化検出回路30の検出量が一定であり、確保されていなければ一定でないので、容易に確認することができる。なお、図6では、金めっきパターン81aが正方形である場合を示した。しかし、これに限定されるものではなく、その他にも、対向する2組の辺がそれぞれ平行である長方形など、左右および上下ともにが対称である、直線により形成された形状であればよい。
【0086】
つぎに、以上のような構成のプローブ部10を含めての本実施の形態における装置の使用方法について、図8および図9のフローチャートにより説明する。なお、試験を開始するに当たっては、各スイッチSW1〜4(図1,図4)を開放とし、プローブ部10の接触針101を半導体デバイス210の端子より離しておく。また、以下では、プローブ部10の接触針101と半導体デバイス210の端子との位置合わせは、完了しているものとする。
【0087】
図8において、まず、プローブ部10におけるスイッチSW4(図4)を閉じて容量変化検出回路30を駆動して稼働状態にする(S11)。そこで、プローブ部10を試験端子に向けて下降し、接触針101を試験端子に接触せしめる(S12)。この接触により、容量変化検出回路30は容量変化を検出し、接触針101と端子との接触を検出する。同時に、プローブ部10の下降停止のタイミングを検出する。
【0088】
ついで、容量変化検出回路30の動作を禁止して、スイッチSW4を開きスイッチSW3を閉じる(S13)。その後、高電圧電源E(図1)よりプログラムされている高電圧(たとえば、1000ボルト)を出力する(S14)。
【0089】
そこで、スイッチSW1を閉じ、抵抗R1を介して半導体デバイス210のストレイ・キャパシティCsに充電する(S15)。充電時間が経過したならば、スイッチSW2を閉じてストレイ・キャパシティCsに蓄えられた電荷を放電する(S16)。このとき、波形観測用の同軸ケーブルを同軸コネクタのジャツク21に接続して、充分な帯域(少なくとも1ギガヘルツ)と表示機能を有するオシロスコープにつなげば、放電電流波形を観測することができる。
【0090】
放電が完了したならば、スイッチSW1を開いてから、スイッチSW2を開く(S17、図9)。そこで、同一の端子についてさらに試験を行うか否かが問われ(S18)、さらに行うのであれば(S18YES)、ステップS15(図8)からの作業を繰り返し、行わないのであれば(S18NO)、プローブ部10を上昇させて、接触針11を試験端子より離す(S19)。そして、各スイッチSW3,SW4を開く(S20)。
【0091】
そこで、他の端子について試験を行うか否かが問われ(S21)、行うのであれば(S21YES)、ステップS11(図8)からの作業を繰り返し、行わないのであれば(S21NO)、作業を終了する。
【0092】
以上においては、スイッチSW1(図1)を閉じたままの状態、すなわち高電圧電源Eからの高電圧を半導体デバイス200,210に印加したままの状態で、そのストレイ・キャパシティCsに蓄えられた電荷を放電する場合について述べた。しかし、試験対象である半導体デバイス200,210の近くに帯電物体が存在しないなどの周囲の環境条件が充足されていれば、充電時間が経過した後に、スイッチSW1を開いてからスイッチSW2を閉じるようにしてもよい。
【0093】
【発明の効果】
以上の説明から明らかなように、本発明によるならば、半導体デバイスの端子に放電用の電極板の接触針を接触せしめてから充電を行うので、端子間隔が狭い半導体デバイスを試験する場合であっても、半導体デバイスに確実に充電することができる。
【0094】
しかも、従来例1では、接触針と半導体デバイスの端子との接触の直前に充電が行われるため、接触針および端子それぞれの接点部の形状、接触針の接近速度あるいは湿気などによって、充電電流にばらつきが生ずる。これに対して、本発明では、接触針と端子との接触後に充電を行うので、充電電流のばらつきを回避することが可能である。
【0095】
また、接触針と放電用の電極板との間に低抵抗値の抵抗を配し、その両端に同軸ケーブルを接続して、放電電流を検出するようにしたことから、従来例2におけるような余分な放電電流を検出することはなく、真に半導体デバイスのストレイ・キャパシティからの放電電流のみを検出することができる。すなわち、静電破壊にかかわる放電電流の波形の忠実な測定が可能であり、デバイス帯電モデルの忠実なシミュレーション化が実現される結果、試験装置としての信頼性が著しく高められる。
【0096】
そのうえ、従来例3におけるような半導体デバイスの寸法と、中間アースとしての金属体の寸法との不一致による放電電流の測定誤差、あるいは、これに対処しようとする場合に避けられないコストアップや装置を使用するうえでの煩わしさといったこともない。したがって、半導体デバイスの静電破壊試験に本発明がもたらす効果は、極めて大きい。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す構成概念図である。
【図2】図1に示した静電破壊試験装置の使用方法を説明するためのフローチャートである。
【図3】図1に示した静電破壊試験装置により充放電を行った場合の半導体デバイスにおける電位分布を説明するための説明図である。
【図4】図1に示した実施の形態におけるプローブ部の具体的な構成を示す部分断面図である。
【図5】図4に示したプローブ部の要部の構成を示す構成図である。
【図6】図4に示した接触針と半導体デバイスの端子との位置合わせに用いる平行平板コンデンサの構成を示す構成図である。
【図7】図5に示した構成により検出される放電電流の波形を示す波形図である。
【図8】図4に示した構成を含む図1に示した静電破壊試験装置の使用方法を説明するためのフローチャートである。
【図9】図8とともに図4に示した構成を含む図1に示した静電破壊試験装置の使用方法を説明するためのフローチャートである。
【図10】従来例1の構成を示す構成概念図である。
【図11】図10に示した従来例1により充電を行った場合の半導体デバイスにおける電位分布を説明するための説明図である。
【図12】従来例2の構成を示す構成概念図である。
【図13】図12に示した従来例2により充放電を行った場合の半導体デバイスにおける電位分布を説明するための説明図である。
【図14】従来例3の要部の構成を示す構成図である。
【図15】図14に示した構成により検出される放電電流の波形を示す波形図である。
【符号の説明】
10 プローブ部
12 電極板
13 スルー・ホール
14 デイスク抵抗
15 内部電極
16 外部電極
17 中心孔
18 接続金具
20 プリント基板
21 ジャック
22 中心導体
30 容量変化検出回路
40 CCDカメラ
41 ヘッド
42 接写アダプタ
43 レンズ
44 固定具
50 基板
51a,50b 発光ダイオード
60 絶縁台
70 支持部材
80 平行平板コンデンサ
81a,81b,82,83 金めっきパターン
100 プローブ部
101 接触針
102 電極板
103 金属電極
110 プローブ部
113 金属板
120 金属体
121 絶縁体
130 同軸ケーブル
131 中心導体
132 外部導体
200 半導体デバイス
201a〜201l 端子
202 パッケージ
203 チップ
210 半導体デバイス
Cs ストレイ・キャパシティ
E 高電圧電源
R1,R2,R11,R12 抵抗
SW1〜SW4,SW11 スイッチ

Claims (4)

  1. 第1の電極手段(103)の上に置かれた半導体デバイス(200,210)の複数の端子(201a〜l)のうちのいずれか1つの端子に、接地された第2の電極手段(12)に取り付けられた接触針(101)を接触せしめ、
    前記接触針が前記いずれか1つの端子に接触した後に、接地側が前記第2の電極手段に接続された高電圧発生手段(E)からの高電圧を高抵抗(R1)を介して前記第1の電極手段に印加して前記半導体デバイスに存在するストレイ・キャパシティ(Cs)に充電せしめ、
    充電時間経過後に前記第1の電極手段と接地手段とを接続して前記ストレイ・キャパシティに蓄えられた電荷を放電する
    半導体デバイスの静電破壊試験方法。
  2. 前記充電時間経過後も前記高電圧発生手段からの高電圧を前記第1の電極手段に印加する請求項1記載の半導体デバイスの静電破壊試験方法。
  3. 前記充電時間経過後は前記高電圧発生手段からの高電圧を前記第1の電極手段に印加しない請求項1記載の半導体デバイスの静電破壊試験方法。
  4. 前記接触針を前記いずれか1つの端子に接触せしめるための位置合わせを、平行平板に金属パターン部(81a,81b)が形成された平行平板コンデンサ手段(80)の前記平行平板上を前記接触針を移動せしめて前記金属パターン部と非金属パターン部とを移動するときの前後の静電容量の変化量に基づいて行う場合に、前記金属パターン部の形状が左右および上下ともに対称に直線により形成されたものである請求項1、2または3記載の半導体デバイスの静電破壊試験方法。
JP00518299A 1999-01-12 1999-01-12 半導体デバイスの静電破壊試験方法と装置 Expired - Fee Related JP4329087B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00518299A JP4329087B2 (ja) 1999-01-12 1999-01-12 半導体デバイスの静電破壊試験方法と装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00518299A JP4329087B2 (ja) 1999-01-12 1999-01-12 半導体デバイスの静電破壊試験方法と装置

Publications (2)

Publication Number Publication Date
JP2000206177A JP2000206177A (ja) 2000-07-28
JP4329087B2 true JP4329087B2 (ja) 2009-09-09

Family

ID=11604103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00518299A Expired - Fee Related JP4329087B2 (ja) 1999-01-12 1999-01-12 半導体デバイスの静電破壊試験方法と装置

Country Status (1)

Country Link
JP (1) JP4329087B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108503A1 (ja) 2007-03-06 2008-09-12 Nec Corporation インパルスイミュニティ評価装置
JP4337904B2 (ja) 2007-04-12 2009-09-30 セイコーエプソン株式会社 集積回路装置および電子機器
CN111257714B (zh) * 2020-01-17 2022-11-29 上海华力集成电路制造有限公司 静电测量设备及静电测量方法
US20230213567A1 (en) * 2020-07-03 2023-07-06 Mitsubishi Electric Corporation Electrostatic Withstand Voltage Test Device and Electrostatic Withstand Voltage Test Method

Also Published As

Publication number Publication date
JP2000206177A (ja) 2000-07-28

Similar Documents

Publication Publication Date Title
KR100309889B1 (ko) 프로우브장치
KR100864435B1 (ko) 기판검사용 접촉자, 기판검사용 치구 및 기판검사장치
KR101019878B1 (ko) 프로브 장치, 프로브 방법 및 기억 매체
JPH06213955A (ja) テストプローブ
JP2004170182A (ja) 高周波・高速用デバイスの検査治具およびコンタクトプローブ
JPH10239371A (ja) 基板検査装置および基板検査方法
JP3165056B2 (ja) 基板検査装置および基板検査方法
JPH07191080A (ja) 電気接続の完全性を測定するための装置と方法
JP7417835B2 (ja) 導通検査装置、プローバ
JPH1164426A (ja) プリント基板の検査装置およびプリント基板の検査 装置の組み立てキット
US20020011861A1 (en) Circuit board misalignment detection apparatus and method
JP4329087B2 (ja) 半導体デバイスの静電破壊試験方法と装置
US9915682B2 (en) Non-permanent termination structure for microprobe measurements
US20060139045A1 (en) Device and method for testing unpackaged semiconductor die
JP3879036B2 (ja) 電子デバイスの静電破壊試験装置の試験用ピンの位置合わせ方法
JP3944196B2 (ja) プローブ装置及び基板検査装置
JP6873780B2 (ja) 導電性接触子、導電性接触子ユニット、および導電性接触子ユニットを備える半導体検査装置
JPH0385456A (ja) プローバ
JP2627992B2 (ja) 半導体デバイスの静電破壊試験装置
JPH0540131A (ja) 試験用治具
JPH0758168A (ja) プローブ装置
JP2002131365A (ja) 検査方法及び検査装置
JP2006170700A (ja) プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置
TWI580980B (zh) 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法
JP2000310660A (ja) 基板検査装置および基板検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees